CN102800639A - 混合集成封装结构 - Google Patents

混合集成封装结构 Download PDF

Info

Publication number
CN102800639A
CN102800639A CN2012101756036A CN201210175603A CN102800639A CN 102800639 A CN102800639 A CN 102800639A CN 2012101756036 A CN2012101756036 A CN 2012101756036A CN 201210175603 A CN201210175603 A CN 201210175603A CN 102800639 A CN102800639 A CN 102800639A
Authority
CN
China
Prior art keywords
inserter
substrate
nude film
tsv
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101756036A
Other languages
English (en)
Other versions
CN102800639B (zh
Inventor
刘辉
施红
谢园林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN102800639A publication Critical patent/CN102800639A/zh
Application granted granted Critical
Publication of CN102800639B publication Critical patent/CN102800639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种混合集成封装结构。一种IC封装包括衬底和设置在所述衬底之上的具有多个硅通孔(TSV)的***器。IC裸片设置在所述***器之上。通过所述多个TSV和引线键合组件将所述IC裸片耦合至所述衬底。

Description

混合集成封装结构
技术领域
本发明涉及集成电路封装。
背景技术
集成电路(IC)封装典型地包括放置在衬底上的IC裸片。来自IC裸片的信号通过所述衬底路由至外部电路。通常，安装在衬底上的IC裸片通过引线键合或倒装连接电耦合至所述衬底。在引线键合中，使用铝、铜或金的电线将IC裸片连接至所述衬底。通常，IC裸片或芯片被制造成在芯片的一侧具有连接垫，例如焊接凸块。
通常，在引线键合封装中，来自IC裸片的信号经由长的键合电线从所述IC裸片路由至所述衬底。该长的电线具有更高的电感并且当信号从所述IC裸片经由所述引线键合连接传输至外部电路时可能增加串扰和信号抖动。倒装封装消除了从IC芯片到衬底的长电线连接的需要。无长电线连接降低了封装内的总电感，从而降低了由所述更高电感引起的串扰和信号抖动。
为了进一步降低供电噪声和到所述芯片的不希望信号，典型地将封装上解耦(on-package decoupling，OPD)电容器放置靠近IC封装内的IC裸片。然而，由于制造所限，OPD不可能放得太靠近所述裸片。因此，当更多OPD放置在IC封装内时，需要更大的衬底来容纳所有的OPD。
发明内容
因此，需要具有一种能够容纳IC裸片和其他无源组件而无需增加所述衬底的尺寸的IC封装结构。而且，需要一种具有精确高速信号传输的封装结构。下面的实施例描述了具有***器的混合集成电路(IC)封装结构。
应理解本示范性实施例可以以许多方式实施，诸如流程、装置、***或设备。下面描述本发明的若干创造性实施例。
在一个实施例中，公开了一种IC封装。该IC封装包括衬底和设置在衬底之上的***器。所述***器具有多个硅通孔(TSV)。IC裸片设置在该***器之上。该IC裸片通过多个TSV和引线键合组件耦合至所述衬底。
在另一个实施例中，公开了另一种IC封装。该IC封装包括衬底和***器。所述***器具有在第一侧的多个接触垫和从其延伸的多个TSV。多个接触垫的第一部分通过所述TSV耦合至所述衬底以及多个接触垫的第二部分通过引线键合组件耦合至所述衬底。
在又一个实施例中，公开了一种封装IC的方法。该方法包括将***器放置在衬底的顶表面上。该***器具有将所述***器的顶表面上的第一多个接触垫耦合至所述***器的底表面的多个接触垫的多个TSV。然后IC裸片设置在所述***器的顶表面之上。来自所述IC裸片的第一多个信号通过所述***器的顶表面上的第一多个接触垫路由至所述衬底。来自所述IC裸片的第二多个信号通过所述***器的顶表面上的第二多个接触垫路由至所述衬底。使用多个电线将所述***器的顶表面上的第二多个接触垫耦合至所述衬底。
通过借助示例的方式示出示范性实施例的原理的下面描述并结合附图，本发明的其他方面将变得明显。
附图说明
通过结合附图参照下面的描述可以最佳地理解实施例。
图1意为示例性而非限制地示出了根据本发明的一个实施例的引线键合IC封装；
图2意为示例性而非限制地示出了根据本发明的一个实施例的具有芯片电容器的倒装IC封装；
图3意为示例性而非限制地示出了根据本发明的一个实施例的具有***器的混合IC封装；
图4意为示例性而非限制的，其是根据本发明的一个实施例的混合IC封装的顶视图；
图5意为示例性而非限制地示出了根据本发明的一个实施例的示范性的工艺流程。
具体实施方式
下面的实施例描述了具有***器的混合集成电路(IC)封装。
然而对于本领域技术人员而言，显而易见的是可以不需要一些或全部这些具体细节而实施本实施例。在其他的例子中，将不会详细地描述公知的操作以免不必要地模糊本发明。
这里描述的实施例提供了用于包括***器的混合IC封装结构的技术。该***器包括嵌入的无源组件(例如电容器)和将设置在所述***器一侧的IC裸片耦合至设置在所述***器相对侧的衬底的硅通孔(TSV)。在一个实施例中，也可以使用电线将所述***器耦合至所述衬底。在这个实施例中，来自IC裸片的信号通过TSV和引线键合组件传输至所述衬底。
在一个示范性实施例中，IC裸片和所述衬底之间的高速通信可以通过引线键合组件而相对低速的通信可以通过所述TSV。这里描述的示范性实施例提供了混合的封装结构，其中利用引线键合组件和TSV通过所述***器将IC裸片耦合至所述衬底而同时消除了增加所述裸片的尺寸来容纳这一功能的需要。在一个实施例中，所述混合结构允许所述IC封装具有降低串扰的改善的密度
图1意为示例性而非限制地示出了根据本发明的一个实施例的引线键合IC封装100。IC 102设置在衬底108的一侧上。IC 102使用粘结剂112贴附于衬底108。粘结剂112可以是导电粘结剂或膏状物形式的焊料。模制组合物115(例如环氧树脂)密封IC 102和电线110以保护IC 102和其他组件与湿气和外部元件隔离。
电线110将IC 102的顶侧连接至衬底108。通常使用的电线由金(Au)、铝(Al)或铜(Cu)制成。电线110电耦合所述IC 102至所述衬底108。电线110的长度典型地为3mm或更长。相对长的电线，即3mm或更长，具有可能影响IC封装内的功率分布网络(PDN)的高自电感。相对长的电线还可能增加串扰噪音和高信号抖动。
多个接触引线或焊球104可以设置在所述衬底108的相对侧。来自IC 102的信号可以使用焊球104传送至IC封装100外部的组件。
图2意为示例性而非限制地示出了根据本发明的一个实施例的具有芯片电容器230的倒装IC封装200。应理解其他公知的组件(例如，盖、热界面材料(TIM))并未示出以免模糊本实施例。
具有焊接凸块118的IC 202设置在衬底108的一侧。IC 202具有通过所述焊接凸块118将IC 202耦合至所述衬底108的多个接触垫。多个电容器230可以放置在所述衬底108上以降低由IC 202生成的噪声。在一个实施例中，多个电容器230可以零星地放置在IC202的周围。
不像引线键合封装100，倒装封装200不会遭受增加电感的影响。然而，由于制造所限，多个电容器230不能够放置得太靠近IC 202。如此，由于信号所需的从IC 202传输至多个电容器230的距离所产生的增加的电感，IC封装200内的信号可能经历抖动。
图3意为示例性而非限制地示出了根据本发明的一个实施例的具有***器310的混合IC封装300。IC 202通过***器310耦合至衬底108。在一个实施例中，IC 202可以是微处理器或可编程逻辑设备(PLD)。所述***器310具有将设置在所述***器310的顶表面上的IC 202耦合至所述衬底108的多个TSV 320。
在一个实施例中，所述***器310的顶表面具有与焊接凸块118接触的多个接触垫。在这一实施例中，所述***器310的底表面包括与焊接凸块或接触引线325接触的另外多个接触垫。来自IC 202的信号通过所述焊接凸块118、TSV 320和焊接凸块325路由至所述衬底108。在图3的实施例中，所述***器310可以包括虚线所示的无源组件315，例如电容器、阻抗匹配网络、均衡网络等。在示范性的实施例中，所述无源组件315可以是由金属制成的嵌入的电容。根据一个实施例，所述无源组件315可以是作为层放置在***器310中的嵌入的薄膜。
仍然参照图3，信号的品质可能随着它们通过TSV 320而劣化。在一个实施例中，低带宽至中等带宽的信号可以通过TSV 320从IC202路由至所述衬底108。在图3的混合结构中，高速信号(例如高速串行接口(HSSI)信号)可以通过电线318无需通过TSV 320从所述***器310路由至所述衬底108。在一些实施例中，电线318是相对短的电线，例如少于3mm长。在一个实施例中，电线318可以大约为1mm长。短的电线可以有助于经由所述***器310在IC202和衬底108之间的高速通信以便降低信号劣化。
图4意为示例性而非限制的，其是根据本发明的作为另一个实施例的混合IC封装300的顶视图。如图所示，IC 202设置在***器310上。应理解所述***器310的底表面包括可以直接连接至所述衬底108的凸块或接触引线325。在一个实施例中，所述***器310包括设置在其顶表面的接触垫402，所述顶表面面向设置在所述***器310上的IC 202的底表面。应理解所述IC 202的底表面包括可以直接连接至所述***器310的焊接凸块或接触引线，例如图2中的焊接凸块118。所述垫402和电线318用于将所述***器310耦合至所述衬底108。
在一示范性实施例中，电线318是引线键合连接且与接触垫402结合地有助于在IC 202和所述衬底108之间的通信，反之亦然。如图4的实施例所示，***器310的表面区域可以比IC 202的表面区域大。因此，电线318可以键合在所述***器310的顶表面的周边并且可以进一步地连接至所述衬底108。在一个实施例中，所述***器310的厚度可以显著小于IC 202的厚度。而且，所述***器310的厚度可以显著小于所述电线318的厚度。
图5意为示例性而非限制地示出了根据本发明的作为另一个实施例的简化工艺流程500。流程500开始于操作510，将***器放置在衬底的顶表面上。在一个实施例中，所述***器包括嵌入的电容器。所述***器还可以包括将在所述***器的顶表面上的第一组接触垫与在所述***器的底表面的相应接触垫耦合的多个TSV。在步骤520，IC裸片设置在所述***器的顶表面。在一个实施例中，IC裸片是类似于图3的示例性实施例中所示的IC 202的倒装IC裸片。
在步骤530，使用第一组接触垫和多个TSV的一个或多个部分将第一组信号从IC裸片路由至所述衬底。在一个实施例中，TSV直接将所述IC裸片耦合至所述衬底。
在步骤540，将第二组信号从IC裸片路由至所述衬底。所述第二组信号通过设置在所述***器的顶表面上的第二组接触垫路由。在示范性实施例中，所述第二组接触垫可以放置在所述***器的顶表面的周边。在步骤550，然后使用多个电线将所述第二组接触垫连接至所述衬底。在一个实施例中，用于将所述***器上的第二组接触垫连接至所述衬底的多个电线相对的短，即短于3mm长。在另一个实施例中，来自IC裸片的高速信号通过连接所述***器的电线路由至所述衬底，而更低速的信号则通过TSV路由至所述衬底。
本领域技术人员应理解在图2-4的示范性示例中提供了具有球栅阵列的倒装封装。然而，球栅阵列的使用并不意为限制，因为这里描述的技术可以应用于其他的封装结构，例如散热器球栅阵列(heat spreader ball grid array，HSBGA)、小外型球栅阵列(low profileball grid array，LBGA)、薄微间距球栅阵列(thin fine pitch ball gridarray，TFBGA)、倒装芯片级封装(flip chip chip-scale package，FCCSP)等。
因此，到目前为止已经描述了关于集成电路的实施例。这里描述的方法和装置可以合并进任意适合的电路。例如，所述方法和装置可以合并进诸如微控制器或可编程逻辑设备的许多类型设备。示例性的可编程逻辑设备包括可编程阵列逻辑(PAL)、可编程逻辑阵列(PLA)、场可编程逻辑阵列(FPLA)、电可编程逻辑设备(EPLD)、电可擦除可编程逻辑设备(EEPLD)、逻辑单元阵列(LCA)、场可编程门阵列(FPGA)、专用标准产品(ASSP)、专用集成电路(ASIC)。上面仅仅列出一些而已。
尽管按特定顺序描述了本方法的操作，但应明白在所描述的操作之间可以执行其他的操作，可以调整所描述的操作使得它们以稍微不同的次数出现或者可以在***中分布所描述的操作，在所述***中，只要所述叠加操作的处理可以以期望的方式执行的话，***即允许所述处理操作按照与所述处理相关的各种间隔出现。
尽管出于澄清理解的目的，已经以某些细节地描述了前述的发明，但显而易见的是可以在所附权利要求的范围内实施某些变化和修改。因此，本实施例应视为示例性而非限制性的，以及本发明不应限于这里给出的细节，而可以在所述权利要求的范围及其等效范围之内作出修改。

Claims (20)

1.一种集成电路IC封装，包括：
衬底；
设置在所述衬底上的***器，所述***器包括从所述***器的顶表面延伸至所述***器的底表面的多个硅通孔TSV；以及
设置在所述***器之上的IC裸片，其中所述IC裸片通过所述多个TSV和引线键合组件耦合至所述衬底。
2.根据权利要求1所述的集成电路封装，进一步包括：
设置在所述***器的顶表面上的多个接触垫，其中所述多个接触垫的第一部分通过所述多个TSV的至少一个耦合至所述***器的底表面上的相应多个接触垫，以及其中所述多个接触垫的第二部分通过所述引线键合组件耦合至所述衬底。
3.根据权利要求1所述的集成电路封装，其中所述引线键合组件可操作地用于在所述IC裸片和所述衬底之间路由多个高速串行接口HS SI输入/输出I/O信号。
4.根据权利要求1所述的集成电路封装，其中所述***器包括无源组件，其中所述无源组件可操作地用于将所述IC裸片电耦合至所述多个TSV。
5.根据权利要求4所述的集成电路封装，其中所述无源组件选自下列组成的组：电容器、阻抗匹配网络和均衡网络，以及其中所述无源组件作为层嵌入在所述***器中。
6.根据权利要求1所述的集成电路封装，其中使用所述多个TSV中的一个或引线键合组件通过所述***器将来自所述IC裸片的信号路由至所述衬底。
7.根据权利要求1所述的集成电路封装，其中所述***器的表面区域大于所述IC裸片的表面区域。
8.一种集成电路IC封装，包括：
衬底；
***器，包括在第一侧的多个接触垫和多个硅通孔TSV，其中通过所述多个TSV将所述多个接触垫的第一部分耦合至所述衬底，以及其中通过引线键合组件将所述多个接触垫的第二部分耦合至所述衬底。
9.根据权利要求8的集成电路封装，其中所述***器包括电容器，其中所述电容器可操作地用于将IC裸片电耦合至所述多个TSV。
10.根据权利要求8的集成电路封装，进一步包括：
设置在所述***器的第一侧的IC裸片，其中通过所述多个接触垫、所述多个TSV和所述引线键合组件将所述IC裸片耦合至所述衬底。
11.根据权利要求10的集成电路封装，其中通过所述引线键合组件将来自所述IC裸片的具有第一速度的信号路由至所述衬底，以及其中通过所述多个TSV路由来自所述IC裸片的具有第二速度的信号，以及其中所述第一速度快于所述第二速度。
12.根据权利要求8的集成电路封装，进一步包括：
通过所述TSV将所述***器的第二侧上的多个接触垫耦合至所述第一侧上的多个接触垫。
13.根据权利要求12的集成电路封装，其中通过多个焊接凸块将所述***器的第二侧上的所述多个接触垫直接耦合至所述衬底。
14.根据权利要求8的集成电路封装，其中所述引线键合组件包括长度短于3mm的至少一个电线。
15.一种封装集成电路IC的方法，包括：
在衬底的顶表面上设置***器，所述***器包括用于将所述***器的顶表面上的第一多个接触垫耦合至设置在所述***器的底表面的多个接触垫的多个硅通孔TSV；
将IC裸片设置在所述***器的顶表面之上；
通过所述***器的顶表面上的第一多个接触垫将第一多个信号从所述IC裸片路由至所述衬底；
通过所述***器的顶表面上的第二多个接触垫将第二多个信号从所述IC裸片路由至所述衬底；
使用多个电线将所述***器的顶表面上的所述第二多个接触垫耦合至所述衬底。
16.根据权利要求15所述的方法，包括：
在所述***器中嵌入电容器。
17.根据权利要求15所述的方法，其中所述第二多个信号是多个高速输入/输出I/O信号。
18.根据权利要求15所述的方法，其中所述多个电线的每个不超过3mm长。
19.根据权利要求15所述的方法，其中所述多个TSV直接将所述IC裸片耦合至所述衬底。
20.根据权利要求15所述的方法，进一步包括：将层***所述***器，其中所述层包括多个无源组件网络。
CN201210175603.6A 2011-05-27 2012-05-28 混合集成封装结构 Active CN102800639B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201113117898A 2011-05-27 2011-05-27
US13/117,898 2011-05-27

Publications (2)

Publication Number Publication Date
CN102800639A true CN102800639A (zh) 2012-11-28
CN102800639B CN102800639B (zh) 2016-12-14

Family

ID=47199704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210175603.6A Active CN102800639B (zh) 2011-05-27 2012-05-28 混合集成封装结构

Country Status (1)

Country Link
CN (1) CN102800639B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051413A (zh) * 2013-03-14 2014-09-17 新加坡商格罗方德半导体私人有限公司 具有积体被动组件的设备
CN104882417A (zh) * 2014-02-27 2015-09-02 德州仪器公司 集成无源倒装芯片封装
CN108964627A (zh) * 2018-06-06 2018-12-07 杭州电子科技大学 针对屏蔽差分硅通孔的rc无源均衡器结构及其设计方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543674A (zh) * 2001-08-14 2004-11-03 �ƶ���ɭ��ϵͳ�ɷ����޹�˾ 带有埋设电感器的无引线芯片承载器的制造结构和方法
US20070242440A1 (en) * 2005-02-03 2007-10-18 Yasuhiro Sugaya Multilayer Wiring Board, Method for Manufacturing Such Multilayer Wiring Board, and Semiconductor Device and Electronic Device Using Multilayer Wiring Board
CN101315914A (zh) * 2007-05-29 2008-12-03 台湾积体电路制造股份有限公司 半导体中介片及其在电子封装上的应用

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543674A (zh) * 2001-08-14 2004-11-03 �ƶ���ɭ��ϵͳ�ɷ����޹�˾ 带有埋设电感器的无引线芯片承载器的制造结构和方法
US20070242440A1 (en) * 2005-02-03 2007-10-18 Yasuhiro Sugaya Multilayer Wiring Board, Method for Manufacturing Such Multilayer Wiring Board, and Semiconductor Device and Electronic Device Using Multilayer Wiring Board
CN101315914A (zh) * 2007-05-29 2008-12-03 台湾积体电路制造股份有限公司 半导体中介片及其在电子封装上的应用

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051413A (zh) * 2013-03-14 2014-09-17 新加坡商格罗方德半导体私人有限公司 具有积体被动组件的设备
CN104882417A (zh) * 2014-02-27 2015-09-02 德州仪器公司 集成无源倒装芯片封装
CN104882417B (zh) * 2014-02-27 2018-10-19 德州仪器公司 集成无源倒装芯片封装
CN108964627A (zh) * 2018-06-06 2018-12-07 杭州电子科技大学 针对屏蔽差分硅通孔的rc无源均衡器结构及其设计方法
CN108964627B (zh) * 2018-06-06 2022-03-15 杭州电子科技大学 针对屏蔽差分硅通孔的rc无源均衡器结构及其设计方法

Also Published As

Publication number Publication date
CN102800639B (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US6201302B1 (en) Semiconductor package having multi-dies
CN107369671B (zh) 半导体封装及其制造方法
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US7859101B2 (en) Die-up ball grid array package with die-attached heat spreader
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
US8587123B2 (en) Multi-chip and multi-substrate reconstitution based packaging
EP1347513A2 (en) Low voltage drop and high thermal performance ball grid array package
CN101996893A (zh) 半导体器件及其制造方法
US9640506B2 (en) Method for manufacturing electronic devices
CN103915405B (zh) 半导体器件和制造半导体器件的方法
US9401287B2 (en) Methods for packaging integrated circuits
US8368192B1 (en) Multi-chip memory package with a small substrate
CN106486458A (zh) 多功率芯片的功率封装模块及功率芯片单元的制造方法
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
US6627990B1 (en) Thermally enhanced stacked die package
CN103377951A (zh) 半导体器件的制造方法和半导体器件
CN102800639A (zh) 混合集成封装结构
CN111384031B (zh) 封装元件及其制备方法
KR101255912B1 (ko) 멀티 칩 패키지
CN104347563B (zh) 半导体器件
CN106298549B (zh) 倒装芯片封装
CN110211954A (zh) 一种多芯片封装结构及其制造方法
US20240153880A1 (en) Qfn package comprising two electronic chips with different substrates
CN117766501A (zh) 多芯片封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant