CN102788601B - 一种准绝对式光学编码器的细分及解码的电路及实现方法 - Google Patents

Abstract

本发明涉及一种准绝对式光学编码器的细分及解码的电路及实现方法，基于准绝对式光学编码器提供的正交的增量信号SIN和COS及索引信号INDEX，利用两个模数转换器件，向其中一个输入模拟整流后的SIN信号，参考电压信号的上限和下限分别是整流后的COS和地信号，另一个则输入模拟整流后的COS信号，参考电压信号的上限和下限分别是整流后的SIN和地信号，以此实现电子细分功能，并能够很好地满足高精度、稳定、抗干扰和高速的要求。而本发明的解码功能在FPGA模块的内部实现，主要依靠数据长度不同的两个移位寄存器，及一个移位运算器，来完成伪随机编码的索引信号INDEX的解码工作。

Description

一种准绝对式光学编码器的细分及解码的电路及实现方法

技术领域

本发明涉及机电控制领域，特别涉及一种准绝对式光学编码器的细分及解码的电路及实现方法。

背景技术

目前在机电控制领域，广泛使用增量式光学编码器和绝对式光学编码器作为角度或位置传感器：

1、增量式光学编码器输出A、B两相互差为90°的脉冲信号和作为参考零位的Z标志。它的特点：***构造简单；编码器物理尺寸易于小型化；读数头的结构简单，成本低廉，易于实现。其缺点：无法直接读出转动轴的绝对位置信息。

2、绝对式编码器的码盘上有许多道刻线，每道刻线依次以                                               的规律编排（n即为编码器的原始分辨率），在编码器的每一个位置，通过读取每道刻线的通、暗，获得一组从2⁰到2ⁿ次方的唯一的二进制编码（格雷码），这就称为n位绝对编码器。它的特点：能够直接读出角度或位移，但增加了编码器的物理尺寸和读数头的个数，不适用于小型化的应用场合。

目前在光学编码器***中，广泛使用的细分方法是经过对初始信号COS和SIN进行四倍频，然后通过幅值分割法来完成10至100倍精度的细分。普通的幅值分割法采用AD转换期间，将SIN或COS输入到模拟输入端，以某个设定的电压区间作为参考电压来进行AD转换，从得到的幅值能够转换为SIN或COS对应的相位角θ，计算出当前的转角或位移。

发明内容

本发明的目的是提供一种准绝对式光学编码器的细分及解码的电路及实现方法，它能够实现稳定、可靠的细分，并对伪随机编码信号进行解码，实现准绝对式定位。

为了达到上述目的，本发明的一个技术方案是提供一种准绝对式光学编码器的细分及解码电路，对读取准绝对式光学编码器而获得的两个正交的增量信号及一个伪随机编码的索引信号进行处理；所述细分及解码电路包含：

电流转电压及差分模块，其对由单个读数头及LED光源构成的读取机构读取所述准绝对式光学编码器得到的，增量信号和索引信号的正负共六路电流信号±SIN、±COS和±INDEX进行处理，得到对应的模拟电压信号Sin、Cos和Index；

电压比较器模块，其对所述模拟电压信号Sin、Cos和Index处理得到相应的两个正交的增量数字信号SIN、COS和一个索引数字信号INDEX；

精密全波整流模块，其对所述模拟电压信号中的增量信号Sin、Cos进行处理，得到相应的两个模拟整流信号|SIN|和|COS|；

AD转换模块，其在一个FPGA模块控制下，对所述模拟整流信号|SIN|和|COS|转换得到AD数据信号并输入该FPGA模块中；所述FPGA模块接收增量数字信号COS、SIN和索引数字信号INDEX，以及AD数据信号进行解码，得到相应的角度或位移数据。

所述AD转换模块通过设置的两个模数转换器件来实现细分功能：向其中第一个模数转换器件输入的模拟信号是模拟整流信号|SIN|，所述第一个模数转换器件参考电压信号的上限和下限分别是模拟整流信号|COS|和地信号，第一个模数转换器件的数据溢出标志OTR接入FPGA模块；

而向其中第二个模数转换器件输入的模拟信号是模拟整流信号|COS|，所述第二个模数转换器件的参考电压信号的上限和下限分别是模拟整流信号|SIN|和地信号；这两个模数转换器件采用统一的时钟信号CLK，其各自的转换数据并接后输送到所述FPGA模块。

所述FPGA模块的内部设置了以下的若干模块：

计数器和初始化模块，来实现***开机或出现错误时的初始化；

两个数据长度不等的移位寄存器，来存储索引数字信号INDEX；

移位运算器，在初始化时对索引数字信号INDEX进行采样，并控制两个移位寄存器根据所述计数器对增量数字信号SIN和COS进行计数的结果，对索引数字信号INDEX进行移位以获取参考位置作为位置值的操作；

预先存储了查表结构的存储器，来存储采样索引数字信号INDEX并查表得到的作为查表值的绝对位置，以及初始化和移位运算器处理后得到的所述位置值；

输出模块，其在所述查表值与所述位置值的比较结果相等时，输出所述位置值作为解码结果。

本发明的另一个技术方案是提供一种准绝对式光学编码器的细分及解码方法，使用上述的细分及解码电路实现，所述细分及解码方法包含：

将两个正交的增量信号和一个索引信号的电流信号±SIN、±COS和±INDEX，通过电流转电压及差分模块处理得到相应的模拟电压信号Sin、Cos和Index，进而通过电压比较器模块处理得到相应的数字信号SIN、COS和INDEX；

还使用精密全波整流模块对所述模拟电压信号中的两路增量信号Sin、Cos进行处理，得到相应的两个模拟整流信号|SIN|和|COS|；以及使用AD转换模块对所述模拟整流信号|SIN|和|COS|转换得到AD数据信号并输入FPGA模块中，由所述FPGA模块接收数字信号COS、SIN和INDEX，以及AD数据信号进行解码，得到相应的角度或位移数据。

所述AD转换模块通过设置的两个模数转换器件来实现细分功能：向其中第一个模数转换器件输入的模拟信号是模拟整流信号|SIN|，所述第一个模数转换器件参考电压信号的上限和下限分别是模拟整流信号|COS|和地信号，第一个模数转换器件的数据溢出标志OTR接入FPGA模块；

而向其中第二个模数转换器件输入的模拟信号是模拟整流信号|COS|，所述第二个模数转换器件的参考电压信号的上限和下限分别是模拟整流信号|SIN|和地信号；这两个模数转换器件采用统一的时钟信号CLK，其各自的转换数据并接后输送到所述FPGA模块；

所述AD转换模块根据信号SIN和COS和数据溢出标志OTR，将一个周期分割成T_A ~ T_H共8段，则各段中整流前后两个增量信号的大小关系及实际比值如下表所示，以实现电压细分功能：

而本发明通过所述FPGA模块实现解码的过程，进一步包含以下步骤：

首先，通过时钟信号CLK的采样，将增量数字信号信号COS和SIN输入计数器进行计数后，进行***开机或出现错误时的初始化操作，使编码器运行设定的角度或位移；

其次，使用移位运算器采样索引数字信号INDEX并输入存储器，根据存储器中预先存储的查表结构，查表得出由索引数字信号INDEX决定的绝对位置作为查表值进行存储；

同时，在所述移位运算器的控制下，还使用两个数据长度不等的移位寄存器进行移位操作，即，其中第一个移位寄存器根据对增量数字信号SIN和COS的计数结果，对索引数字信号INDEX进行移位操作后映射到第二个移位寄存器内，以获得相应的参考位置作为位置值进行存储；

最后，将所述查表值与所述位置值进行比较，如果查表值与位置值相等，则输出位置值作为解码结果；如果不等，则重新进行初始化操作。

在一个实施例中对所述索引数字信号INDEX进行移位时，设第一个移位寄存器的数据长度为12位，存储的值为A[11:0]；设第二个移位寄存器的数据长度为6位，存储的值为B[5:0]；

则第一个移位寄存器中间连续的6位数据尾部最低位在A[11:0]中的位置设为C，可知0<C<6，则考虑下面的四种逻辑判断情况，对索引数字信号INDEX进行相应的移位操作，来取得对应位置的B[5:0]：

若编码器正转且C=0，则使C=0，A[11:0]={A[10:0],INDEX}；

若编码器正转且C≠0，则使C=C-1，A[11:0]不变；

若编码器反转且C=6，则使C=6，A[11:0]={ INDEX , A[10:0] }；

若编码器反转且C≠6，则使C=C+1, A[11:0]不变；

移位操作后，令B[5:0]=A[C+5:C]进行映射处理。

综上所述，本发明的细分及解码电路，其优点在于：基于准绝对式光学编码器提供的正交的增量信号SIN和COS及索引信号INDEX，利用两个模数转换器件，向其中一个输入模拟整流后的SIN信号，参考电压信号的上限和下限分别是整流后的COS和地信号，另一个则输入模拟整流后的COS信号，参考电压信号的上限和下限分别是整流后的SIN和地信号，以此实现电子细分功能，并能够很好地满足高精度、稳定、抗干扰和高速的要求。而本发明的解码功能在FPGA模块的内部实现，主要依靠一个12位和一个6位的两个移位寄存器，及一个移位运算器，完成伪随机编码序列（即索引信号INDEX）的解码工作。

附图说明

图1是适用本发明所述细分及解码电路的一种准绝对式光学编码器的结构示意图；

图2是本发明所述细分及解码电路的原理图；

图3是图2中所示细分电路的连接图；

图4是图2及图3中所示细分电路的实现原理图；

图5是图2中所示解码电路的原理图，提供了一种基于6位伪随机编码，且采用FPGA的实例；

图6是图2及图5中所示解码电路的移位算法原理图；

图7~图10是本发明中与移位算法的四个判断逻辑对应的四种操作的示意图。

具体实施方式

本发明所述的细分及解码的电路及方法，适用于例如是图1所示的准绝对式光学编码***，该准绝对式光学编码***中包含具有两条码道的编码器和由单个读数头及LED光源组成的读取机构300。上述编码器的其中一条为增量码道100，能够利用莫尔条纹的原理产生相位差90°的正交信号，即增量式的电流信号SIN、COS，以此来进行细分以达到更高的精度。另一条为索引码道200，能够产生索引电流信号INDEX，INDEX是伪随机编码的信号，它的每连续n位代表一个绝对位置，相邻的n位序列共享（n-1）位序列，使编码器能够达到的初始物理精度。

如图2所示，本发明所述的细分及解码电路即用于对上述的增量信号SIN、COS和索引信号INDEX进行处理。所述细分及解码电路整体包括：电流转电压及差分模块3、电压比较器模块4、精密全波整流模块5、AD转换模块6和FPGA模块7（FPGA：现场可编程门阵列）。

本发明主要基于AD转换模块6的两个模数转换器件来实现细分功能：向其中一个模数转换器件输入的模拟信号是整流后的增量信号SIN，参考电压信号上限和下限分别是整流后的COS和地信号；而向另一个模数转换器件输入的模拟信号是整流后的增量信号COS，参考电压信号上限和下限分别是整流后的SIN和地信号，从而实现电子细分功能，并能够很好地满足高精度、稳定、抗干扰和高速的要求。

具体的，发光二极管作为LED光源1发射出的光线，经过编码器后，到达由光电三极管组成的读数头2，产生了六路电流信号：±SIN、±COS和±INDEX。这些电流信号被输送到电流转电压及差分模块3，处理后得到模拟电压信号Sin、Cos和Index；模拟电压信号Sin、Cos和Index再进入电压比较器模块4，进而处理得到正交的增量数字信号SIN、COS，和索引数字信号INDEX。

同时，还将其中的模拟电压信号Sin、Cos输送到精密全波整流模块5，处理得到模拟整流信号|SIN|和|COS|，这两路信号被输入AD转换模块6，再通过FPGA模块7对AD转换模块6进行控制，得到AD数据信号并输入FPGA模块7；其中，精密全波整流模块5和AD转换模块6实现了电压信号COS和SIN的插值和细分；而FPGA模块7接收数字信号COS、SIN和INDEX，以及AD数据信号，并进行解码，得到最终的角度或位移数据。

配合参见图2、图3所示，优选的实施例中，AD转换模块6的两个模数转换器件61、62都使用型号为AD9200的AD器件实现。第一个模数转换器件61的模拟信号输入端AIN接模拟整流信号|SIN|，参考电压上限（REFTS管脚）接模拟整流信号|COS|，下限（REFBS管脚）接地，10位转换数据AD[9:0]接入FPGA模块7，数据溢出标志（OTR管脚）接入FPGA模块7。同时，第二个模数转换器件62的模拟信号输入端AIN接模拟整流信号|COS|，参考电压上限（REFTS管脚）接模拟整流信号|SIN|，下限（REFBS管脚）接地，10位转换数据AD[9:0]与第一个模数转换器件的转换数据并接，亦输入FPGA模块7。二者采用统一的时钟信号CLK。

配合参见图2、3、4所示，模拟电压信号Sin、Cos经过精密全波整流模块5后，转换成为|SIN|和|COS|。并且，在进入AD转换模块6时，根据信号SIN和COS和数据溢出标志OTR，能够将一个周期分割成T_A ~ T_H共8段，则各段中整流前后两个信号的大小关系及实际比值，如下表所示，以实现电子细分功能：

配合参见图2、图5所示，在优选的实施例中，采用的FPGA模块7的型号是EP2C5T144I6。为了完成伪随机编码序列INDEX的解码工作，本发明在所述FPGA模块7的内部设置了以下的若干模块：采用计数器71和初始化模块72，实现***开机或出现错误时的初始化；采用两个长度不等的移位寄存器74、75来存储当前的伪随机编码信号，例如第一移位寄存器74的数据长度是第二移位寄存器75的两倍，以下将用第一移位寄存器74为12位，第二移位寄存器75为6位为例进行说明；采用一个移位运算器73来接收伪随机编码信号，并且控制两个移位寄存器的移位操作；采用了一个预先存储了查表结构的存储器76来存储伪随机序列的解码值；还设置了一个输出模块77。

配合参见图2、图5、图6所示，由电压比较器模块4产生的三路数字信号COS、SIN和INDEX进入FPGA模块7。在整个解码***刚开始运行，或者出现错误重启时，都需要初始化一个6位的索引序列来得到初始角度或位置。即，通过CLK的采样，COS和SIN信号进入计数器71，然后进行初始化，通过运行一定微小的角度或位移，用来实现***的准绝对式定位。

初始化输出信号，在移位运算器73中采样索引数字信号INDEX并输入存储器76，根据存储器76中预先存储的查表结构，查表得出由上述索引码决定的绝对位置作为查表值，存储该查表值供后续处理使用。同时，为了完成移位运算，通过12位移位寄存器74暂存采样得到的INDEX信号，设12位移位寄存器74存储的值为A[11:0]，并设6位移位寄存器75存储的值为B[5:0]，则将12位移位寄存器74中间某段长度也为6的数据映射给6位移位寄存器75，以形成一段完整的6位伪随机序列编码输入存储器76作为对对增量码道计数得到的位置值。

与图6配合，并请进一步参见图7~图10所示，在进行上述的移位操作时，设12位移位寄存器74中间某段连续的6位数据尾部最低位在A[11:0]中的位置为C，可知0<C<6，则考虑下面的四种逻辑判断情况，用来取得对应位置的伪随机序列B[5:0]：

1、编码器正转且C=0：C=0, A[11:0]={A[10:0],INDEX}（见图7）；

2、编码器正转且C≠0：C=C-1, A[11:0]不变（见图8，例举了C=5时的一种情况）；

3、编码器反转且C=6：C=6, A[11:0]={ INDEX , A[10:0] }（见图9）；

4、编码器反转且C≠6：C=C+1, A[11:0]不变（见图10，例举了C=5时的一种情况）。

在上述的移位操作后，令B[5:0]=A[C+5:C]进行映射处理。

最后将查表值（即由索引码决定的绝对位置），与初始化和移位运算器处理后得到的位置值（即在初始化后，增量码道计数得到的参考位置值）进行比较：如果查表值与位置值相等，则输出查表值（或位置值）；如果不等，则返回到初始化模块，重新进行初始化操作。

以下举例一种将三路数字信号COS、SIN和INDEX接入FPGA模块后，实现解码处理的具体步骤：

进行初始化：

a1、移位运算器读入编码器正转（或反转）时得到的6位索引序列INDEX；

a2、将这6位索引序列送入存储器，查表得到当前的绝对位置ADD1[5:0]；

a3、将这个绝对位置ADD1[5:0]的值赋予参考位置值ADD2[5:0]；

初始化结束。

另，接下来

b1、经初始化后可知，通过读取索引码道得到索引序列INDEX，并查表得到的绝对位置是ADD1[5:0]；

b2、通过对SIN和COS序列进行计数，从而考虑上述的四种逻辑判断情况，对ADD2[5:0]进行±1的移位操作，得到新的参考位置；

b3、最后比较ADD1[5:0]和ADD2[5:0]的值：如果相等，就输出绝对位置，完成解码操作；如果不等，则重新初始化。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (5)

1.一种准绝对式光学编码器的细分及解码电路，对读取准绝对式光学编码器而获得的两个正交的增量信号及一个伪随机编码的索引信号进行处理；其特征在于，所述细分及解码电路包含：

电流转电压及差分模块，其对由单个读数头及LED光源构成的读取机构读取所述准绝对式光学编码器得到的，增量信号和索引信号的正负共六路电流信号±SIN、±COS和±INDEX进行处理，得到对应的模拟电压信号Sin、Cos和Index；

电压比较器模块，其对所述模拟电压信号Sin、Cos和Index处理得到相应的两个正交的增量数字信号SIN、COS和一个索引数字信号INDEX；

精密全波整流模块，其对所述模拟电压信号中的增量信号Sin、Cos进行处理，得到相应的两个模拟整流信号|SIN|和|COS|；

AD转换模块，其在一个FPGA模块控制下，对所述模拟整流信号|SIN|和|COS|转换得到AD数据信号并输入该FPGA模块中；所述FPGA模块接收增量数字信号COS、SIN和索引数字信号INDEX，以及AD数据信号进行解码，得到相应的角度或位移数据；

其中，所述FPGA模块的内部设置了以下的若干模块：

计数器和初始化模块，来实现***开机或出现错误时的初始化；

两个数据长度不等的移位寄存器，来存储索引数字信号INDEX；

移位运算器，在初始化时对索引数字信号INDEX进行采样，并控制两个移位寄存器根据所述计数器对增量数字信号SIN和COS进行计数的结果，对索引数字信号INDEX进行移位以获取参考位置作为位置值的操作；

预先存储了查表结构的存储器，来存储采样索引数字信号INDEX并查表得到的作为查表值的绝对位置，以及初始化和移位运算器处理后得到的所述位置值；

输出模块，其在所述查表值与所述位置值的比较结果相等时，输出所述位置值作为解码结果。

2.如权利要求1所述的准绝对式光学编码器的细分及解码电路，其特征在于，

所述AD转换模块通过设置的两个模数转换器件来实现细分功能：向其中第一个模数转换器件输入的模拟信号是模拟整流信号|SIN|，所述第一个模数转换器件参考电压信号的上限和下限分别是模拟整流信号|COS|和地信号，第一个模数转换器件的数据溢出标志OTR接入FPGA模块；

而向其中第二个模数转换器件输入的模拟信号是模拟整流信号|COS|，所述第二个模数转换器件的参考电压信号的上限和下限分别是模拟整流信号|SIN|和地信号；这两个模数转换器件采用统一的时钟信号CLK，其各自的转换数据并接后输送到所述FPGA模块。

3.一种准绝对式光学编码器的细分及解码方法，使用如权利要求1所述的细分及解码电路实现，其特征在于，所述细分及解码方法包含：

将两个正交的增量信号和一个索引信号的电流信号±SIN、±COS和±INDEX，通过电流转电压及差分模块处理得到相应的模拟电压信号Sin、Cos和Index，进而通过电压比较器模块处理得到相应的数字信号SIN、COS和INDEX；

还使用精密全波整流模块对所述模拟电压信号中的两路增量信号Sin、Cos进行处理，得到相应的两个模拟整流信号|SIN|和|COS|；以及使用AD转换模块对所述模拟整流信号|SIN|和|COS|转换得到AD数据信号并输入FPGA模块中，由所述FPGA模块接收数字信号COS、SIN和INDEX，以及AD数据信号进行解码，得到相应的角度或位移数据；

所述FPGA模块使用两个数据长度不等的移位寄存器进行移位操作，即，其中第一个移位寄存器根据对增量数字信号SIN和COS的计数结果，对索引数字信号INDEX进行移位操作后映射到第二个移位寄存器内；

其中，对所述索引数字信号INDEX进行移位时，设第一个移位寄存器的数据长度为12位，存储的值为A[11:0]；设第二个移位寄存器的数据长度为6位，存储的值为B[5:0]；

则第一个移位寄存器中间连续的6位数据尾部最低位在A[11:0]中的位置设为C，可知0<C<6，则考虑下面的四种逻辑判断情况，对索引数字信号INDEX进行相应的移位操作，来取得对应位置的B[5:0]：

若编码器正转且C=0，则使C=0，A[11:0]={A[10:0],INDEX}；

若编码器正转且C≠0，则使C=C-1，A[11:0]不变；

若编码器反转且C=6，则使C=6，A[11:0]={ INDEX , A[10:0] }；

若编码器反转且C≠6，则使C=C+1, A[11:0]不变；

移位操作后，令B[5:0]=A[C+5:C]进行映射处理。

4.如权利要求3所述的准绝对式光学编码器的细分及解码方法，其特征在于，

所述AD转换模块通过设置的两个模数转换器件来实现细分功能：向其中第一个模数转换器件输入的模拟信号是模拟整流信号|SIN|，所述第一个模数转换器件参考电压信号的上限和下限分别是模拟整流信号|COS|和地信号，第一个模数转换器件的数据溢出标志OTR接入FPGA模块；

而向其中第二个模数转换器件输入的模拟信号是模拟整流信号|COS|，所述第二个模数转换器件的参考电压信号的上限和下限分别是模拟整流信号|SIN|和地信号；这两个模数转换器件采用统一的时钟信号CLK，其各自的转换数据并接后输送到所述FPGA模块；

所述AD转换模块根据信号SIN和COS和数据溢出标志OTR，将一个周期分割成T_A ~ T_H共8段，则各段中整流前后两个增量信号的大小关系及实际比值如下表所示，以实现电压细分功能：

。

5.如权利要求4所述的准绝对式光学编码器的细分及解码方法，其特征在于，

通过所述FPGA模块实现解码的过程，进一步包含以下步骤：

首先，通过时钟信号CLK的采样，将增量数字信号COS和SIN输入计数器进行计数后，进行***开机或出现错误时的初始化操作，使编码器运行设定的角度或位移；

其次，使用移位运算器采样索引数字信号INDEX并输入存储器，根据存储器中预先存储的查表结构，查表得出由索引数字信号INDEX决定的绝对位置作为查表值进行存储；

同时，在所述移位运算器的控制下，还使用所述第一个移位寄存器和第二个移位寄存器进行移位操作，以获得相应的参考位置作为位置值进行存储；

最后，将所述查表值与所述位置值进行比较，如果查表值与位置值相等，则输出位置值作为解码结果；如果不等，则重新进行初始化操作。