CN102694542B - 信号隔离方法、装置及芯片 - Google Patents

Abstract

本发明实施例公开了信号隔离方法、装置及芯片，该方法包括：对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号；根据所述复位信号，产生第一电平信号；根据所述第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。本发明技术方案中，可以及时发现主电源掉电，并控制隔离器件隔离主电源域的信号，从而使主电源域的信号无法进入备用电源域，避免了对备用电源域的信号产生影响。

Description

信号隔离方法、装置及芯片

技术领域

本发明涉及芯片设计技术领域，尤其涉及信号隔离方法、装置及芯片。

背景技术

在进行芯片设计时，通常采用多电源域设计，以便实现特定的电路功能，例如，安全芯片的片上***（SoC，System on Chip）内可以设置两个电源域，其中由主电源供电的电源域称为主电源域，一般包含常规芯片逻辑，例如，中央处理器（CPU，CentralProcessing Unit）、闪存（Flash）、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）等，由备用电源供电的电源域称为备用电源域，通常包括非易失随机存取存储体（NVRAM，Non-Volatile Random Access Memory)等，正常情况下主电源为上电状态，备用电源为掉电状态，而当主电源意外掉电时，备用电源才变为上电状态，这时备用电源仅给备用电源域进行供电，从而在主电源掉电后，可以由备用电源给备用电源域内的NVRAM供电，使NVRAM仍能保持数据，以延长数据保持时间。

上述安全芯片的SoC设计方案中，虽然通过设置主电源域和备用电源域，可以在主电源掉电后，由备用电源给备用电源域供电，但是在主电源掉电后，主电源域的信号仍然能够进入备用电源域，从而对备用电源域的信号产生影响。

发明内容

本发明实施例中提供了信号隔离方法、装置及芯片，用以解决现有技术中存在的在主电源掉电后，主电源域的信号仍然能够进入备用电源域，从而对备用电源域的信号产生影响的问题。

为解决上述问题，本发明实施例提供的技术方案如下：

一种信号隔离方法，该方法包括：对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号；根据所述复位信号，产生第一电平信号；根据所述第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

一种信号隔离装置，包括：电压检测单元，用于对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号；第一信号产生单元，用于根据所述电压检测单元产生的复位信号，产生第一电平信号；隔离单元，用于根据所述第一信号产生单元产生的第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

一种芯片，包括：电压检测器VD，所述VD对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号；信号隔离电路，所述VD的输出端与所述信号隔离电路的输入端相连接，所述信号隔离电路根据所述VD产生的复位信号，产生一电平信号；隔离器件，所述信号隔离电路的输出端与所述隔离器件的使能端相连接，由所述信号隔离电路产生的电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

本发明实施例技术方案所提供的信号隔离方法，通过对为主电源域供电的主电源电压进行检测，能够及时检测出主电源电压发生变化，并在检测出主电源电压处于预设电压区段时，产生复位信号，根据该复位信号，产生第一电平信号，根据该第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。由上可见，采用本发明实施例技术方案，可以通过检测主电源电压处于预设电压区段，及时发现主电源掉电，并控制隔离器件隔离主电源域的信号，从而使主电源域的信号无法进入备用电源域，避免了对备用电源域的信号产生影响。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一中，信号隔离方法流程示意图；

图2是本发明实施例二中，信号隔离装置第一结构示意图；

图3是本发明实施例二中，隔离单元23第一结构示意图；

图4是本发明实施例二中，隔离单元23第二结构示意图；

图5是本发明实施例二中，信号隔离装置第二结构示意图；

图6是本发明实施例三中，芯片第一电路原理图；

图7是本发明实施例四中，芯片第二电路原理图；

图8是本发明实施例五中，芯片第三电路原理图；

图9是本发明实施例五中，主电源、复位信号与隔离信号的时序图；

图10是本发明实施例六中，芯片第四电路原理图；

图11是本发明实施例中，一种整体芯片组成示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

如图1所示，为本发明实施例一提出的信号隔离方法流程示意图，其具体处理流程如下：

步骤11，对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号。

其中，可以通过芯片内原有的电压检测（VD，Voltage Detector）模块或上电复位（PoR，Power on Reset）模块对主电源电压进行检测。

本发明实施例一中，上述预设电压区段可以预先设置为一个电压值，例如2.55伏，也可以预先设置为一个电压区间，例如，2.55～2.15V。

步骤12，根据复位信号，产生第一电平信号。

可以通过一个基本电路单元触发器(flip-flop)的复位端来接收上述复位信号，flip-flop的复位端接收到复位信号后，由flip-flop的输出端产生第一电平信号，此时，上述第一电平信号为低电平信号。

步骤13，根据第一电平信号控制隔离器件隔离所述主电源域的信号，以使主电源域的信号无法进入备用电源域。

其中，可以由上述第一电平信号直接控制隔离器件隔离主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域，也可以对上述第一电平信号进行处理后，再由处理后的信号控制隔离器件隔离主电源域的信号。

本发明实施例一中，对上述第一电平信号的处理方式可以但不限于下述两种：

第一种处理方式，对第一电平信号进行电压保持处理，产生第二电平信号，由第二电平信号直接控制隔离器件隔离主电源域的信号，以使主电源域的信号无法进入备用电源域。

由于在主电源掉电完成后，步骤12所产生的第一电平信号可能会发生变化，例如由低电平信号变为高阻状态，由上述第一电平信号直接控制隔离器件隔离主电源域的信号的可靠性较低，本发明实施例一中，通过采用上述第一种处理方式对第一电平信号进行电压保持处理后，可以在主电源掉电完成后，第二电平信号仍然保持稳定的低电平信号，由该第二电平信号控制隔离器件隔离主电源域的信号的可靠性较高。

第二种处理方式，先对第一电平信号进行电压保持处理，产生第三电平信号，然后对第三电平信号进行稳压处理，产生第四电平信号，由第四电平信号直接控制隔离器件隔离主电源域的信号，以使主电源域的信号无法进入备用电源域。

由于采用第一种处理方式，对第一电平信号进行电压保持处理后，得到的第二电平信号，仍然有可能存在电压不稳的情况，为了使主电源掉电后，能够产生稳定的电平信号来控制隔离器件生效，可以采用第二种处理方式，由于第二种处理方式中，对第一电平信号不仅要进行电压保持处理，还要对产生的第三电平信号进行稳压处理，因此进一步加强了电平信号的稳定性，从而由稳压处理后的第四电平信号控制隔离器件隔离主电源域的信号的可靠性更高。

此外，为了保证在主电源上电后，使主电源域的信号进入备用电源域，还要通过程序设定，在主电源上电后由CPU产生一个输入信号，当接收到CPU产生的输入信号后，产生第五电平信号，根据第五电平信号控制隔离器件旁路，使主电源域的信号能够进入备用电源域。

上述第五电平信号应与第一电平信号、第二电平信号、第三电平信号及第四电平信号的信号状态不同，例如，若第一电平信号、第二电平信号、第三电平信号及第四电平信号为低电平信号，则第五电平信号可以为高电平信号。

由上述处理过程可知，采用本发明实施例一的信号隔离方法，通过对为主电源域供电的主电源电压进行检测，能够及时检测出主电源电压发生变化，并在检测出主电源电压处于预设电压区段时，产生复位信号，根据该复位信号，产生第一电平信号，根据该第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。由上可见，采用本发明实施例一的技术方案，可以通过检测主电源电压处于预设电压区段，及时发现主电源掉电，并控制隔离器件隔离主电源域的信号，从而使主电源域的信号无法进入备用电源域，避免了对备用电源域的信号产生影响。

实施例二

相应的，本发明实施例二提供一种信号隔离装置，其结构如图2所示，包括：

电压检测单元21，用于对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号；

第一信号产生单元22，用于根据所述电压检测单元21产生的复位信号，产生第一电平信号；

隔离单元23，用于根据所述第一信号产生单元22产生的第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

较佳地，所述隔离单元23具体用于：由所述第一信号产生单元22产生的第一电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

较佳地，本发明实施例二提供一种隔离单元23，其结构如图3所示，隔离单元23包括：

第二信号产生子单元231，用于对所述第一信号产生单元22产生的第一电平信号进行电压保持处理，产生第二电平信号；

第一隔离子单元232，用于由所述第二信号产生子单元231产生的第二电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

较佳地，本发明实施例二提供另一种隔离单元23，其结构如图4所示，隔离单元23包括：

第三信号产生子单元233，用于对所述第一信号产生单元22产生的第一电平信号进行电压保持处理，产生第三电平信号；

第四信号产生子单元234，用于对所述第三信号产生子单元233产生的第三电平信号进行稳压处理，产生第四电平信号；

第二隔离子单元235，用于由所述第四信号产生子单元234产生的第四电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

较佳地，本发明实施例二提供另一种信号隔离装置，其结构如图5所示，包括：

电压检测单元51，用于对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号；

第一信号产生单元52，用于根据所述电压检测单元51产生的复位信号，产生第一电平信号；

隔离单元53，用于根据所述第一信号产生单元52产生的第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域；

第五信号产生单元54，用于当接收到CPU产生的输入信号后，产生第五电平信号；

控制单元55，用于根据所述第五信号产生单元54产生的第五电平信号控制隔离器件，使所述主电源域的信号进入所述备用电源域。

采用本发明实施例二提供的信号隔离装置，先由电压检测单元21对为主电源域供电的主电源电压进行检测，能够及时检测出主电源电压发生变化，并在检测出主电源电压处于预设电压区段时，产生复位信号，然后由第一信号产生单元22根据电压检测单元21产生的复位信号，产生第一电平信号，再由隔离单元23根据第一信号产生单元22产生的第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。由上可见，采用本发明实施例技术方案，可以通过电压检测单元21检测主电源电压处于预设电压区段，及时发现主电源掉电，并由隔离单元23控制隔离器件隔离主电源域的信号，从而使主电源域的信号无法进入备用电源域，避免了对备用电源域的信号产生影响。

实施例三

相应的，本发明实施例三提供一种芯片，其电路原理图如图6所示，包括：

VD，所述VD对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号；

信号隔离电路，所述VD的输出端与所述信号隔离电路的输入端相连接，所述信号隔离电路根据所述VD产生的复位信号，产生一电平信号；

隔离器件，所述信号隔离电路的输出端与所述隔离器件的使能端相连接，由所述信号隔离电路产生的电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

为了使主电源上电后，控制隔离器件旁路，使主电源域的信号进入备用电源域，可以利用主电源域中预先设置的CPU，所述信号隔离电路的输入端与所述CPU总线相连接，当为主电源域供电的主电源上电后，由所述CPU控制所述信号隔离电路，产生一电平信号；由所述信号隔离电路产生的电平信号控制隔离器件导通所述主电源域的信号，使所述主电源域的信号进入所述备用电源域。

其中，VD也可由PoR替代，对主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号。

实施例四

相应的，本发明实施例四提供另一种芯片，其电路原理图如图7所示，信号隔离电路包括：第一flip-flop，所述VD的输出端与所述第一flip-flop的复位端相连接，所述第一flip-flop根据所述VD产生的复位信号，产生一电平信号，所述第一flip-flop的输出端与所述隔离器件的使能端相连接，由所述第一flip-flop产生的电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

实施例五

相应的，本发明实施例五提供另一种芯片，其电路原理图如图8所示，信号隔离电路包括：第一flip-flop，所述VD的输出端与所述第一flip-flop的复位端相连接，所述第一flip-flop根据所述VD产生的复位信号，产生一电平信号；第一总线电平保持单元Bushold，所述第一flip-flop的输出端与所述第一Bushold的输入端相连接，所述第一Bushold对所述第一flip-flop产生的电平信号进行电压保持处理，产生一电平信号，所述第一Bushold的输出端与所述隔离器件的使能端相连接，由所述第一Bushold产生的电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

其中，为了使电路结构紧凑，在具体设计芯片时，可将VD和第一flip-flop置于主电源域内，将第一Bushold置于备用电源域内。

如图9所示，为本发明实施例五中，主电源VCC、复位信号与隔离信号的时序图，下面结合该时序图对图8所示的芯片如何实现隔离主电源域的信号进行具体说明。

在VCC下电过程中，VD驱动复位信号为低电平，引起第一flip-flop的电平信号变为低电平，进而驱动第一Bushold的电平信号翻转为低电平，使隔离器件生效，即控制隔离器件隔离主电源域的信号，以使主电源域的信号无法进入备用电源域。VCC掉电完成后，第一flip-flop的电平信号变为高阻状态，第一Bushold的电平信号会继续保持低电平，使隔离器件生效。在VCC重新上电后，由程序通过CPU总线设置第一flip-flop的输入信号为高电平，进而驱动第一flip-flop的电平信号及第一Bushold的电平信号成为高电平，以使隔离器件旁路，即使主电源域的信号进入备用电源域。

实施例六

相应的，本发明实施例六提供又一种芯片，其电路原理图如图10所示，信号隔离电路包括：第一flip-flop，所述VD的输出端与所述第一flip-flop的复位端相连接，所述第一flip-flop根据所述VD产生的复位信号，产生一电平信号；第一总线电平保持单元Bushold，所述第一flip-flop的输出端与所述第一Bushold的输入端相连接，所述第一Bushold对所述第一flip-flop产生的电平信号进行电压保持处理，产生一电平信号；第二flip-flop，所述VD的输出端与所述第二flip-flop的复位端相连接，所述第二flip-flop接收到所述VD产生的复位信号后，产生一电平信号；第二Bushold，所述第二flip-flop的输出端与所述第二Bushold的输入端相连接，所述第二Bushold对所述第二flip-flop产生的电平信号进行电压保持处理，产生一电平信号；第三flip-flop，所述第一Bushold的输出端与所述第三flip-flop的时钟端相连接，所述第二Bushold的输出端与所述第三flip-flop的复位端相连接，所述第三flip-flop根据所述第二Bushold产生的电平信号对所述第一Bushold产生的电平信号进行稳压处理，产生一电平信号，所述隔离器件与所述第三flip-flop的输出端相连接，由所述第三fl ip-flop产生的电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

其中，为了电路结构紧凑，在具体设计芯片时，可将VD、第一flip-flop和第二fl ip-flop置于主电源域内，将第一Bushold、第二Bushold和第三flip-flop置于备用电源域内。

采用本发明实施例六的信号隔离电路，第三flip-flop的输入端固定接高电平。这样，VCC下电过程中，VD产生复位信号驱动第二flip-flop输出低电平信号，经第二Bushold输出低电平信号后，驱动第三flip-flop复位输出低电平信号。通过增加第三flip-flop可以增强产生稳定低电平信号的可靠性，在VCC下电时，第一Bushold和第二Bushold均输出低电平信号，只有二者同时出现不稳定时，才会干扰到第三flip-flop的电平信号。在VCC下电结束后，即使第一Bushold和第二Bushold中有一个出现不稳定，也不会影响第三flip-flop输出低电平信号。VCC重新上电后，程序通过设定第一flip-flop的输入信号为高电平和第二flip-flop的输入信号为高电平，可使第三flip-flop输出高电平信号，使隔离器件旁路。

本发明实施例所提出的信号隔离电路，基于数字电路和模拟电路联合设计，具有结构简单，易于整合入芯片，工艺参数不敏感等优点。

如图11所示，为本发明实施例中，一种整体芯片组成示意图，包含电源域1和电源域2，其中，电源域1由主电源VCC供电,可以称之为主电源域，电源域2由备用电源VBAT供电,可以称之为备用电源域。主电源域中包含CPU，还可以包含直接内存存取（DMA，Direct Memory Access）存储器、Flash、RAM和NVRAM控制器等，备用电源域中可以包含低压差线性稳压器（LDO，low dropout regulator）、控制电路和NVRAM等。隔离器件连接于主电源域与备用电源域之间，用于隔离主电源域的信号，以使主电源域的信号无法进入备用电源域，可以避免主电源域掉电后，对备用电源域产生影响。信号隔离电路的复位端与VD的输出端相连接，信号隔离电路的输出端与隔离器件的使能端相连接，用于与隔离器件相配合实现信号隔离。

本发明实施例所提供的芯片，可以用于实现本发明实施例所提供的信号隔离方法。

专业人员还可以进一步应能意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明实施例的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明实施例。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下，在其他实施例中实现。因此，本发明实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

以上所述仅为本发明实施例的较佳实施例而已，并不用以限制本发明实施例，凡在本发明实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (4)

1.一种信号隔离方法，其特征在于，包括：

对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号，所述主电源域由片上***SoC的主电源供电；

根据所述复位信号，产生第一电平信号；

根据所述第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入备用电源域；

所述方法还包括：

当接收到中央处理器CPU产生的输入信号后，产生第五电平信号；

根据所述第五电平信号控制隔离器件，使所述主电源域的信号进入所述备用电源域；

其中，所述根据所述第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域，包括：

对所述第一电平信号进行电压保持处理，产生第二电平信号；

由所述第二电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域；或者，

对所述第一电平信号进行电压保持处理，产生第三电平信号；

对所述第三电平信号进行稳压处理，产生第四电平信号；

由所述第四电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

2.一种信号隔离装置，其特征在于，包括：

电压检测单元，用于对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号，所述主电源域由片上***SoC的主电源供电；

第一信号产生单元，用于根据所述电压检测单元产生的复位信号，产生第一电平信号；

隔离单元，用于根据所述第一信号产生单元产生的第一电平信号控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入备用电源域；

还包括：

第五信号产生单元，用于当接收到中央处理器CPU产生的输入信号后，产生第五电平信号；

控制单元，用于根据所述第五信号产生单元产生的第五电平信号控制隔离器件，使所述主电源域的信号进入所述备用电源域；

其中，所述隔离单元具体用于：由所述第一信号产生单元产生的第一电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电 源域；或者，

所述隔离单元包括：

第二信号产生子单元，用于对所述第一信号产生单元产生的第一电平信号进行电压保持处理，产生第二电平信号；

第一隔离子单元，用于由所述第二信号产生子单元产生的第二电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域；或者，

所述隔离单元包括：

第三信号产生子单元，用于对所述第一信号产生单元产生的第一电平信号进行电压保持处理，产生第三电平信号；

第四信号产生子单元，用于对所述第三信号产生子单元产生的第三电平信号进行稳压处理，产生第四电平信号；

第二隔离子单元，用于由所述第四信号产生子单元产生的第四电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

3.一种芯片，其特征在于，包括：

电压检测器VD，所述VD对为主电源域供电的主电源电压进行检测，当检测出所述主电源电压处于预设电压区段时，产生复位信号；所述主电源域由片上***SoC的主电源供电；

信号隔离电路，所述VD的输出端与所述信号隔离电路的复位端相连接，所述信号隔离电路根据所述VD产生的复位信号，产生一电平信号；

隔离器件，所述信号隔离电路的输出端与所述隔离器件的使能端相连接，由所述信号隔离电路产生的电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入备用电源域；

其中，所述信号隔离电路包括：

第一基本电路单元触发器flip-flop，所述VD的输出端与所述第一flip-flop的复位端相连接，所述第一flip-flop根据所述VD产生的复位信号，产生一电平信号，所述第一flip-flop的输出端与所述隔离器件的使能端相连接，由所述第一flip-flop产生的电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域；

所述信号隔离电路还包括：

第一总线电平保持单元Bushold，所述第一flip-flop的输出端与所述第一Bushold的输入端相连接，所述第一Bushold对所述第一flip-flop产生的电平信号进行电压保持处理，产生一电平信号，所述第一Bushold的输出端与所述隔离器件的使能端相连接，由所述第一Bushold产生的电平信号直接控制隔离器件隔离所述主电源域的信号，以使 所述主电源域的信号无法进入所述备用电源域；

所述信号隔离电路还包括：

第二flip-flop，所述VD的输出端与所述第二flip-flop的复位端相连接，所述第二flip-flop接收到所述VD产生的复位信号后，产生一电平信号；

第二Bushold，所述第二flip-flop的输出端与所述第二Bushold的输入端相连接，所述第二Bushold对所述第二flip-flop产生的电平信号进行电压保持处理，产生一电平信号；

第三flip-flop，所述第一Bushold的输出端与所述第三flip-flop的时钟端相连接，所述第二Bushold的输出端与所述第三flip-flop的复位端相连接，所述第三flip-flop根据所述第二Bushold产生的电平信号对所述第一Bushold产生的电平信号进行稳压处理，产生一电平信号，所述隔离器件与所述第三flip-flop的输出端相连接，由所述第三flip-flop产生的电平信号直接控制隔离器件隔离所述主电源域的信号，以使所述主电源域的信号无法进入所述备用电源域。

4.如权利要求3所述的芯片，其特征在于，还包括：

中央处理器CPU，所述CPU置于主电源域中，所述信号隔离电路的输入端与所述CPU总线相连接，当为主电源域供电的主电源上电后，由所述CPU控制所述信号隔离电路，产生一电平信号，由所述信号隔离电路产生的电平信号控制隔离器件导通所述主电源域的信号，使所述主电源域的信号进入所述备用电源域。