JP5620718B2 - 電圧レギュレータを有する集積回路装置 - Google Patents
電圧レギュレータを有する集積回路装置 Download PDFInfo
- Publication number
- JP5620718B2 JP5620718B2 JP2010129853A JP2010129853A JP5620718B2 JP 5620718 B2 JP5620718 B2 JP 5620718B2 JP 2010129853 A JP2010129853 A JP 2010129853A JP 2010129853 A JP2010129853 A JP 2010129853A JP 5620718 B2 JP5620718 B2 JP 5620718B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- mode
- voltage
- terminal
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 61
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 16
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
Description
前記第1の電源電圧から第2の電源電圧を生成し第2の電源配線に出力する電圧レギュレータと,
前記電圧レギュレータの出力に接続され外部キャパシタが接続されるキャパシタ端子と,
モード信号に応じて動作モードを判定するモードデコーダと,
前記第2の電源電圧が供給される内部回路とを有し,
前記キャパシタ端子に第3の電源電圧が印加されないで前記電圧レギュレータが動作する第1の動作モードと,前記キャパシタ端子に前記第3の電源電圧が印加されると共に前記電圧レギュレータが停止する第2の動作モードとを有し,
さらに,前記キャパシタ端子に前記第3の電源電圧が印加されない第1の状態と印加される第2の状態とを判定し,当該判定結果を前記モードデコーダに前記モード信号として供給し,当該判定結果が前記第1の状態の場合に前記電圧レギュレータを動作させ,第2の状態の場合に前記電圧レギュレータを停止させる判定回路を有する。
VCC:第1の電源端子 11:第1の電源配線
VDDE:第1の電源電圧 12:電圧レギュレータ
VDDI:第2の電源電圧 13:第2の電源配線
14:モードデコーダ C:キャパシタ端子
MD1:モード端子 16:内部回路
18:入出力回路 20:入出力信号端子群
INITX:外部リセット信号
Claims (4)
- 第1の電源端子に接続され第1の電源電圧を供給する第1の電源配線と,
前記第1の電源電圧から第2の電源電圧を生成し第2の電源配線に出力する電圧レギュレータと,
前記電圧レギュレータの出力に接続され外部キャパシタが接続されるキャパシタ端子と,
モード端子から入力されるモード信号に応じて動作モードを判定するモードデコーダと,
前記第2の電源電圧が供給される内部回路とを有し,
前記キャパシタ端子に第3の電源電圧が印加されないで前記電圧レギュレータが動作する第1の動作モードと,前記キャパシタ端子に前記第3の電源電圧が印加されると共に前記電圧レギュレータが停止する第2の動作モードとを有し,
さらに,前記キャパシタ端子に前記第3の電源電圧が印加されない第1の状態と印加される第2の状態とを判定し,当該判定結果を前記モードデコーダに前記モード信号として供給し,当該判定結果が前記第1の状態の場合に前記電圧レギュレータを動作させ,前記第2の状態の場合に前記電圧レギュレータを停止させる判定回路を有し、
前記モードデコーダは、前記モード端子から入力されるモード信号と、前記動作モードとの組み合わせに基づいて、少なくとも3つのモードを識別する集積回路装置。 - 請求項1において,
前記判定回路は,前記第1の電源電圧が前記第1の電源端子に印加された後,所定時間後の判定タイミングで前記キャパシタ端子の電圧をラッチするラッチ回路を有し,前記ラッチ回路が前記第1の状態での前記キャパシタ端子の電圧をラッチした時に前記電圧レギュレータに動作信号を供給し,前記第2の状態での前記キャパシタ端子の電圧をラッチした時に前記電圧レギュレータに停止信号を供給する集積回路装置。 - 請求項2において,
前記判定回路のラッチ回路は,前記第1の電源電圧が前記第1の電源端子に印加されたことを検出するパワーオンリセット回路のリセット信号を前記判定タイミングとして,前記キャパシタ端子の電圧をラッチする集積回路装置。 - 請求項2または3において,
前記キャパシタ端子には,前記外部キャパシタに接続されることに加えて,少なくとも前記判定タイミングまでグランドに接続されることを特徴とする集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010129853A JP5620718B2 (ja) | 2010-06-07 | 2010-06-07 | 電圧レギュレータを有する集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010129853A JP5620718B2 (ja) | 2010-06-07 | 2010-06-07 | 電圧レギュレータを有する集積回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014191979A Division JP5845328B2 (ja) | 2014-09-19 | 2014-09-19 | 電圧レギュレータを有する集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011258637A JP2011258637A (ja) | 2011-12-22 |
JP5620718B2 true JP5620718B2 (ja) | 2014-11-05 |
Family
ID=45474542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010129853A Active JP5620718B2 (ja) | 2010-06-07 | 2010-06-07 | 電圧レギュレータを有する集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5620718B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018060934A (ja) * | 2016-10-06 | 2018-04-12 | 矢崎総業株式会社 | カスタムic |
JP2021168328A (ja) * | 2020-04-09 | 2021-10-21 | ミネベアミツミ株式会社 | 集積回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6224169A (ja) * | 1985-07-24 | 1987-02-02 | Hitachi Ltd | 半導体集積回路装置 |
JP3080015B2 (ja) * | 1996-11-19 | 2000-08-21 | 日本電気株式会社 | レギュレータ内蔵半導体集積回路 |
JP2000209847A (ja) * | 1999-01-07 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
-
2010
- 2010-06-07 JP JP2010129853A patent/JP5620718B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011258637A (ja) | 2011-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4041461B2 (ja) | スリープ・モード中の信号状態および漏れ電流の制御 | |
JP2008098774A (ja) | 半導体集積回路装置 | |
JP2006319316A (ja) | 複数の機能を制御するための単一ピン | |
JP2008283850A (ja) | 電源回路及び電源制御方法 | |
JP2006164228A (ja) | マイクロコンピュータ | |
KR100471182B1 (ko) | 레디/비지 핀을 이용하여 내부 전압 레벨을 알리는 반도체메모리 장치 | |
JP5620718B2 (ja) | 電圧レギュレータを有する集積回路装置 | |
TW201328096A (zh) | 電源保護電路 | |
KR100886628B1 (ko) | 반도체 장치의 내부전압 생성회로 | |
US10651732B2 (en) | Charge pumps and methods of operating charge pumps | |
US20150006926A1 (en) | Semiconductor device | |
KR101047001B1 (ko) | 구동제어회로 및 내부전압 생성회로 | |
JP5845328B2 (ja) | 電圧レギュレータを有する集積回路装置 | |
KR20100135021A (ko) | 반도체 메모리장치의 파워업회로 | |
US7360105B2 (en) | Computer peripheral used by being connected to a host computer to reduce power consumption in standby mode | |
TWI783163B (zh) | 電源調控裝置、電腦系統及其相關電源調控方法 | |
JP2008145296A (ja) | 半導体記憶装置 | |
US20150048813A1 (en) | Semiconductor device and power source control method | |
JP2009110568A (ja) | 半導体装置及びそのタイミング制御方法 | |
KR100641913B1 (ko) | 모바일 메모리 장치의 리프레쉬 제어회로 | |
WO2019127789A1 (zh) | Pmic开机时序电路及pmic开机时序确定方法 | |
JP2006048304A (ja) | マイクロコンピュータ | |
JP2006216147A (ja) | 不揮発性メモリ回路 | |
TWI473427B (zh) | 電源控制電路及其電源關閉的控制方法 | |
KR100774459B1 (ko) | 레벨 쉬프터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130129 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140325 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140328 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140425 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140501 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140523 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140723 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140821 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5620718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |