发明内容
本发明技术方案解决的是现有功放器无法有效抑制电源噪声。
本发明技术方案提供一种功放装置,包括:带隙基准电路和第一放大器;
所述带隙基准电路适于产生第一共模电压,连接所述第一放大器的共模电压输入端,提供所述第一放大器的共模电压;所述带隙基准电路还适于产生第一基准电流,连接所述第一放大器的基准电流输入端,提供所述第一放大器的基准电流。
可选择的,所述功放装置还包括第二放大器,所述带隙基准电路还连接所述第二放大器的基准电流输入端,提供所述第二放大器的基准电流。
可选择的,所述功放装置还包括:电流提供单元、第六MOS管、第七MOS管、滤波电容和共模电压产生单元;
所述电流提供单元,适于提供第二基准电流;
所述共模电压产生单元,适于产生第二共模电压;
所述第六MOS管的源极适于输入所述第二共模电压,所述第六MOS管的漏极连接所述滤波电容的第一极,所述第六MOS管的栅极连接所述第七MOS管的栅极;
所述第七MOS管的源极连接所述第六MOS管的源极,所述第七MOS管的漏极与栅极相连接,所述第七MOS管的漏极适于输入第二基准电流;
所述滤波电容的第一极连接所述第二放大器的共模电压输入端,第二极接地;
其中,所述第二基准电流使所述第六MOS管工作在亚阈值区。
可选择的,所述的功放装置还包括调节电阻,所述第七MOS管的漏极通过所述调节电阻与栅极相连接;
所述调节电阻的第一端与所述第七MOS管的漏极相连接,所述调节电阻的第二端与所述第七MOS管的栅极和所述电流提供单元相连接。
可选择的,所述功放装置还包括调节单元,所述调节单元包括:第一子MOS管和第二子MOS管;
所述第一子MOS管的源极连接所述第六MOS管的漏极,所述第一子MOS管的漏极连接所述滤波电容的第一极,所述第一子MOS管的栅极连接所述第二子MOS管的栅极;
所述第二子MOS管的源极连接所述第七MOS管的漏极,所述第二子MOS管的漏极与栅极相连接,所述第二子MOS管的漏极适于输入第二基准电流。
与现有技术相比,本发明技术方案具有以下优点:
利用带隙基准电路为第一放大器提供共模电压和基准电流,可以提高整个功放装置的电源抑制比(Power Supply Rejection Ratio,PSRR),结构简单。
将工作在亚阈值区的MOS管与滤波电容形成具有低极点的滤波电路,有效的抑制了电源噪声,提高了第二放大器的PSRR,进一步提高整个功放装置的PSRR。并且,由于工作在亚阈值区的MOS管和电容值较小的滤波电容均可以集成在芯片内,所以,节约了设计成本和设计空间,提高了***设计的集成度。
通过调节单元或调节电阻,保证第二基准电流可以更准确的镜像到工作在亚阈值区的MOS管上,使得该MOS管稳定的工作在亚阈值区。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明,本发明的优点和特征将更清楚。
D类功放器的一个主要噪声源是电源本身。如图1所示,现有D类功放器芯片内具有依次连接的第一放大器Amp1、第二放大器Amp2和PWM调制单元。所述第一放大器Amp1具有第一输入端INN、第二输入端INP、第一输出端VOP1和第二输出端VON1。第一放大器Amp1的第一输出端VOP1和第二输出端VON1分别连接第二放大器Amp2的两个输入端。第二放大器Amp2的第一输出端VOP2和第二输出端VOP2分别连接至PWM调制单元。第三电阻R3和第四电阻R4组成的分压电路提供所述第一放大器Amp1和第二放大器Amp2的共模电压。
在D类功放器中,电源的噪声主要来自于第一放大器Amp1和第二放大器Amp2,而第一放大器Amp1的噪声会被第二放大器Amp2放大后输出。一些放大器,如差分运算放大器,对电源噪声的抑制能力很强,不考虑***器件失配的情况下可以达到100dB以上。所以,对于实际应用的差分运算放大器,PSRR的主要限制因素为:共模电压上的扰动通过***器件和应用的环境放大,输出至输出端。
以图2所示的第一放大器Amp1为例。当第一放大器Amp1输入信号接地时,电源加1vp正弦波信号扰动,第一放大器Amp1考虑输入电阻与反馈电阻失配的影响,输出的大小为PSRR的倒数。第一放大器Amp1的输出VOP1-VON1的计算过程如下:
由差分运算放大器的差分工作特性,可得到下列公式:
VOP1+VON1=2*VREF
上述公式中S为拉普拉斯算子,AV代表第一放大器Amp1的直流增益大小,RINN代表电阻RINN阻值,RINP代表电阻RINP阻值,CINP代表电容CINP电容值,CINN代表电容CINN电容值,RF1代表电阻RF1阻值,RF2代表电阻RF2阻值,VREF代表共模电压,VOP1代表第一放大器Amp1的第一输出端的输出电压,VON1代表第一放大器Amp1的第二输出端的输出电压。
由上述两个公式联立,AV>>1,1/AV近似为0,可得VOP1-VON1结果:
输入电阻RINN、RINP和电容CINN、CINP的失配一般都在±5%,考虑第一放大器Amp1放大倍数的失配为10%,此时计算放大倍数的失配对PSRR的贡献为32dB。即,在第一放大器Amp1的共模电压输入端为电源扰动的一半时,第一放大器Amp1的PSRR为32dB。
若输入电阻和电容的失配为1%,可得第一放大器Amp1的PSRR为52dB。但是,输入电阻和电容的失配无法控制在1%以内,且共模电压VREF为电源电压的一半,第三电阻R3的电阻一般为200kΩ左右,芯片内置的电容一般只有数十上百pF的电容,这样导致共模电压VREF为对于217Hz的电源扰动只有一半的衰减,所以现有D类的功放PSRR普遍小于50dB。
如图3所示,为了解决这个问题,现有技术在D类功放器芯片外设置一个电容CB,与芯片内的电阻形成滤波电路。电容CB的电容值为1μF,第三电阻R3和第四电阻R4的电阻值为200KΩ,这样,电源到共模电压输出形成一个低通滤波器。外置1μF电容(低通截止频率为1.6Hz)对电源217Hz噪声有-49dB的衰减。考虑10%的***器件失配,会增加32dB的PSRR,同时PSRR下降6dB,总共可达到75dB的PSRR。
从上述分析可知,通过增加运算放大器***的器件匹配度和共模电压产生电路的PSRR可以提高总的PSRR。运算放大器***器件的匹配性不容易控制,所以,通过在芯片外设置大电容,可以提高共模电压产生电路的PSRR,从而提高了总的PSRR。然而,在芯片外置大电容会增加设计成本和设计空间,也会降低***设计的集成度。
所以,如图4所示,本发明实施例一提供一种功放装置,包括:带隙基准电路11和第一放大器Amp1。所述带隙基准电路11适于产生第一共模电压,连接所述第一放大器Amp1的共模电压输入端,提供所述第一放大器Amp1的共模电压。所述带隙基准电路11还适于产生第一基准电流,连接所述第一放大器Amp1的基准电流输入端,提供所述第一放大器Amp1的基准电流。
所述第一放大器Amp1可以为差分放大器。
如图5所示,在本实施例中,带隙基准电路11可以包括:第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第一三极管T1、第二三极管T2、第三三极管T3、自偏置电流单端运算放大器OPA、第一电阻R1和第二电阻R2;
所述第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4的栅极连接在一起;
所述第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4的源极均连接电源电压;
所述第一MOS管M1的漏极连接所述第一三极管T1的发射极和所述自偏置电流单端运算放大器OPA的正输入端;
所述第二MOS管M2的漏极连接所述第一电阻R1的第一端和所述自偏置电流单端运算放大器OPA的负输入端;
所述第三MOS管M3的漏极连接所述第二电阻R2的第一端和所述第一放大器Amp1的共模电压输入端;
所述第四MOS管M4的漏极连接所述第一放大器Amp1的基准电流输入端;
所述自偏置电流单端运算放大器OPA的输出端连接所述第三MOS管M3的栅极;
所述第一电阻R1的第二端连接所述第二三极管T2的发射极;
所述第二电阻R2的第二端连接所述第三三极管T3的发射极;
所述第一三极管T1和第二三极管T2的基极连接在一起;
所述第三三极管T3的基极连接所述第三三极管T3集电极;
所述第一三极管T1、第二三极管T2和第三三极管T3的集电极均连接地。
所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4可以均为PMOS管。
由于带隙基准电路产生的电压具有较高的PSRR,所以,利用带隙基准电路为第一放大器提供共模电压和基准电流,可以提高整个功放装置的PSRR,结构简单。
如图6所示,本发明实施例二与实施例一的区别在于,还包括第二放大器Amp2,所述带隙基准电路11还连接所述第二放大器Amp2的基准电流输入端,提供第一基准电流。
如图7所示,本发明实施例的功放装置还可以包括:电流提供单元12、第六MOS管M6、第七MOS管M7、滤波电容C1、共模电压产生单元13和第二放大器Amp2;
所述电流提供单元12,适于提供第二基准电流;
所述共模电压产生单元13,适于产生第二共模电压;
所述第六MOS管M6的源极适于输入所述第二共模电压,所述第六MOS管M6的漏极连接所述滤波电容的第一极,所述第六MOS管M6的栅极连接所述第七MOS管M7的栅极;
所述第七MOS管M7的源极连接所述第六MOS管M6的源极,所述第七MOS管M7的漏极与栅极相连接,所述第七MOS管M7的漏极适于输入第二基准电流;
所述滤波电容C1的第一极连接所述第二放大器Amp2的共模电压输入端,第二极接地;
其中,所述第二基准电流使所述第六MOS管M6工作在亚阈值区。
所述第二放大器Amp2可以为差分放大器。
所述第六MOS管M6和第七MOS管M7构成一个电流镜,所述第七MOS管M7的宽长比大于所述第六MOS管M6的宽长比。第六MOS管M6和第七MOS管M7的漏极电流比值等于第六MOS管M6和第七MOS管M7的宽长比的比值,所以,第六MOS管M6的漏极电流可以由第七MOS管M7的漏极电流按比例缩小获得。所述第七MOS管M7的漏极电流为电流提供单元12提供的第二基准电流,因而,通过调整电流提供单元12提供的第二基准电流,可以控制第六MOS管M6的漏极电流大小,从而使第六MOS管M6工作在亚阈值区。
工作在亚阈值区的第六MOS管M6具有较高的电阻值,与滤波电容C1组成滤波电路后,将过滤后的第二共模电压输出至第二放大器Amp2的共模电压输入端,使得第二放大器Amp2具有较高的PSRR。所述第六MOS管M6和滤波电容C1组成的滤波电路的极点与第二放大器Amp2的噪声的衰减频率相关。具体的,工作在亚阈值区的第六MOS管的电阻值为100MΩ~1000GΩ,滤波电容的电容值为0.1pF~100pF。
图7所示的所述第六MOS管和第七MOS管均为PMOS管。所述第六MOS管和第七MOS管还可以均为NMOS管。
如图8所示,在本实施例中,所述电流提供单元12可以包括:电流源111和电流镜112,所述电流源111提供所述电流镜112的输入电流,所述电流镜112输出所述第二基准电流。
具体的,电流镜112包括第八MOS管M8和第九MOS管M9。所述第八MOS管M8的源极连接所述第九MOS管M9的源极,所述第九MOS管M9的漏极连接电流源111,所述第八MOS管M8的栅极连接所述第九MOS管M9的栅极。所述第九MOS管M9的源极接地,所述第八MOS管M8的漏极输出第二基准电流,所述第九MOS管M9的栅极连接所述第九MOS管M9的漏极。
所述第九MOS管M9的宽长比大于所述第八MOS管M8的宽长比。第九MOS管M9和第八MOS管M8的漏极电流比值等于第九MOS管M9和第八MOS管M8的宽长比的比值,所以,第八MOS管M8输出的第二基准电流可以由第九MOS管M9漏极的输入电流按比例缩小获得。所述第九MOS管M9漏极的输入电流由电流源111提供,因而,通过设置不同大小的电流源111,来调整电流提供单元12提供的第二基准电流。
图8所示的电流镜112是由NMOS管构成,本领域技术人员可以知道电流镜112可以由PMOS管构成,也可以不限于两个MOS管,此处不再赘述。
如图9所示,所述电流提供单元12也可以只包括电流镜112,所述带隙基准电路11产生第三基准电流,作为所述电流镜112的输入电流提供给所述电流镜112,所述电流镜输出112所述第二基准电流。该情况下的带隙基准电路11如图10所示。
如图10所示,带隙基准电路11可以包括:第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第一三极管T1、第二三极管T2、第三三极管T3、自偏置电流单端运算放大器OPA、第一电阻R1和第二电阻R2;
所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5的栅极连接在一起;
所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5的源极均连接电源电压;
所述第一MOS管M1的漏极连接所述第一三极管T1的发射极和所述自偏置电流单端运算放大器OPA的正输入端;
所述第二MOS管M2的漏极连接所述第一电阻R1的第一端和所述自偏置电流单端运算放大器OPA的负输入端;
所述第三MOS管M3的漏极连接所述第二电阻R2的第一端和所述第一放大器Amp1的共模电压输入端;
所述第四MOS管M4的漏极连接所述第一放大器Amp1和第二放大器Amp2的基准电流输入端;
第五MOS管M5的漏极连接电流镜112的输入端;
所述自偏置电流单端运算放大器OPA的输出端连接所述第三MOS管M3的栅极;
所述第一电阻R1的第二端连接所述第二三极管T2的发射极;
所述第二电阻R2的第二端连接所述第三三极管T3的发射极;
所述第一三极管T1和第二三极管T2的基极连接在一起;
所述第三三极管T3的基极连接所述第三三极管T3集电极;
所述第一三极管T1、第二三极管T2和第三三极管T3的集电极均连接地。
由于带隙基准电路产生的电压具有较高的PSRR,所以,利用带隙基准电路为第一放大器提供共模电压和基准电流,可以提高整个功放装置的PSRR,结构简单。
如图11所示,所述共模电压产生单元13可以包括:第三电阻R3和第四电阻R4。所述第三电阻R3的第一端连接电源,所述第三电阻R3的第二端连接第四电阻的第一端。所述第四电阻R4的第一端产生所述共模电压,所述第四电阻R4的第二端接地。
根据本发明的实施例二,由于工作在亚阈值区的第六MOS管M6电阻很大,所以能与滤波电容C1产生较低的RC极点,较大的衰减了电源上的噪声。当第六MOS管M6电阻为10GΩ,内部电容为10pF时,共模电压相对于电源的低通截止频率为1.6Hz,对于217Hz的电源噪声有43dB的衰减,即可以提高43dB的PSRR,此时考虑10%的失配,总的电源抑制比可达69dB。所以,实施例二可以使第二放大器也具有较高的PSRR,从而进一步提高功放装置整体的PSRR。
如图12所示,本发明实施例三提供的功放装置与实施例二相比,增加了调节电阻RX,第七MOS管M7的漏极通过调节电阻RX与栅极相连接。调节电阻RX的第一端与第七MOS管M7的漏极相连接,调节电阻RX的第二端与第七MOS管M7的栅极和电流提供单元12相连接。
调节电阻RX可以使第六MOS管的源漏电压和第七MOS管的源漏电压基本相等。
本发明实施例三通过增加的调节电阻,保证第二基准电流可以更准确的镜像到第六MOS管上,使得第六MOS管稳定的工作在亚阈值区。
如图13所示,本发明实施例四提供的功放装置与实施例二相比,增加了调节单元14,调节单元14包括:第一子MOS管M11和第二子MOS管M12。
第一子MOS管M11的源极连接第六MOS管M6的漏极,第一子MOS管M11的漏极连接滤波电容C1的第一极,第一子MOS管M11的栅极连接第二子MOS管M12的栅极;
第二子MOS管M12的源极连接第七MOS管M7的漏极,第二子MOS管M12的漏极与栅极相连接,第二子MOS管M12的漏极适于输入第二基准电流。
本发明实施例四通过增加的调节单元,保证第二基准电流可以更准确的镜像到第七MOS管上,使得第六MOS管稳定的工作在亚阈值区。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定范围。