CN102693972A - 发光二极管封装及其导线架的制作方法 - Google Patents

发光二极管封装及其导线架的制作方法 Download PDF

Info

Publication number
CN102693972A
CN102693972A CN2012101645211A CN201210164521A CN102693972A CN 102693972 A CN102693972 A CN 102693972A CN 2012101645211 A CN2012101645211 A CN 2012101645211A CN 201210164521 A CN201210164521 A CN 201210164521A CN 102693972 A CN102693972 A CN 102693972A
Authority
CN
China
Prior art keywords
depression
lead frame
semiconductor element
metal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101645211A
Other languages
English (en)
Inventor
彭胜扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN102693972A publication Critical patent/CN102693972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种发光二极管封装及其导线架的制作方法，本发明具有良好散热的发光二极管(LED)封装与制作工艺结构。在特定实施例中，仅有金属焊料位于导线架与线路板间的空间，提供良好热传导从LED芯片至线路板。在特定实施例中，导线架侧壁倾斜而提供改良的光散发。

Description

发光二极管封装及其导线架的制作方法
技术领域
本发明涉及一种半导体元件封装，且特别是涉及一种发光二极管(LED)的封装与制作方法。
背景技术
随着发光二极管(LED)芯片的亮度与发光效率改善，LED更广泛用于照明。由于LED芯片有散热的问题，常导致LED光源的亮度与色彩真实度变差。但若使用陶瓷基材为主的封装方式来封装发光二极管芯片，则会导致LED封装成本提高许多。因此，目前业界企需具良好散热效率且成本较低廉的封装结构。
发明内容
为解决上述问题，本发明提供一种半导体元件封装。该半导体元件封装包括一导线架，具金属基材、位于该金属基材的上表面的一第一金属层与位于该金属基材的下表面的一第二金属层。该导线架界定出一凹穴具有一凹穴底面部分。该半导体元件封装更包括至少一发光二极管(LED)芯片，设置于且电性连接至该凹穴底面部分的该第一金属层上。该半导体元件封装更包括一封胶体，设置于该第一金属层上，且包覆该LED芯片与至少部分该第一金属层。该第二金属层完全暴露出来。
本还提供一种半导体元件封装。该半导体元件封装包括一导线架，其界定出一凹穴并具有相对的内表面和外表面。该半导体元件封装更包括至少一个发光二极管(LED)芯片，设置在该导线架的该内表面上并电连接到该导线架的该内表面。该半导体元件封装更包括一封胶体，包覆该至少一个LED芯片且至少部分覆盖该导线架的该内表面。该导线架的该外表面没有被任何封胶体覆盖。
本发明还提供一种制作用于半导体元件封装的导线架的方法。该方法包括冲压一平坦金属基底以产生多个凹陷次结构，每一次结构界定有一凹穴，而从其周边延伸有一盘边。该方法更包括在该金属基底的一上表面上形成一第一光致抗蚀剂层，以及在该金属基底的一下表面上形成一第二光致抗蚀剂层。该方法更包括在该第一光致抗蚀剂层中形成一第一光致抗蚀剂图案，以及在该第二光致抗蚀剂层中形成一第二光致抗蚀剂图案。该方法更包括使用该第一和第二光致抗蚀剂图案作为光掩模，在该金属基底的该上表面上没有被该第一光致抗蚀剂图案覆盖的区域形成一第一金属层，以及在该金属基底的该下表面上没有被该第二光致抗蚀剂图案覆盖的区域形成一第二金属层。该方法更包括移除该第一和第二光致抗蚀剂图案以在该第一和第二金属层中形成通道。
在本发明的一实施例中，前述提供该导线架条的步骤包括提供一大致平坦的金属基材并将该金属基材冲压出该些基底单元。形成该第一金属层于该导线架上表面上以及形成该第二金属层于该导线架下表面上。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A是本发明的一实施例的一种LED封装结构剖面示意图；
图1B是图1A的LED封装结构上视示意图；
图2是本发明的另一实施例的一种LED封装结构上视示意图；
图3A-图3F是本发明的一实施例的一种导线架单元制造方法各步骤的剖面示意图；
图3B’与图3B”是导线架单元的立体示意图；
图4A-图4I是本发明的另一实施例的一种导线架单元制造方法各步骤的剖面示意图；
图5A-图5F是本发明的一实施例的一种LED封装方法各步骤的剖面示意图；
图5E’是图5E的上视示意图；
图6A-图6F是本发明实施例的LED封装结构上视示意图。
主要元件符号说明
10：导线架
10A、10B、20A：导线架单位
10A'、10A″：次结构
100：基底
100a：上表面
100b：下表面
101A、101A'：凹穴底
101B、101B'、101D：倾斜侧壁
101C：导线接合区
101E：盘边部分
102、104、102'、104'：光致抗蚀剂层
102a、104a、104'a：光致抗蚀剂图案
106、108：金属层
105、105'、107：缺口
120：中央垫
122：周围部分
200：芯片
202：粘着层
204：接点
206：荧光层
210：导线
220：封胶体
20：导线架条
30：焊料
40：主机板
50、50'：封装结构
S：开口
具体实施方式
图1A-图1B所示为依照本发明一实施例的半导体元件封装结构50，其包括导线架10、一或多个LED芯片200、导线210以及封胶体220。封装结构50是通过焊料或焊球30而电性及物理性连接到一线路板40。线路板40例如是一印刷电路板(PCB)，为封装结构50外的线路板。LED芯片200固着至导线架10，而导线210电性连接LED芯片200至导线架10。封胶体220环绕包覆LED芯片200与导线210。半导体元件封装50经由焊料30而物理性和电连接到电路板40。电路板40(其在一实施例中可为印刷电路板)在半导体装置50的外部。
参见图1A，导线架10包括金属基材100与设于两面的第一金属层106与第二金属层108。导线架10包含金属基底或核心层100、设置在金属基底100的相对表面上的第一或上部金属层106以及第二或下部金属层108。可利用例如电镀或任意其他技术使得金属层106、108与金属核心层100结合。导线架10还包含凹穴101，所述凹穴101具有凹穴底101A、从凹穴底101A延伸的第一倾斜侧壁101B、从第一倾斜侧壁101B延伸出而大体水平的导线接合区101C、从接合区101C延伸的第二倾斜侧壁101D以及从第二倾斜侧壁101D延伸的盘边部分101E。第一倾斜侧壁101B、大体平行的导线接合区101C、以及第二倾斜侧壁101D可统称为导线架10的“侧壁”。
各倾斜侧壁、接合区和盘边以连续相接的方式环绕限定导线架10的范围（如图1B中所示），且形成连续的阶梯或高度（如图1A中所示）。虽然显示三个阶梯，但可提供更少或更多的阶梯以适合于任一既定应用。以向外扩展的方式从凹穴底101A向上布置这些阶梯。因此，导线架10界定为上部直径（盘边部分101E的高度处）大于下部直径（凹穴底101A的高度处）的凹角锥形或凹圆锥形。
凹穴底101A包含多个芯片垫118而包围中央垫120。芯片垫118与中央垫120是物理性和电性分离开来。芯片200附着到芯片垫118且导线接合到中央垫120，并经由导线210附着到导线接合区101C。中央垫120充当共电区(electrical common)，其可为例如电源或接地。
芯片200可在凹穴101内经由其他技术以物理方式和/或电性方式连接。举例来说，芯片200可向下接合到芯片垫118。除导线接合外，芯片200可能是反置以使其有源表面向下且倒装接合到导线架10。
继续参考图1A，封胶体220装满或部分装满凹穴并包封芯片200和导线210。封胶体220可为例如硅胶树脂或环氧树脂或其他材料。封胶体220可进一步包含光转变物质颗粒（例如荧光颗粒）以便产生所要的光色。在另一实施例中，荧光层（未显示）可位于芯片200与封胶体220之间。荧光层可覆盖芯片200的上表面和/或侧表面。另外，荧光层可设置在由第一倾斜壁101B界定的凹穴的下部，而封胶体220设置在由第二倾斜壁101D界定的凹穴的上部。
倾斜侧壁101B、101D至少部分包围安装区域和芯片200。倾斜侧壁101B、101D以有利方式反射从芯片200发出的光，从而增加半导体元件封装50的光输出。在一个实施例中，金属层106可为由例如：银（Ag）、铂（Pt）、锡（Sn）或其他材料制成的高反射金属层，用于进一步增加光输出。较佳，盘边部分101E的上面不存在用以接收从芯片200发出的光的材料。也就是说，在此区域不存在例如封胶材料。因此，从芯片200发出光有更大比例被倾斜侧壁101B、101D的高反射表面反射，增加来自半导体元件封装50的光发射。
在图1、图2、图5G、图6C及图6F中所示的实施例中，导线架被开口S分成被其他部分包围的中央部分，这提供了良好的机械稳定性，可对抗因封胶体220与导线架10'之间热膨胀系数（coefficient of thermal expansion，CTE）不匹配引起的问题。
为进一步增强光输出，可选择调整角度，亦即角度θ1、θ2（倾斜侧壁101B、101D与凹穴底101A和水平接合区101C所夹的角度为θ1、θ2）。在所示实施例中，角度θ1、θ2是大体相等的。然而，在其他实施例中，角度θ1、θ2可能是不相等的。利用模拟发现，140°-170°范围内的角度能提供增强的发光性能。然而，在其他实施例中，角度θ1、θ2可为大约90°，使得侧壁101B、101D是大体垂直的。
继续参考图1A，半导体元件封装50经由焊料30而物理性和电连接到电路板40。然而，在连接到电路板40前，下部金属层108的下表面108A在导线架10的所有区域中完全暴露出来，导线架10的所有区域包含中央垫120、芯片垫118、第一倾斜侧壁101B、导线接合区101C、第二倾斜侧壁101D以及盘边部分101E。因此，在连接到电路板40后，用于冷却芯片200的主要热传递路径是经由焊料30到电路板40。焊料作为金属具有良好的导热性能。芯片200与电路板40之间不存在例如聚合材料，因聚合材料会降低芯片200与电路板40之间的导热性。因此，本发明的实施例提供从芯片200到电路板40极好的热传递，使得芯片200的操作温度保持较低，从而增加其性能效率并降低其性能由于过热而退化的可能性。本发明的实施例还避免使用陶瓷基底，使用陶瓷基底会没有必要地增加半导体元件封装的成本。
图2说明另一种半导体元件封装50'。封装50'包含导线架10'，以及一个或多个LED芯片200，固定到导线架10'。然而，与图1的实施例不同（其包含将LED芯片200电连接到导线架10的导线210），图2中的LED芯片200是使用倒装技术安装。进一步来说，导线架10'包含凹穴底101A、从凹穴底101A延伸的第一倾斜侧壁101B以及从第一倾斜侧壁101B延伸的盘边部分101E。导线架10'并不包含导线接合区101C或第二倾斜侧壁101D。缺口S将凹穴底101A分隔成第一和第二部分120、122，而缺口S限定了第一部分120的范围且第二部分122限定了缺口S的范围。将LED芯片200布置在导线架10'上并且每一芯片均横跨缺口的两边。此配置（其也显示在下文的一些实施例中）提供了良好的机械稳定性，可对抗因封胶体220与导线架10'之间热膨胀系数（coefficient ofthermal expansion，CTE）不匹配引起的问题。
图3A至图3F描述根据本发明的实施例的制作LED半导体元件封装所用方法中的步骤。图3A描述呈平板形或条状的金属基底100。金属基底100可为铜箔具厚度为例如大约100-150微米，或其他适当的材料所制得。
参见图3B，冲压技术使得金属基底或核心层100形成多个凹陷次结构100A。分隔虚线A-A隔出一个次结构100A。次结构100A可具有圆或方形的盘状或碟状形状。图3B'描述一个例示的次结构100A'，其形状类似具盘边的碟盘。所述碟盘包含方形凹穴底101A、从其穴底延伸的倾斜侧壁101B以及从倾斜侧壁101B延伸的盘边部分101E。图3B"描述另一例示的次结构100A″，次结构100A″的形状也像具盘边的碟盘，但其具有圆形的凹穴底101A'和一个连续的倾斜侧壁101B'。(请对应修改图3B，图3B’及图3B”；并移除图3C,图3D的10A)
参见图3C，第一光致抗蚀剂层102形成于金属基底100的上表面100a上，且第二光致抗蚀剂层104形成于金属基底100的下表面100b上。第一和第二光致抗蚀剂层102、104可利用例如喷涂或浸涂或其他技术来形成。利用喷涂形成的光致抗蚀剂层更有可能具有较好的均匀性和一致性。然而，浸涂可用以在表面100a、100b两者上同时形成光致抗蚀剂层102、104。第一和第二光致抗蚀剂层102、104的厚度可为例如6微米或其他厚度。
参见图3D，第一光致抗蚀剂图案102a形成于上表面100a上，且第二光致抗蚀剂图案104a形成于金属基底100的下表面100b上。这些图案可利用例如蚀刻或其他技术形成。在所示实施例中，光致抗蚀剂图案102a、104a是相同的，但在其他实施例中，第一光致抗蚀剂图案102a可能与第二光致抗蚀剂图案104a不同。
参见图3E，在使用第一和第二光致抗蚀剂图案102a、104a作为光掩模的情况下，第一金属层106形成于没有被第一光致抗蚀剂图案102a覆盖的上表面100a上，且第二金属层108形成于没有被第二光致抗蚀剂图案104a覆盖的下表面100b上。第一金属层106和第二金属层108两者中的任一者均可为单层或多金属薄片层（例如镍/金（Ni/Au）薄片层）。层106、108可利用例如电镀或其他技术制作。
参见图3F，第一和第二光致抗蚀剂层102a、104a经移除而在第一和第二金属层106、108中形成通道105、107。虽然看起来在每一金属层106、108中均有两个通道105、107，但每一金属层106、108中的两个所示缺口实际上可能是同一缺口中的不同部分。图3F的结构包括导线架条20，所述导线架条20包含多个导线架单元10A。在随后的过程中，将导线架条20与芯片以及其他电子装置组装起来。组装后，将沿分隔线A切割导线架条20以分隔导线架单元10A。
较佳情况，图3A至图3F所示的方法是一种用于产生导线架但具有相对较少步骤的简化技术。因此提供了低成本且周转快速等优势。
图4A至图4I描述根据本发明的实施例的制作LED半导体元件封装所用另一方法中的步骤。图4A至图4I的实施例的一些步骤方面与图3A至图3F的实施例类似。因此，针对图4A至图4I将省略这些方面的论述。
参见图4A，冲压技术使得金属基底或核心层100形成多个凹陷次结构10A。参见图4B，第一光致抗蚀剂层102形成于金属基底100的上表面100a上，且第二光致抗蚀剂层104形成于金属基底100的下表面100b上。
参见图4C，第一光致抗蚀剂图案102a形成于金属基底100的上表面100a上。与图3A至图3F的实施例相反，此时在金属基底100的下表面100b上不会形成第二光致抗蚀剂图案。
参见图4D，在使用第一光致抗蚀剂图案102a作为光掩模的情况下，第一金属层106形成于没有被第一光致抗蚀剂图案102a覆盖的金属基底100的上表面100a上。参见图4E，第一光致抗蚀剂图案102a被移除而在第一金属层106中形成至少一个缺口105，且从金属基底100的下表面100b移除第二光致抗蚀剂层104。
参见图4F，第三光致抗蚀剂层102'形成于金属基底100的上表面100a上且形成于第一金属层106上。第四光致抗蚀剂层104'形成于金属基底100的下表面100b上。参见图4G，第二光致抗蚀剂图案104'a形成于金属基底100的下表面100b上。
参见图4H，在使用第二光致抗蚀剂图案104'a作为光掩模的情况下，第二金属层108形成于没有被第二光致抗蚀剂图案104'a覆盖的下表面100b上。参见图4I，移除第三光致抗蚀剂层102'和第二光致抗蚀剂图案104'a而在第一和第二金属层106和108中形成通道105、107。图4I的结构包括包含多个导线架单元10A的导线架条20。在随后的过程中，将导线架条20与芯片以及其他电子装置组装起来。组装后，将沿分隔线A切割导线架条20以分隔导线架单元10A。
在前述实施例中，在导线架的两个相对表面上图案化和/或形成金属层的技术步骤可以依序进行。因此，此方法允许导线架的两个相对表面上所形成的金属层为不同的材料或厚度。举例来说，第一金属层106可为高反射银层，而第二金属层108可为镍和金薄片层（Ni/Au层）。因此，此方法为最终产品提供更高的设计弹性。
图5A至图5F描述根据本发明的实施例的制作LED半导体元件封装另一方法的步骤。参见图5A，导线架条20包含金属基底100、第一金属层106、第二金属层108以及金属层106、108中的通道105、107。图5A中仅显示一个导线架单元20A，如虚线A-A所示。导线架单元20A包含凹穴101。参见图5A'，在另一实施例中，第一金属层106可用作蚀刻光掩模以针对缺口105'进行半蚀刻，以使得缺口105'的深度增加。此步骤能够增强导线架与随后装满的封胶体之间的粘着力。
参见图5B，至少一个芯片200设置在第一金属层106上且设置在中央部分上（位于缺口105之内）。芯片200可经由例如粘着层202或使用其他技术固定到第一金属层106。举例来说，芯片200可为LED芯片（例如高功率LED芯片）。参见图5C，多个导线210形成于芯片200的接点204与第一金属层106之间以将芯片200以电性方式连接到第一金属层106。
参见图5D，荧光层206形成在芯片200之上。荧光层206可仅覆盖芯片200的上表面，或者也覆盖芯片200的侧面。随后，在凹穴101中形成封胶体220以覆盖芯片200和导线210。封胶体220可部分装满或完全装满凹穴101。封胶体220的材料可为任一透明的封胶体材料（例如硅胶树脂或环氧树脂）。当芯片200例如为高功率LED芯片时，较佳使用硅胶树脂的封模材料，以避免高温导致黄化问题。而若使用一般LED芯片，可使用环氧树脂材料的封模材料，具有较高硬度并提供较好的粘着力。
参见图5E，在使用第二金属层108作为蚀刻光掩模的情况下，从缺口107开始蚀刻金属基底100（从下面开始蚀刻）直到封胶体220暴露出来，以便形成开口S。开口S完全穿透金属基底100，而使得凹穴底101A具中央垫120，所述中央垫120与凹穴底101A的其余或周围部分122电性分离开来。虽然中央垫120和周围部分122电性相互分离，但它们经由封胶体220物理性相互连接。
参见图5F和图5G，执行单体化步骤沿分隔线A切割导线架条20从而形成多个单独封装结构50'。每一封装结构50'均包含单个导线架10B。封装结构50'与图1A和图1B的封装结构50类似，但封装结构50'在侧壁101B中仅包含单个芯片200和较少的阶梯。在后续的步骤中，半导体元件封装50'以物理方式和电性方式连接到电路板（未显示）。然而，参考图5F，在连接到电路板前，下部金属层108的下表面108A在导线架10B的所有区域中完全暴露出来，导线架10B的所有区域包含中央垫120、周围部分122、第一倾斜侧壁101B以及盘边部分101E。
图6A至图6F描述对于开口S有不同配置设计的几种LED封装结构。为清楚起见，省略封胶体。参见图6A和图6D，开口S可为线性沟槽。参见图6B和图6E，开口S可为L形沟槽。参见图6C和图6F，开口S可为位于凹穴底101A'内的方形环线沟槽。参见图6A至图6C，芯片200利用导线210电连接到导线架单元。参见图6D至图6F，芯片200可能经由包含焊料凸点的倒装技术电连接到导线架单元。
虽然已参考本发明的特定实施例描述和说明本发明，但这些描述和说明并不限制本发明。所属领域的技术人员应了解，可在不脱离由所附权利要求书界定的本发明的真实精神和范围的前提下作各种改变并替换等效物。这些说明可能并没有必要按比例绘制。由于制造技术和制造公差，本发明中的艺术表达方式与实际结构之间可能存在着差别。可能存在着本发明并未具体说明的其他实施例。说明书和附图被认为是说明性而不是限制性的。可作修改以使特定情况、材料、物质的组合物、方法或技术适合本发明的目的、精神和范围。所有所述修改均希望包含在本发明所附权利要求书的范围内。虽然已参考按特定顺序执行的特定操作描述本发明中揭示的方法，但应了解，这些操作可经组合、再分次或重新排序以形成不脱离本发明的教义的等效方法。因此，除非本发明中特别指示，这些操作的顺序和分组并不限制本发明。

Claims (10)

1.一种半导体元件封装，包含：
导线架，包括金属基材、第一金属层位于该金属基材的上表面与第二金属层位于该金属基材的下表面，其中该导线架界定出一凹穴，具有凹穴底面部分；
至少一发光二极管(LED)芯片，设置于且电性连接至该凹穴底面部分的该第一金属层上；以及
封胶体，设置于该第一金属层上，且包覆该LED芯片与至少部分该第一金属层，其中该第二金属层完全暴露出来。
2.如权利要求1所述的半导体元件封装，其中该凹穴底面部分具至少一贯穿开口，该贯穿开口将该凹穴底面部分分隔为两部分，该两部分彼此电性相隔离。
3.如权利要求2所述的半导体元件封装，其中该贯穿开口将该导线架的该凹穴底面部分分为被该贯穿开口所环绕的一中央部分与位于该贯穿开口外的一周围部分。
4.如权利要求1所述的半导体元件封装，还包括一阶梯状凹穴侧壁部分。
5.如权利要求1所述的半导体元件封装，其中该凹穴还具有第一凹穴侧壁部分、水平部分与第二凹穴侧壁部分，而该第一凹穴侧壁部分从该凹穴底面部分以一第一角度向上延伸，该水平部分从该凹穴侧壁部分延伸出去，该第二凹穴侧壁部分从该水平部分以一第二角度向上延伸出去。
6.如权利要求5所述的半导体元件封装，其中该第一角度在140°-170°范围内。
7.如权利要求5所述的半导体元件封装，其中该第二角度在140°-170°范围内。
8.如权利要求5所述的半导体元件封装，还包括一盘边部分，从该第二凹穴侧壁部分延伸出去。
9.一种制作用于半导体元件封装的导线架的方法，该方法包括：
冲压一平坦金属基底以产生多个凹陷次结构，每一次结构界定有一凹穴，而从其周边延伸有一盘边；
在该金属基底的上表面上形成一第一光致抗蚀剂层，以及在该金属基底的下表面上形成一第二光致抗蚀剂层；
在该第一光致抗蚀剂层中形成一第一光致抗蚀剂图案，以及在该第二光致抗蚀剂层中形成一第二光致抗蚀剂图案；
使用该第一和第二光致抗蚀剂图案作为光掩模，在该金属基底的该上表面上没有被该第一光致抗蚀剂图案覆盖的区域形成一第一金属层，以及在该金属基底的该下表面上没有被该第二光致抗蚀剂图案覆盖的区域形成一第二金属层；以及
移除该第一和第二光致抗蚀剂图案以在该第一和第二金属层中形成通道。
10.如权利要求9所述的制作用于半导体元件封装的导线架的方法，其中该第一金属层中的该些通道在位置上对应于该第二金属层中的该些通道。
CN2012101645211A 2011-12-23 2012-05-24 发光二极管封装及其导线架的制作方法 Pending CN102693972A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/336,770 US20130161670A1 (en) 2011-12-23 2011-12-23 Light emitting diode packages and methods of making
US13/336,770 2011-12-23

Publications (1)

Publication Number Publication Date
CN102693972A true CN102693972A (zh) 2012-09-26

Family

ID=46859327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101645211A Pending CN102693972A (zh) 2011-12-23 2012-05-24 发光二极管封装及其导线架的制作方法

Country Status (3)

Country Link
US (1) US20130161670A1 (zh)
CN (1) CN102693972A (zh)
TW (1) TW201327948A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101197092B1 (ko) * 2011-11-24 2012-11-07 삼성전자주식회사 발광소자 패키지 및 상기 발광소자 패키지의 제조 방법
CN103531670B (zh) * 2012-07-06 2016-09-07 哈尔滨化兴软控科技有限公司 发光二极管制造方法
TWM450828U (zh) * 2012-12-14 2013-04-11 Litup Technology Co Ltd 熱電分離的發光二極體模組和相關的散熱載板
TW201442290A (zh) * 2013-04-24 2014-11-01 Hon Hai Prec Ind Co Ltd 發光二極體模組
WO2015027180A1 (en) * 2013-08-23 2015-02-26 Molex Incorporated Led module
US9548434B2 (en) * 2014-10-06 2017-01-17 Viagan Ltd. Wafer level packaging of electronic device
US9711700B2 (en) * 2014-12-26 2017-07-18 Nichia Corporation Light emitting device and method for producing the same
EP3266049B1 (en) * 2015-03-06 2020-06-17 Lumileds Holding B.V. Led-based lighting device with asymmetrically distributed led chips
JP6610927B2 (ja) * 2015-07-31 2019-11-27 大口マテリアル株式会社 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
CN108305926B (zh) * 2018-02-08 2020-02-07 开发晶照明（厦门）有限公司 Led支架、led模组、以及led支架的制造方法
US10763639B2 (en) * 2018-02-12 2020-09-01 Lumentum Operations Llc Emitter-on-sub-mount device
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
CN115004865A (zh) * 2020-01-24 2022-09-02 欧司朗股份有限公司 Led芯片***件、照明装置、发光模块以及用于制造照明装置的方法
JP7495610B2 (ja) * 2020-07-06 2024-06-05 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050370A1 (en) * 2000-06-09 2001-12-13 Noriaki Sakamoto Light irradiating device, manufacturing method thereof, and lighting apparatus using the light irradiating device
CN1381906A (zh) * 2001-04-09 2002-11-27 株式会社东芝 发光装置
CN2717026Y (zh) * 2004-06-11 2005-08-10 佛山市国星光电科技有限公司 多芯片封装结构发光二极管
US20100133560A1 (en) * 2008-11-25 2010-06-03 Wan Ho Kim Light emitting device package
US20110303941A1 (en) * 2010-08-09 2011-12-15 Lg Innotek Co., Ltd. Light emitting device and lighting system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506236B (en) * 2000-06-09 2002-10-11 Sanyo Electric Co Method for manufacturing an illumination device
US8030674B2 (en) * 2008-04-28 2011-10-04 Lextar Electronics Corp. Light-emitting diode package with roughened surface portions of the lead-frame

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050370A1 (en) * 2000-06-09 2001-12-13 Noriaki Sakamoto Light irradiating device, manufacturing method thereof, and lighting apparatus using the light irradiating device
CN1381906A (zh) * 2001-04-09 2002-11-27 株式会社东芝 发光装置
CN2717026Y (zh) * 2004-06-11 2005-08-10 佛山市国星光电科技有限公司 多芯片封装结构发光二极管
US20100133560A1 (en) * 2008-11-25 2010-06-03 Wan Ho Kim Light emitting device package
US20110303941A1 (en) * 2010-08-09 2011-12-15 Lg Innotek Co., Ltd. Light emitting device and lighting system

Also Published As

Publication number Publication date
TW201327948A (zh) 2013-07-01
US20130161670A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
CN102693972A (zh) 发光二极管封装及其导线架的制作方法
CN100502064C (zh) 用于发光器件的封装
CN101714597B (zh) 用于制造发光二极管封装的方法
EP2139051B1 (en) Power surface mount light emitting die package
US9512968B2 (en) LED module
US7700386B2 (en) Packaging method of LED of high heat-conducting efficiency and structure thereof
JP5038147B2 (ja) 発光体、及び前記発光体を製造する方法
US8399267B2 (en) Methods for packaging light emitting devices and related microelectronic devices
CN102044617B (zh) 发光二极管器件及其制造方法和发光装置
US20100237376A1 (en) Light emitting device package and manufacturing method thereof
KR101255121B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
CN102983256A (zh) 发光二极管封装
KR20120094280A (ko) 발광소자 패키지 및 그 제조방법
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
EP2472616B1 (en) Light-emitting device package and method of manufacturing the same
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
EP1714327A1 (en) Arrangement with a light emitting device on a substrate
CN104916758A (zh) 形成发光二极管封装的方法
WO2013104708A1 (en) Light-emitting module, light source assembly, and methods for manufacturing
KR20130015482A (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR101241447B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR101130688B1 (ko) 방열구조 ｌｅｄ 패키지 및 그 제조방법
KR100979971B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR20110122496A (ko) 광 패키지 및 그 제조 방법
KR20110122495A (ko) 광 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120926