CN102693955B - 封装载板及其制造方法 - Google Patents

Abstract

本发明提供一种封装载板及其制造方法，封装载板包括核心板，其具有相对的第一表面和第二表面。第一线路增层结构，设置于第一表面上，第一线路增层结构包括绝缘层和第一图案化线路层。第二线路增层结构，设于第二表面上，第二线路增层结构包括绝缘层和第二图案化线路层。多个第三线路增层结构，设置于第一线路增层结构上，每一个第三线路增层结构包括绝缘层和第三图案化线路层，第三图案化线路层的最小间距小于第二图案化线路层的最小间距，且第一线路增层结构、第二线路增层结构和每一个第三线路增层结构的绝缘层为相同材质。本发明提供的封装载板及其制造方法，可节省工艺成本，并减少封装植球的良率损失，且可降低封装后成品厚度。

Description

封装载板及其制造方法

技术领域

本发明涉及一种封装载板及其制造方法，尤其涉及一种具有非对称增层结构的封装载板及其制造方法。

背景技术

在集成电路(IC)封装技术中，倒装芯片(flip chip，FC)载板具有提供电子产品芯片与印刷电路板(PCB)间的电性连接、实体支撑和散热等功能。公知倒装芯片载板工艺是将基板经机械钻孔、灌孔、图像转移及绝缘增层工艺，重复双面增层步骤数次后以抗焊绿漆涂布，再经由锡膏印刷、回焊及切割工艺，最终形成具有对称增层结构的公知倒装芯片(flip chip，FC)载板。

由于电子产品的球栅阵列间距(BGA pitch)要求日渐精密，所以倒装芯片载板的布线设计也朝向细线宽和细间距(fine pitch)发展。然而，现今的印刷电路板(PCB)的表面贴装技术(SMT)工艺能力却无法匹配倒装芯片载板的布线设计要求。故现发展转接载板(interposer)，借由重新布线设计将倒装芯片载板的较精密间距通过转接载板(interposer)转换成标准印刷电路板(PCB)球距，以利后续表面贴装工艺。但是，转接载板(interposer)的使用会产生工艺成本上升、封装良率下降、封装成品厚度增加等问题。

在此技术领域中，有需要一种封装载板，以改善上述缺点。

发明内容

为了克服现有技术存在的缺点，有鉴于此，本发明一实施例提供一种封装载板，包括一核心板，其具有一第一表面和相对上述第一表面的一第二表面。一第一线路增层结构，设置于上述第一表面上，其中上述第一线路增层结构包括一绝缘层和一第一图案化线路层。一第二线路增层结构，设于上述第二表面上，上述第二线路增层结构包括一绝缘层和一第二图案化线路层。多个第三线路增层结构，设置于上述第一线路增层结构上，其中每一个第三线路增层结构包括一绝缘层和一第三图案化线路层，其中每一个上述些第三线路增层结构的上述第三图案化线路层的最小间距小于上述第二图案化线路层的最小间距，且其中上述第一线路增层结构、上述第二线路增层结构和每一个上述些第三线路增层结构的上述绝缘层为相同材质。

本发明另一实施例提供一种封装载板的制造方法，包括提供一核心板，其具有一第一表面和相对上述第一表面的一第二表面。分别于上述第一表面和上述第二表面上形成一第一线路增层结构和一第二线路增层结构，其中上述第二线路增层结构包括一绝缘层和全面性覆盖上述绝缘层的一第二线路层。仅于上述第一线路增层结构上形成多个第三线路增层结构。图案化上述第二线路增层结构的上述第二线路层。

本发明提供的封装载板及其制造方法中，封装载板整合集成电路载板和转接板，以使同一封装载板不同侧分别符合集成电路芯片细间距(finepitch)和印刷电路板的球距(ball pitch)需求，使其可与集成电路芯片和印刷电路板直接接合，可节省工艺成本，并减少封装植球的良率损失，且可降低封装后成品厚度。

附图说明

图1～图5为本发明一实施例的封装载板的工艺剖面图。

图6为本发明一实施例的封装载板与集成电路芯片结合构成的封装结构示意图。

【主要附图标记说明】

200～核心板；

203～灌孔树脂；

212～第一表面；

214～第二表面；

220a、220b～内层线路层；

230～导通孔；

240a～第一线路增层结构；

240b～第二线路增层结构；

242a、242b、252、262、272～绝缘层；

244a、244c、254、264、274～图案化线路层；

244b～线路层；

246a、246b、256、266、276～导电盲孔；

250、260、270～第三线路增层结构；

284a、284b～抗焊绝缘层；

286a、286b～开口；

288a、288b～金属保护层；

290、302～预焊金属凸块；

292～底胶；

300～集成电路芯片；

500～封装载板

P1、P2～最小间距

T1、T2～厚度。

具体实施方式

以下以各实施例详细说明并伴随着附图说明的范例，作为本发明的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的附图标记。且在附图中，实施例的形状或厚度可扩大，并以简化或方便标示。再者，附图中各元件的部分将以分别描述说明，值得注意的是，图中未示出或描述的元件，为所属技术领域中具有普通知识的技术人员所知的形式，另外，特定的实施例仅为公开本发明使用的特定方式，其并非用以限定本发明。

图1～图5为本发明一实施例的封装载板500的工艺剖面图。本发明实施例的封装载板为具有非对称增层结构的封装载板，其中封装载板整合集成电路载板和转接板，以使同一封装载板不同侧分别符合集成电路芯片细间距(fine pitch)和印刷电路板的球距(ball pitch)需求，使其可与集成电路芯片和印刷电路板直接接合，可节省工艺成本，并减少封装植球的良率损失，且可降低封装后成品厚度。此外，上述封装载板符合印刷电路板球距的一侧的线路层在进行符合集成电路芯片细间距的一侧的单面增层工艺时为全面性覆盖核心板而并未被图案化，以避免进行单面增层工艺时因应力不均造成板面弯曲的问题。

请参考图1，提供一核心板200，其具有一第一表面212和相对的一第二表面214。接着，可利用机械钻孔或激光钻孔等物理工艺，分别从核心板200的第一表面212或第二表面214移除部分核心板200材料，以于核心板200中形成贯穿核心板200的导通孔230。

接着，可利用涂布(coating)、化学气相沉积(CVD)、例如溅镀(sputtering)的物理气相沉积(PVD)等方式，顺应性于核心板200上形成一籽晶层(seed layer)(图未显示)，并覆盖第一表面212、第二表面214以及导通孔230的内侧壁。在本发明一实施例中，籽晶层为一薄层，其材质可包括镍、金、锡、铅、铜、铝、银、铬、钨、硅或其组合或上述的合金。上述籽晶层便于借以利用电镀方式形成的金属层在其上成核与成长。然后，可利用电镀方式，顺应性于籽晶层上形成一电镀金属层，并覆盖第一表面212、第二表面214以及导通孔230的内侧壁。在本发明一实施例中，第一电镀金属层的材质可相同于上述籽晶层。之后，形成填满导通孔230的灌孔树脂203。

接着，可利用图像转移工艺，即经由覆盖光致抗蚀剂、显影(developing)、蚀刻(etching)和去膜(striping)的步骤，移除部分第一电镀金属层及部分籽晶层，以于核心板200的第一表面212和第二表面214上形成图案化电镀金属层220a和220b，又可视为内层线路层220a和220b。

接着，进行增层工艺，分别于核心板200的第一表面212和第二表面214上形成一第一线路增层结构240a和一第二线路增层结构240b。在本发明一实施例中，核心板200的第一表面212和第二表面214上对称地设置相同数量的线路增层结构。第一线路增层结构240a可包括覆盖内层线路层220a的一绝缘层242a，形成于绝缘层242a上的图案化线路层244a和穿过于绝缘层242a且用以电性连接不同层的图案化线路层244a和内层线路层220a的导电盲孔246a。而第二线路增层结构240b也可包括覆盖内层线路层220b的一绝缘层242b和穿过于绝缘层242b且用以电性连接不同层的图案化线路层244b和内层线路层220b的导电盲孔246b。值得注意的是，在此步骤中，形成于绝缘层242b上的线路层244b全面性覆盖绝缘层242b而并未被图案化。

在本发明一实施例中，第一线路增层结构240a和一第二线路增层结构240b的形成方式可包括利用压合工艺，分别于核心板200的第一表面212和第二表面214上贴附具有相同材质的绝缘层242a和绝缘层242b。之后，可利用激光钻孔(laser drilling)工艺，分别于绝缘层242a和绝缘层242b中形成多个盲孔，以预留后续形成导电盲孔246a和246b的位置。接着，利用图像转移工艺，即经由覆盖光致抗蚀剂、曝光和显影(developing)的步骤，于绝缘层242a的表面上形成图案化光致抗蚀剂层(图未示出)，但在此步骤中在绝缘层242b的表面上并没有形成图案化光致抗蚀剂层，再利用电镀(籽晶层的形成为电镀的公知技术，故图未示出)、化学沉积或无电解电镀等方式，分别于未被图案化光致抗蚀剂层覆盖的绝缘层242a和绝缘层242b上同时形成导电盲孔246a和246b、图案化线路层244a和全面性覆盖绝缘层242b表面的线路层244b。在本发明一实施例中，导电盲孔246a和246b、图案化线路层244a和线路层244b的材质可包括镍、金、锡、铅、铜、铝、银、铬、钨、硅或其组合或上述的合金。

在本发明一实施例中，绝缘层242a和绝缘层242b为相同的材质，例如为环氧树脂(epoxy resin)、双马来亚酰胺-三氮杂苯树脂(bismaleimidetriacine，BT)、聚酰亚胺(polyimide)、ABF膜(ajinomoto build-up film)、聚苯醚(poly phenylene oxide，PPE)或聚四氟乙烯(polytetrafluorethylene，PTFE)。

然后，请参考图2，进行单面增层工艺，仅于第一线路增层结构240a结构上形成多个第三线路增层结构，例如第三线路增层结构250、260和270，并使位于最外层(距核心板200的距离最远)的第三线路增层结构270的图案化线路层的最小间距P1等于一集成电路芯片的焊盘最小间距。在本发明一实施例中，第三线路增层结构的设置数量并无限制，且依据客户设计而定。在本发明一实施例中，第三线路增层结构250、260和270的形成方式类似于第一线路增层结构240a和第二线路增层结构240b的形成方式，而在进行形成第三线路增层结构250、260和270的单面增层工艺时，可使用例如聚合干膜光致抗蚀剂的掩模层282全面性覆盖第二线路增层结构240b的线路层244b。举例来说，第三线路增层结构250的形成方式可包括利用压合工艺，于核心板200的第一线路增层结构240a上贴附绝缘层252。之后，可利用激光钻孔(laser drilling)工艺，分别于绝缘层252中形成多个盲孔，以预留后续形成导电盲孔256的位置。接着，利用图像转移工艺，即经由覆盖光致抗蚀剂、曝光和显影(developing)的步骤，于绝缘层252的表面上形成图案化光致抗蚀剂层(图未显示)，再利用电镀(籽晶层的形成为电镀的公知技术，故图未显示)、化学沉积或无电解电镀等方式，于未被图案化光致抗蚀剂层覆盖的绝缘层252上形成导电盲孔256和图案化线路层254。之后，再重复上述工艺，于第三线路增层结构250上依序形成第三线路增层结构260和270，其中第三线路增层结构260包括覆盖第三线路增层结构250的一绝缘层262和穿过于绝缘层262且用以电性连接不同层的图案化线路层264和图案化线路层254的导电盲孔266，而其中第三线路增层结构270包括覆盖第三线路增层结构260的一绝缘层272和穿过于绝缘层272且用以电性连接不同层的图案化线路层274和图案化线路层264的导电盲孔276。在本发明一实施例中，线路层244b的厚度T2可等于图案化线路层254、264和274的厚度T1。或者，在本发明另一实施例中，线路层244b的厚度T2可大于图案化线路层254、264和274的厚度T1，以使第二线路增层结构240b具有更高的机械强度。值得注意的是，由于线路层244b全面性覆盖绝缘层242b而并未被图案化，所以不论线路层244b的厚度T2等于或大于图案化线路层254、264和274的厚度T1，皆可避免后续在进行单面增层工艺形成第三线路增层结构250、260和270时，因应力不均造成板面弯曲的问题。在本发明一实施例中，第三线路增层结构250、260和270的导电盲孔256、266和276、图案化线路层254、264和274的材质可包括镍、金、锡、铅、铜、铝、银、铬、钨、硅或其组合或上述的合金，而第三线路增层结构250、260和270的绝缘层252、262和272可与绝缘层242a和绝缘层242b具有相同的材质。

值得注意的是，可设计使由内至外的第三线路增层结构250、260和270中的图案化线路层的最小间距和最小线宽逐渐缩小，以使位于最外层(距核心板200的第一表面212的距离最远)的第三线路增层结构270的图案化线路层274的最小间距P1等于一集成电路芯片的焊盘最小间距。另外，值得注意的是，在本发明一实施例中，由于第一线路增层结构240a和第三线路增层结构250～270的导电盲孔和线路层并非借由导通孔230作为电镀导通路径而形成，所以第一线路增层结构240a和第三线路增层结构250～270中至少有一个导电盲孔，例如位于中间位置的导电盲孔246a、256、266和276，不会与导通孔230电性连接。

之后，请参考图3，在形成符合集成电路芯片细间距的一侧的单面增层工艺(包括第一线路增层结构240a和第三线路增层结构250、260和270)之后，再形成符合印刷电路板球距的第二图案化线路层244c。如图3所示，于第三线路增层结构250、260和270上，全面性形成例如聚合干膜光致抗蚀剂或光致抗蚀剂的掩模层280。接着，进行曝光和显影(developing)步骤，图案化如图2所示的掩模层282，以形成覆盖部分如图2所示的线路层244b的掩模图案282a。然后，进行一蚀刻工艺，移除未被掩模图案282a覆盖的线路层244b。最后，可进行去膜(striping)步骤，去除掩模层280和掩模图案282a，以形成图4所示的图案化线路层244c。值得注意的是，核心板200的第二表面214上方的图案化线路层244c的最小间距P2符合印刷电路板球距，且小于第三线路增层结构270的图案化线路层274的最小间距P1。另外，值得注意的是，在本发明一实施例中，由于第二线路增层结构240b的导电盲孔和线路层并非借由导通孔230做为电镀导通路径而形成，所以第二线路增层结构240b中至少有一个导电盲孔，例如位于中间位置的导电盲孔246b，不会与导通孔230电性连接。

然后，请参考图5，可利用涂布、印刷、贴覆、压合等方式，分别于第三线路增层结构270和第二线路增层结构240b上形成抗焊绝缘层284a和284b，且可利用激光钻孔(laser drilling)、等离子体蚀刻或图像转移等开环工艺，分别于抗焊绝缘层284a和284b中选择性形成多个开口286a和286b，并暴露出部分图案化线路层274和244c。在本发明一实施例中，抗焊绝缘层284a和284b可包括例如绿漆的防焊材料，或可为包括聚酰亚胺(polyimide)、ABF膜(ajinomoto build-up film)或聚丙烯(polypropylene，PP)的绝缘材料，其可保护其下的导电盲孔246b、276和图案化线路层244c、274不被氧化或彼此短路。另外，穿过抗焊绝缘层284a和284b的开口286a和286b可提供后续预焊金属凸块的形成位置。接着，可利用化学沉积及电化学方式，分别于从开口286a和286b底面暴露出来的图案化线路层274和244c上形成金属保护层288a和288b。在本发明一实施例中，金属保护层288a和288b的材质可包括镍、金、锡、铅、铝、银、铬、钨、钯或其组合或上述的合金，其可增加后续形成的预焊金属凸块与图案化线路层274和244c的结合力。然后，可选择性利用化学沉积、钢板印刷、微植球工艺或电镀金属等方式，于符合集成电路芯片细间距的一侧的金属保护层288a上形成预焊金属凸块290，以提供集成电路芯片接合之用。在本发明一实施例中，预焊金属凸块290的材质可包括镍、金、锡、铅、铜、铝、银、铬、钨、硅或其组合或上述的合金。经过上述工艺之后，形成本发明一实施例的封装载板500。

图6为本发明一实施例的封装载板500与集成电路芯片300结合构成的封装结构的示意图。如图6所示，可利用打线、导线架贴合或倒装芯片焊接等方式，将一集成电路芯片300接合至封装载板500的符合集成电路芯片细间距的一侧的预焊金属凸块290。在本发明一实施例中，集成电路芯片300和抗焊绝缘层284a之间可设置有一底胶292。接着，可选择性于封装载板500的符合印刷电路板球距的一侧的抗焊绝缘层284b上架设具有开环的印刷模版，其中上述开环的位置大致对准开口286b的位置。之后，将锡膏刮入或挤入印刷模版的开环中，使位于印刷模版开环内的金属保护层288b表面和开口286b均被锡膏覆盖。再利用回焊方式，使金属保护层288b表面上和开口286b中的锡膏熔融为一球体，以于开口286b中形成例如锡球(solder ball)或焊盘(solder paste)的预焊金属凸块302。在本发明一实施例中，预焊金属凸块302和预焊金属凸块290可具有相同的材质。经过上述工艺之后，形成本发明一实施例的封装载板500与集成电路芯片300结合构成的封装结构。最后可再将上述封装结构经由电性测试确保良品，以提供作为直接与印刷电路板结合的封装结构。

本发明实施例提供一种封装载板及其制造方法。本发明实施例的封装载板为具有不对称增层结构的封装载板，其利用单面增层技术，将公知技术的集成电路芯片载板线路布线于转接载板(interposer)上，以达到封装载板的一侧适合结合集成电路芯片细间距(fine pitch)需求，而封装载板的另一侧提供适合结合印刷电路板(PCB)的球距(ball pitch)需求。由于本发明实施例的封装载板将集成电路芯片(IC)载板及转接载板(interposer)设计成一整合型载板，所以可节省封装植球及良率损失成本。另外，本发明实施例的封装载板，其表面可设计具有预焊金属凸块或打线金手指。因此，其与集成电路芯片封装后，可利用表面贴装技术(SMT)直接接合于印刷电路板上，可节省叠成封装(POP)工艺及相关材料，并可减少封装后成品厚度。再者，本发明实施例的封装载板在进行单面增层工艺之前，由于用于结合印刷电路板(PCB)的载板侧的线路层全面性形成而并未被图案化，所以可避免在进行单面增层工艺时，因应力不均造成板面弯曲的问题。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何具有普通知识的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以所附的权利要求所界定的范围为准。

Claims (18)

1.一种封装载板，包括：

一核心板，其具有一第一表面和相对该第一表面的一第二表面；

一第一线路增层结构，设置于该第一表面上，其中该第一线路增层结构包括一绝缘层和一第一图案化线路层；

一第二线路增层结构，设于该第二表面上，该第二线路增层结构包括一绝缘层和一第二图案化线路层；以及

多个第三线路增层结构，设置于该第一线路增层结构上，其中每一个所述多个第三线路增层结构包括一绝缘层和一第三图案化线路层，其中每一个所述多个第三线路增层结构的该第三图案化线路层的最小间距小于该第二图案化线路层的最小间距，

且其中该第一线路增层结构、该第二线路增层结构和每一个所述多个第三线路增层结构的该绝缘层为相同材质。

2.如权利要求1所述的封装载板，其中该第一线路增层结构、该第二线路增层结构和每一个所述多个第三线路增层结构还包括一导电盲孔，穿过该第一线路增层结构、该第二线路增层结构和每一个所述多个第三线路增层结构的该绝缘层。

3.如权利要求1所述的封装载板，其中该第二图案化线路层的厚度大于每一个所述多个第三线路增层结构的该第三图案化线路层的厚度。

4.如权利要求2所述的封装载板，还包括一导通孔，穿过该核心板，且至少一个该第一线路增层结构、该第二线路增层结构或所述多个第三线路增层结构的所述多个导电盲孔不与该导通孔电性连接。

5.如权利要求2所述的封装载板，还包括多个预焊金属凸块，分别设置于最外层的该第三线路增层结构的该第三图案化线路层和该第二线路增层结构的该第二图案化线路层上。

6.如权利要求1所述的封装载板，其中位于最外层的该第三线路增层结构的该第三图案化线路层的最小间距等于一集成电路芯片的焊盘最小间距。

7.如权利要求1所述的封装载板，其中位于该第二线路增层结构的该第二图案化线路层的最小间距等于一印刷电路板的焊盘最小间距。

8.一种封装载板的制造方法，包括下列步骤：

提供一核心板，其具有一第一表面和相对该第一表面的一第二表面；

分别于该第一表面和该第二表面上形成一第一线路增层结构和一第二线路增层结构，其中该第二线路增层结构包括一绝缘层和全面性覆盖该绝缘层的一第二线路层；

仅于该第一线路增层结构上形成多个第三线路增层结构；以及

图案化该第二线路增层结构的该第二线路层。

9.如权利要求8所述的封装载板的制造方法，其中形成所述多个第三线路增层结构之前还包括于该第二线路增层结构上全面性形成一第一掩模层。

10.如权利要求9所述的封装载板的制造方法，其中形成多个第三线路增层结构之后还包括于所述多个第三线路增层结构上全面性形成一第二掩模层，其中图案化该第二线路增层结构的该第二线路层包括：

图案化该第一掩模层，以形成覆盖部分该第二线路层的一第一掩模图案；

进行一蚀刻工艺，移除未被该第一掩模图案覆盖的该第二线路层，以形成一第二图案化线路层；以及

去除该第一掩模图案和该第二掩模层。

11.如权利要求10所述的封装载板的制造方法，其中该第一线路增层结构包括覆盖一绝缘层的一第一图案化线路层和穿过一绝缘层的一导电盲孔，且其中每一个所述多个第三线路增层结构包括覆盖一绝缘层的一第三图案化线路层和穿过该绝缘层的一导电盲孔。

12.如权利要求11所述的封装载板的制造方法，还包括：

分别于最外层的该第三线路增层结构上和该第二线路增层结构上形成具有多个开口的一第一抗焊绝缘层和一第二抗焊绝缘层，以分别暴露出最外层的该第三线路增层结构的该第三图案化线路层以及该第二线路增层结构的该第二图案化线路层；

于从所述多个开口暴露出最外层的该第三线路增层结构的该第三图案化线路层以及该第二线路增层结构的该第二图案化线路层上形成多个金属保护层；以及

分别于所述多个金属保护层上形成预焊金属凸块。

13.如权利要求11所述的封装载板的制造方法，其中每一个所述多个第三线路增层结构的该第三图案化线路层的最小间距小于该第二图案化线路层的最小间距。

14.如权利要求11所述的封装载板的制造方法，其中该第二线路层的厚度大于每一个所述多个第三线路增层结构的该第三图案化线路层的厚度。

15.如权利要求11所述的封装载板的制造方法，其中该第一线路增层结构的该绝缘层、该第二线路增层结构的该绝缘层和每一个所述多个第三线路增层结构的该绝缘层为相同材质。

16.如权利要求11所述的封装载板的制造方法，还包括一导通孔，穿过该核心板，且至少一个该第一线路增层结构、该第二线路增层结构或所述多个第三线路增层结构的所述多个导电盲孔不与该导通孔电性连接。

17.如权利要求11所述的封装载板的制造方法，其中位于最外层的该第三线路增层结构的该第三图案化线路层的最小间距等于一集成电路芯片的焊盘最小间距。

18.如权利要求10所述的封装载板的制造方法，其中位于该第二线路增层结构的该第二图案化线路层的最小间距等于一印刷电路板的焊盘最小间距。