CN102684675B - 电平移位器 - Google Patents
电平移位器 Download PDFInfo
- Publication number
- CN102684675B CN102684675B CN201210039138.3A CN201210039138A CN102684675B CN 102684675 B CN102684675 B CN 102684675B CN 201210039138 A CN201210039138 A CN 201210039138A CN 102684675 B CN102684675 B CN 102684675B
- Authority
- CN
- China
- Prior art keywords
- transistor
- outfan
- input
- external power
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009466 transformation Effects 0.000 claims abstract description 18
- 238000010586 diagram Methods 0.000 description 6
- 230000005283 ground state Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356086—Bistable circuits with additional means for controlling the main nodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开电平移位器。本发明的电平移位器,包含:连接于外部电源和接地端的信号变换部;连接于信号变换部而输出从外部电源施加的偏压的第一输出端和第二输出端;根据输入信号来转换信号变换部的连接状态,以调节第一输出端和第二输出端各自的输出电压值的转换部,转换部包含:在用于施加输入信号的输入端与外部电源之间串联连接的互不相同类型的第一晶体管和第二晶体管;被布置在用于施加输入信号的输入端和第一输出端之间的第三晶体管,第一晶体管和第二晶体管的栅极共同连接于第二输出端,第三晶体管的栅极连接于串联连接的第一晶体管和第二晶体管之间的连接节点上。
Description
技术领域
本发明涉及一种电平移位器,尤其涉及具有单电源的电平移位器。
背景技术
在将对多种半导体电路进行了组合的电路***体现为一个芯片形态的***级芯片(SystemOnChip:SOC)中,将***级芯片设计成在要求高性能的模块使用高电压,在要求低性能的模块为了节能而使用低电压。然而,因为在各模块之间使用相互不同的电压,因此在模块之间的接口区间,因电压差而可能导致泄漏电流增加或功能上出现问题。
为了解决这种问题,作为用于变更模块之间的电压电平的接口电路而使用了将从外部供给的电压变换为更高电平的高电压或低电平的低电压的电平移位器(LevelShiffter)。
图1为用于说明根据现有技术的电平移位器的电路图。
参照图1,现有的电平移位器接收具有相对低的电平vdd的输入信号in,输出以相对高的电平vdda进行了电平移位的输出信号out。更具体地,当输入信号in为高电平vdd时,晶体管MN1、MP2被分别导通,输出具有高电平vdda的信号,当输入信号in为低电平vss时,晶体管MN2、MP1被分别导通,输出具有低电平vss的信号。
但是,这种晶体管需要在用于反转输入信号的变换器中施加专门的电源,因此随着电源引脚的增加导致引脚个数的增加。随之,存在电平移位器的制造成本上升且设计上的复杂度增加的问题。
发明内容
因此,本发明的目的在于提供一种在实现具有单电源的电平移位器的同时不使用专门的存储元件而仅通过转换动作来输出根据输入信号的外部电源的电平移位器。
为了实现上述目的,本发明所提供的电平移位器包含:连接于外部电源和接地端的信号变换部;连接于所述信号变换部而输出从所述外部电源施加的偏压的第一输出端和第二输出端;根据输入信号来转换所述信号变换部的连接状态,以调节所述第一输出端和所述第二输出端各自的输出电压值的转换部,所述转换部包含在用于施加输入信号的输入端与所述外部电源之间串联连接的互不相同类型的第一晶体管和第二晶体管、被布置在用于施加所述输入信号的输入端和所述第一输出端之间的第三晶体管,所述第一晶体管和所述第二晶体管的栅极共同连接于所述第二输出端,所述第三晶体管的栅极连接于串联连接的所述第一晶体管和所述第二晶体管之间的连接节点上。
此时,所述第一晶体管在所述输入端上施加具有高电平的输入信号时可被导通,所述第二晶体管在所述输入端上施加具有低电平的输入信号时可被导通。
并且,所述第一晶体管最好是PMOS晶体管,所述第二晶体管和第三晶体管最好是NMOS晶体管。
并且,所述信号变换部可包含成对布置并共同连接于所述外部电源的第四晶体管和第五晶体管、连接于所述第四晶体管和接地端之间的第六晶体管、连接于所述第五晶体管和所述接地端之间的第七晶体管,所述第三晶体管可布置在所述第四晶体管和所述第六晶体管之间的连接节点与所述输入端之间,所述第一晶体管和所述第二晶体管的栅极可共同连接于所述第六晶体管的栅极,所述第七晶体管的栅极可连接于所述输入端,所述第四晶体管和所述第六晶体管之间的连接节点可连接于第一输出端,所述第五晶体管和所述第七晶体管之间的连接节点可连接于第二输出端。
此时,所述第四晶体管和第五晶体管最好是PMOS晶体管,所述第六晶体管和第七晶体管最好是NMOS晶体管。
并且,所述第一输出端和第二输出端可分别包含变换器,用于对从所述外部电源施加的偏压进行反转而输出。
并且,本发明的另一实施例所提供的电平移位器包含:在用于施加输入信号的输入端和外部电源之间串联连接的相互不同类型的第一晶体管和第二晶体管;在所述第一晶体管和所述第二晶体管之间的连接节点上连接栅极的第三晶体管;成对布置并共同连接于所述外部电源的第四晶体管和第五晶体管;连接于所述第四晶体管和接地端之间的第六晶体管;连接于所述第五晶体管和所述接地端之间的第七晶体管,所述第三晶体管布置在所述第四晶体管和所述第六晶体管之间的连接节点与所述输入端之间,所述第一晶体管和所述第二晶体管的栅极共同连接于所述第六晶体管的栅极,所述第七晶体管的栅极连接于所述输入端,所述第四晶体管和所述第六晶体管之间的连接节点连接于第一输出端,所述第五晶体管和所述第七晶体管之间的连接节点连接于第二输出端。
此时,所述第一晶体管、所述第四晶体管和所述第五晶体管最好是PMOS晶体管,所述第二晶体管、所述第三晶体管、所述第六晶体管和所述第七晶体管最好是NMOS晶体管。
此时,所述第一输出端和第二输出端可分别包含变换器,用于对从所述外部电源施加的偏压进行反转而输出。
如上所述,本发明的多个实施例所提供的电平移位器,通过在将输入信号的电平变换为高电压电平或低电压电平的过程中使用单电源,从而因电力引脚的减少而可以节省制造成本。
此外,不使用专门的存储元件,能够仅通过转换动作而根据输入信号输出外部电源或接地电压,从而可以防止因使用存储元件而发生的泄漏电流导致的电平移位器的误动作,由此不受输入信号的频率限制而可以广泛地使用。
附图说明
图1为根据现有技术的电平移位器的电路图。
图2为用于说明本发明的一个实施例所提供的电平移位器1000的组成的框图。
图3为本发明的一个实施例所提供的电平移位器1000的电路图。
图4为用于说明本发明的一个实施例所提供的电平移位器1000的动作的波形图。
具体实施方式
以下,参照附图更详细地说明本发明。
图2为用于说明本发明的一个实施例所提供的电平移位器的组成的框图。
参照图2,本实施例的电平移位器1000包含转换部100、信号变换部200、第一输出端300和第二输出端350。
转换部100连接于输入端IN而接收输入信号,并根据输入信号来转换信号变换部200的连接状态,由此调节第一输出端300和第二输出端350的输出电压值。
信号变换部200连接于外部电源VDDH和接地端AGND,根据转换部100的转换动作,将外部电源和接地电压传递到第一输出端300和第二输出端350。这里,外部电源的大小可大于或小于输入信号的电压大小。
第一输出端300和第二输出端350连接于信号变换部,输出从外部电源施加的偏压。具体来讲,第一输出端300和第二输出端350可分别输出外部电源和接地电压。如上所述,本实施例所提供的电平移位器1000通过在将输入信号电平转换为高电压电平或低电压电平的过程中使用单电源,从而可以因电力引脚的减少而节省制造成本。
并且,本实施例所提供的电平移位器1000不使用专门的存储元件,能够通过转换部100的转换动作而根据输入信号来输出外部电源或接地电压,从而可以防止在存储元件中发生的泄漏电流,由此不受输入信号的频率限制而可以广泛地使用。
图3为本发明的一个实施例所提供的电平移位器1000的电路图。
参照图3,本实施例的电平移位器1000包含多个PMOS晶体管或NMOS晶体管,通过接收从输入端IN输入的输入信号,在第一输出端300和第二输出端350输出外部电源VDDH或接地电压。
转换部100包含第一晶体管至第三晶体管110、120、130。
具体来讲,第一晶体管110和第二晶体管120在施加输入信号的输入端和外部电源之间串联连接,第一晶体管110的漏极和第二晶体管120的源极共同连接而形成连接节点。并且,第一晶体管110和第二晶体管120的栅极共同连接于第二输出端350。
第三晶体管130布置在施加输入信号的输入端和第一输出端300之间。具体来讲,第三晶体管130的源极连接于输入端,第三晶体管130的漏极连接于第一输出端300。并且,第三晶体管130的栅极连接于由第一晶体管110的漏极和第二晶体管120的源极共同连接而形成的连接节点上。
另外,第一晶体管110可以是与第二晶体管120和第三晶体管130互不相同的类型的晶体管。作为一例,第一晶体管110可以是PMOS晶体管,而第二晶体管120和第三晶体管130可以是NMOS晶体管。
并且,就各晶体管的宽度与长度之比(width/length)而言,第一晶体管110可以是0.8μm/2μm,第二晶体管120可以是4μm/0.5μm,第三晶体管130可以是2μm/0.5μm。
信号变换部200与外部电源VDDH和接地端AGND连接,可以包含第四晶体管至第七晶体管210、220、230、240。
第四晶体管210和第五晶体管220相互成对布置,共同连接于外部电源。具体来讲,第四晶体管210的源极和第五晶体管220的源极连接于外部电源和第二晶体管120的漏极共同连接的连接节点上。并且,第四晶体管210的栅极连接于第五晶体管220的漏极、第一晶体管110的栅极以及第二输出端350共同连接的连接节点上,第五晶体管220的栅极连接于第四晶体管210的漏极、第三晶体管130的漏极以及第一输出端300共同连接的连接节点上。
第六晶体管230连接于第四晶体管210和接地端之间。
具体来讲,第六晶体管230的漏极连接于第四晶体管210的漏极,第六晶体管230的栅极连接于第一晶体管110和第二晶体管120的栅极共同连接的连接节点上。并且,第六晶体管230的源极连接于接地端。
第七晶体管240连接于第五晶体管220和接地端之间。具体来讲,第七晶体管240的漏极连接于第五晶体管220的漏极,第七晶体管240的栅极连接于输入端IN。并且,第七晶体管240的源极连接于接地端。
另外,第四晶体管210和第五晶体管220可以是与第六晶体管230和第七晶体管240互不相同的类型的晶体管。作为一例,第四晶体管210和第五晶体管220可以是PMOS晶体管,第六晶体管230和第七晶体管240可以是NMOS晶体管。
并且,就各晶体管的宽度与长度之比(width/length)而言,第四晶体管210和第五晶体管220可以是0.8μm/1μm,第六晶体管230和第七晶体管240可以是3μm/0.5μm。
第一输出端300和第二输出端350连接于信号变换部200,输出从外部电源施加的偏压。
具体来讲,第一输出端300连接于第四晶体管210的漏极和第六晶体管230的漏极共同连接的连接节点上,第二输出端350连接于第五晶体管220的漏极和第七晶体管240的漏极共同连接的连接节点上。
另外,第一输出端300和第二输出端350可分别包含变换器310、360,用于对从外部电源施加的偏压进行反转而输出。因为变换器310、360以与外部电源相同的电源电压VDDH工作,因此第一输出端300和第二输出端350可利用变换器310、360输出与输入信号相同相位的输出信号。
并且,第一输出端300和第二输出端350可分别包含电容器320、370,用于存储从外部电源施加的偏压。
下面,参照图4详细说明本实施例所提供的电平移位器1000的动作。
图4为用于说明本发明的一个实施例所提供的电平移位器1000的动作的波形图。
首先,当从输入端IN输入的输入信号为高电平VDDI时(410),第七晶体管240的栅极上施加高电平而导通第七晶体管240,节点N3处于接地状态GND(420)。随之,第四晶体管210的栅极上施加接地电压而导通第四晶体管210,在节点N2上施加外部电压VDDH(430)。因此,施加到节点N3的接地电压被变换器360进行了反转,从第二输出端OUT350输出外部电压(460),而施加到节点N2的外部电压被变换器310进行了反转,从第一输出端OUT300输出接地电压(450)。
并且,随着节点N3处于接地状态GND,第一晶体管110的栅极上也施加接地电压而导通第一晶体管110。由此,节点N1上被施加输入信号的高电平(440)。
另外,当从输入端IN输入的输入信号为低电平GND时(410),第三晶体管130被导通,被施加到节点N2的外部电压通过第三晶体管130放电,从而节点N2上施加低电平GND(430)。由此,第五晶体管220的栅极上施加接地电压GND而导通第五晶体管220,节点N3上施加外部电压。由此,施加到节点N3的外部电压被变换器360进行反转,因而从第二输出端350输出接地电压(460),而施加到节点N2的接地电压被变换器310进行反转,因而从第一输出端300输出外部电压(450)。
并且,随着节点N3上被施加外部电压,第一晶体管110的栅极和第二晶体管120的栅极上被施加外部电压。由此,第一晶体管110被关断,第二晶体管120被导通,节点N1上被施加外部电压(440)。
随着变为接地状态GND,第一晶体管110的栅极上也被施加接地电压而导通第一晶体管110。由此,节点N1上被施加输入信号的高电平(440)。
虽然图示并说明了本发明的示例性实施例和应用例,但在不脱离本发明的技术思想的范围的情况下,可以进行很多变更和修改,对于本发明所属技术领域的一般技术工作者而言,这种变更可以被清楚理解。因此,所说明的实施例仅仅是示例性的而非限制性的,虽然本发明并不限定于上述详细的说明,但在权利要求书的技术范围内可以进行修改。
Claims (5)
1.一种电平移位器,其特征在于包含:
连接于外部电源和接地端的信号变换部;
连接于所述信号变换部而输出从所述外部电源施加的偏压的第一输出端和第二输出端;
根据输入信号来转换所述信号变换部的连接状态,以调节所述第一输出端和所述第二输出端各自的输出电压值的转换部,
所述转换部,包含:
在用于施加输入信号的输入端与所述外部电源之间串联连接的互不相同类型的第一晶体管和第二晶体管;
被布置在用于施加所述输入信号的输入端和所述第一输出端之间的第三晶体管,
其中,所述第一晶体管和所述第二晶体管的栅极共同连接于所述第二输出端,所述第三晶体管的栅极连接于串联连接的所述第一晶体管和所述第二晶体管之间的连接节点上,
其中,所述第一晶体管在所述输入端上施加具有高电平的输入信号时被导通,所述第三晶体管在所述输入端上施加具有低电平的输入信号时被导通。
2.根据权利要求1所述的电平移位器,其特征在于,所述第一晶体管是PMOS晶体管,所述第二晶体管和第三晶体管是NMOS晶体管。
3.根据权利要求1所述的电平移位器,其特征在于,所述信号变换部包含:
成对布置并共同连接于所述外部电源的第四晶体管和第五晶体管;
连接于所述第四晶体管和接地端之间的第六晶体管;
连接于所述第五晶体管和所述接地端之间的第七晶体管,
其中,第四晶体管包含连接到所述外部电源的源极、连接到所述第二输出端的栅极以及连接到第一输出端的漏极,
其中,第五晶体管包含连接到所述外部电源的源极、连接到第一输出端的栅极以及连接到第二输出端的漏极,
其中,第六晶体管包含连接到接地端的源极、连接到第二输出端的栅极以及连接到第一输出端的漏极,
其中,第七晶体管包含连接到所述接地端的源极、连接到所述输入端的栅极以及连接到第二输出端的漏极。
4.根据权利要求3所述的电平移位器,其特征在于,所述第四晶体管和第五晶体管是PMOS晶体管,所述第六晶体管和第七晶体管是NMOS晶体管。
5.根据权利要求1所述的电平移位器,其特征在于,所述第一输出端和第二输出端分别包含变换器,用于对从所述外部电源施加的偏压进行反转而输出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0014796 | 2011-02-18 | ||
KR1020110014796A KR101712211B1 (ko) | 2011-02-18 | 2011-02-18 | 레벨 쉬프터 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102684675A CN102684675A (zh) | 2012-09-19 |
CN102684675B true CN102684675B (zh) | 2016-07-13 |
Family
ID=46652249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210039138.3A Active CN102684675B (zh) | 2011-02-18 | 2012-02-17 | 电平移位器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8497726B2 (zh) |
KR (1) | KR101712211B1 (zh) |
CN (1) | CN102684675B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102104404B1 (ko) * | 2013-07-08 | 2020-04-24 | 한화파워시스템 주식회사 | 열교환 장치 및 열교환 장치용 케이스 |
US9432002B2 (en) | 2014-12-11 | 2016-08-30 | Freescale Semiconductor, Inc. | High-speed voltage level shifter circuit |
US9225317B1 (en) | 2014-12-22 | 2015-12-29 | Freescale Semiconductor, Inc. | High-speed level shifter with voltage swing protection |
CN105897246B (zh) | 2014-12-26 | 2020-10-02 | 恩智浦美国有限公司 | 用于高电压应用的电压电平移位器 |
US9577616B2 (en) | 2015-01-19 | 2017-02-21 | Analog Devices, Inc. | Level shifter |
KR101649876B1 (ko) * | 2015-02-11 | 2016-08-23 | (주)에이디테크놀로지 | 전압 레벨 시프터 |
US10771045B1 (en) | 2019-03-28 | 2020-09-08 | Samsung Electronics Co., Ltd. | Apparatus and method for reducing output skew and transition delay of level shifter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7009424B2 (en) | 2004-06-10 | 2006-03-07 | Freescale Semiconductor, Inc | Single supply level shifter |
TWI310267B (en) * | 2006-03-24 | 2009-05-21 | Himax Tech Ltd | Voltage level shifter circuit |
KR100788356B1 (ko) | 2006-10-26 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 전압차가 큰 레벨 변환이 가능한 단일 전원 레벨 변환기 |
-
2011
- 2011-02-18 KR KR1020110014796A patent/KR101712211B1/ko active IP Right Grant
-
2012
- 2012-02-16 US US13/398,306 patent/US8497726B2/en active Active
- 2012-02-17 CN CN201210039138.3A patent/CN102684675B/zh active Active
Non-Patent Citations (1)
Title |
---|
A New Level Shifter with Low Power in Multi-Voltage System;Bo Zhang;《Solid-State and Integrated Circuit Technology,2006. ICSICT06. 8th International Conference on》;20061231;第1857页第2.1节、图1 * |
Also Published As
Publication number | Publication date |
---|---|
KR101712211B1 (ko) | 2017-03-06 |
KR20120095246A (ko) | 2012-08-28 |
CN102684675A (zh) | 2012-09-19 |
US20120212281A1 (en) | 2012-08-23 |
US8497726B2 (en) | 2013-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102684675B (zh) | 电平移位器 | |
CN107947784B (zh) | 一种高性能输出驱动电路 | |
CN103187963B (zh) | 电平移位电路和使用电平移位电路的半导体器件 | |
US7750717B2 (en) | Single supply level shifter circuit for multi-voltage designs, capable of up/down shifting | |
US8120404B2 (en) | Flip-flop circuit with internal level shifter | |
US9479154B2 (en) | Semiconductor integrated circuit | |
US7671660B2 (en) | Single threshold and single conductivity type logic | |
CN102970018B (zh) | 半导体开关以及无线设备 | |
US20080054982A1 (en) | Low power level shifter and method thereof | |
CN109327218B (zh) | 一种电平移位电路和集成电路芯片 | |
CN105099173A (zh) | 充电泵 | |
US10291230B2 (en) | Level shifter and level shifting method | |
CN115276626A (zh) | 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路 | |
US8169250B2 (en) | Signal level conversion circuit | |
US9941885B2 (en) | Low power general purpose input/output level shifting driver | |
US8531227B2 (en) | Level shifter | |
US7463054B1 (en) | Data bus charge-sharing technique for integrated circuit devices | |
CN102204105B (zh) | 一种i/o电路和集成电路 | |
US7133487B2 (en) | Level shifter | |
US6249151B1 (en) | Inverter for outputting high voltage | |
CN108736878B (zh) | 电压电平移位器 | |
CN103580650A (zh) | 具有宽摆幅输出端的d触发器 | |
US8629692B1 (en) | State definition and retention circuit | |
CN110048707A (zh) | 高速和宽范围电平偏移器 | |
JP2013110584A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20240424 Address after: Han Guozhongqingbeidao Patentee after: Megna Zhixin Hybrid Signal Co.,Ltd. Country or region after: Republic of Korea Address before: Xiangting Cave, Xingde District, Chungbuk Kiangju City, South Korea Patentee before: Magnachip Semiconductor, Ltd. Country or region before: Republic of Korea |
|
TR01 | Transfer of patent right |