CN102651191A - 补偿电路、显示驱动装置和amoled显示装置 - Google Patents
补偿电路、显示驱动装置和amoled显示装置 Download PDFInfo
- Publication number
- CN102651191A CN102651191A CN2011101474923A CN201110147492A CN102651191A CN 102651191 A CN102651191 A CN 102651191A CN 2011101474923 A CN2011101474923 A CN 2011101474923A CN 201110147492 A CN201110147492 A CN 201110147492A CN 102651191 A CN102651191 A CN 102651191A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- thin film
- tft
- grid
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种补偿电路、显示驱动装置和AMOLED显示装置。该补偿电路包括:第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管;所述第一薄膜晶体管与栅线和数据线连接,所述第二薄膜晶体管与所述第一薄膜晶体管和第一电源连接,所述第三薄膜晶体管与所述第二薄膜晶体管和所述第一电源连接,所述第四薄膜晶体管与所述第三薄膜晶体管、第二电源和发光二极管连接,所述第五薄膜晶体管的栅极与控制电源连接,所述第五薄膜晶体管的漏极与所述第二薄膜晶体管的漏极连接,所述第五薄膜晶体管的源极接地。从而降低了第二薄膜晶体管的漏极初始电压对流经发光二极管的电流的影响。
Description
技术领域
本发明涉及显示技术,特别涉及一种补偿电路、显示驱动装置和AMOLED显示装置。
背景技术
随着显示技术的发展,被称为下一代显示技术的有源矩阵有机发光二极管面板(Active Matrix/Organic Light Emitting Diode,简称:AMOLED)的应用也越来越重要。有机发光二极管(Organic Light-EmittingDiode,以下简称:OLED)是AMOLED的发光部件,在驱动电路的驱动下,当有电流流过OLED时OLED发光。
目前在AMOLED显示领域中,尤其是大尺寸基板的设计中,由于阵列基板TFT在工艺过程中的不均匀性以及不稳定性等问题,造成流经OLED电流的不均匀。为了解决由于TFT不均匀以及不稳定而造成的OLED电流不均匀的问题,为AMOLED的驱动电路增设补偿电路。
图1为现有技术中补偿电路的结构示意图,如图1所示,该补偿电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4和第五薄膜晶体管T5。第一薄膜晶体管T1的栅极与栅线连接,第一薄膜晶体管T1的源极与数据线连接;第二薄膜晶体管T2的源极与第一薄膜晶体管T1的漏极连接,第二薄膜晶体管T2的栅极与第一电源S1连接,第二薄膜晶体管T2的栅极与第二薄膜晶体管T2的漏极连接;第三薄膜晶体管T3的栅极与第二薄膜晶体管T2的漏极连接,第三薄膜晶体管T3的漏极与第一电源S1连接;第四薄膜晶体管T4的栅极与第二电源S2连接,第四薄膜晶体管T4的漏极与第三薄膜晶体管T3的源极连接,第四薄膜晶体管T4的源极用于与OLED连接;第五薄膜晶体管T5的栅极和源极与第二薄膜晶体管T2的源极连接,第五薄膜晶体管T5的漏极与第二薄膜晶体管T2的漏极连接。上述补偿电路中,通过栅线和数据线对当前帧进行扫描。当栅线处于开启状态时,栅线向第一薄膜晶体管T1的栅极输出开启信号VGATE,第一薄膜晶体管T1开启,本实施例中开启状态为低压开启状态,栅极输出的开启信号为低电平信号。数据线通过开启的第一薄膜晶体管T1向第二薄膜晶体管T2充电,将数据信号VDATA输出至第二薄膜晶体管T2的源极,使第二薄膜晶体管T2的源极电压(即图中所示A点电压)高于第二薄膜晶体管T2的漏极初始电压。其中,漏极初始电压为对前一帧扫描结束后第二薄膜晶体管T2的漏极电压。第二薄膜晶体管T2的漏极与栅极连通,数据线向第二薄膜晶体管T2进行充电,使得第二薄膜晶体管T2的源极电压高于漏极电压(即图中所示B点电压),此时,第二薄膜晶体管T2处于二极管导通状态。则第二薄膜晶体管T2的漏极电压Vd=VDATA-Vth2+V0,其中,VDATA为第二薄膜晶体管T2的源极电压,Vth2为第二薄膜晶体管T2的阈值电压,V0为第二薄膜晶体管T2的漏极初始电压。当数据线对第二薄膜晶体管T2的充电过程结束时,第二电源S2向第四薄膜晶体管T4输出开启信号,第四薄膜晶体管T4开启,其中,本实施例中第二电源S2输出的开启信号为低电平信号。同时由于第三薄膜晶体管T3处于饱和开启状态,则流经第三薄膜晶体管T3的电流通过第四薄膜晶体管T4流经发光二极管D1,使发光二极管D1发光,其中该发光二极管D1为OLED。其中,I3=1/2×K×(Vgs-Vth3)2=1/2×K×(VDD-Vg-Vth3)2=1/2×K×(VDD-Vd-Vth3)2=1/2×K×(VDD-VDATA+Vth2-V0-Vth3)2=1/2×K×(VDD-VDATA-V0)2。根据薄膜晶体管工艺特性中的短程近似特性,临近的薄膜晶体管的Vth是相等的,由于第二薄膜晶体管T2和第三薄膜晶体管T3相邻,因此Vth2等于Vth3。Vgs为第三薄膜晶体管T3的栅源电压,Vg为第三薄膜晶体管T3的栅极电压,该Vg等于Vd;VDD为第一电源S1向第三薄膜晶体管T3的漏极输出的电压;K=W/L×C×U,其中,W为第三薄膜晶体管T3的沟道宽度,L为第三薄膜晶体管T3的沟道长度,C为第三薄膜晶体管T3的沟道和栅极的电容,U为第三薄膜晶体管T3的沟道迁移率。现有技术中,在对前一帧扫描结束后,对当前帧扫描开始时,第二薄膜晶体管T2的漏极初始电压V0为前一帧扫描结束时残留的第二薄膜晶体管T2的漏极电压,从上述流经第三薄膜晶体管T3的电流I3的公式中可以看出,流经第三薄膜晶体管T3的电流受到前一帧扫描结束后第二薄膜晶体管T2的漏极初始电压V0的影响,从而使流经发光二极管的电流受到第二薄膜晶体管的漏极初始电压的影响。
发明内容
本发明提供一种补偿电路、显示驱动装置和AMOLED显示装置,用以降低第二薄膜晶体管的漏极初始电压对流经发光二极管的电流的影响。
为实现上述目的,本发明提供了一种补偿电路,包括:第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管;
所述第一薄膜晶体管与栅线和数据线连接,所述第二薄膜晶体管与所述第一薄膜晶体管和第一电源连接,所述第三薄膜晶体管与所述第二薄膜晶体管和所述第一电源连接,所述第四薄膜晶体管与所述第三薄膜晶体管、第二电源和发光二极管连接,所述第五薄膜晶体管的栅极与控制电源连接,所述第五薄膜晶体管的漏极与所述第二薄膜晶体管的漏极连接,所述第五薄膜晶体管的源极接地。
进一步地,所述第一薄膜晶体管的栅极与所述栅线连接,所述第一薄膜晶体管的源极与所述数据线连接;
所述第二薄膜晶体管的源极与所述第一薄膜晶体管的漏极连接,所述第二薄膜晶体管的栅极与第一电源连接,所述第二薄膜晶体管的栅极与所述第二薄膜晶体管的漏极连接;
所述第三薄膜晶体管的栅极与所述第二薄膜晶体管的漏极连接,所述第三薄膜晶体管的漏极与所述第一电源连接;
所述第四薄膜晶体管的栅极与第二电源连接,所述第四薄膜晶体管的漏极与所述第三薄膜晶体管的源极连接,所述第四薄膜晶体管的源极与发光二极管连接。
进一步地,所述控制电源为第三电源,则所述第五薄膜晶体管的栅极与所述第三电源连接。
进一步地,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管均为P型薄膜晶体管。
进一步地,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管为N型薄膜晶体管。
进一步地,所述控制电源为所述第二电源,则所述第五薄膜晶体管的栅极与所述第二电源连接并与所述第四薄膜晶体管的栅极连接。
进一步地,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管均为P型薄膜晶体管,所述第五薄膜晶体管为N型薄膜晶体管。
进一步地,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管均为N型薄膜晶体管,所述第五薄膜晶体管为P型薄膜晶体管。
进一步地,所述第二薄膜晶体管的栅极通过电容与所述第一电源连接。
进一步地,所述控制电源用于在对前一帧扫描结束后,对当前帧扫描开始时,向所述第五薄膜晶体管输出开启信号以使所述第五薄膜晶体管开启,从而将所述第二薄膜晶体管的漏极电压拉低至漏极初始电压。
进一步地,所述漏极初始电压为固定值。
进一步地,所述漏极初始电压为0。
为实现上述目的,本发明还提供了一种显示驱动装置,包括栅线驱动单元、数据线驱动单元、栅线、数据线、所述栅线和数据线形成的像素区域以及与所述栅线和所述数据线连接的上述补偿电路。
为实现上述目的,本发明还提供了一种AMOLED显示装置,包括上述显示驱动装置。
本发明具有以下有益效果:
本发明提供的补偿电路、显示驱动装置和AMOLED显示装置的技术方案中,补偿电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管,其中,第五薄膜晶体管的栅极与控制电源连接,第五薄膜晶体管的漏极与第二薄膜晶体管的漏极连接,第五薄膜晶体管的源极接地。本实施例中,通过控制电源控制第五薄膜晶体管的开启和关闭,使第二薄膜晶体管的漏极初始电压在对每一帧扫描开始时不会受到前一帧扫描结束时残留的第二薄膜晶体管的漏极电压的影响,降低了第二薄膜晶体管的漏极初始电压对流经第三薄膜晶体管的电流的影响,从而降低了第二薄膜晶体管的漏极初始电压对流经发光二极管的电流的影响。
附图说明
图1为现有技术中补偿电路的结构示意图;
图2为本发明实施例一提供的一种补偿电路的结构示意图;
图3为本实施例中补偿电路的驱动时序图;
图4为本发明实施例二提供的一种补偿电路的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图对本发明提供的一种补偿电路、显示驱动装置和AMOLED显示装置进行详细描述。
图2为本发明实施例一提供的一种补偿电路的结构示意图,如图2所示,该补偿电路包括:第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4和第五薄膜晶体管T5。
第一薄膜晶体管T1与栅线和数据线连接,第二薄膜晶体管T2与第一薄膜晶体管T1和第一电源S1连接,第三薄膜晶体管T3与第二薄膜晶体管T2和第一电源S1连接,第四薄膜晶体管T4与第三薄膜晶体管T3、第二电源S2和发光二极管D1连接,第五薄膜晶体管T5的栅极与控制电源连接,第五薄膜晶体管T5的漏极与第二薄膜晶体管T2的漏极连接,第五薄膜晶体管T5的源极接地。
具体地,第一薄膜晶体管T1的栅极与栅线连接,第一薄膜晶体管T1的源极与数据线连接;第二薄膜晶体管T2的源极与第一薄膜晶体管T1的漏极连接,第二薄膜晶体管T2的栅极与第一电源S1连接,第二薄膜晶体管T2的栅极与第二薄膜晶体管T2的漏极连接;第三薄膜晶体管T3的栅极与第二薄膜晶体管T2的漏极连接,第三薄膜晶体管T3的漏极与第一电源S1连接;第四薄膜晶体管T4的栅极与第二电源S2连接,第四薄膜晶体管T4的漏极与第三薄膜晶体管T3的源极连接,第四薄膜晶体管T4的源极与发光二极管D1连接。
本实施例中,控制电源为第三电源S3,则第五薄膜晶体管T5的栅极与第三电源S3连接。
本实施例中,第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4和第五薄膜晶体管T5均为P型薄膜晶体管。
本实施例中,第二薄膜晶体管T2的栅极通过电容C1与第一电源S1连接。其中,电容C1起到存储电压的作用。
本实施例中,发光二极管D1为OLED。
本实施例中,第一薄膜晶体管T1、第二薄膜晶体管T2、第四薄膜晶体管T4和第五薄膜晶体管T5为开关薄膜晶体管,第三薄膜晶体管T3为驱动薄膜晶体管。
图3为本实施例中补偿电路的驱动时序图。下面结合图2和图3,对本实施例中补偿电路的工作过程进行详细描述。通过栅线和数据线对当前帧进行扫描。当栅线处于开启状态时,栅线向第一薄膜晶体管T1的栅极输出开启信号VGATE,第一薄膜晶体管T1开启,本实施例中开启状态为低压开启状态,栅极输出的开启信号为低电平信号。数据线通过开启的第一薄膜晶体管T1向第二薄膜晶体管T2充电,将数据信号VDATA输出至第二薄膜晶体管T2的源极,使第二薄膜晶体管T2的源极电压(即图中所示A点电压)高于第二薄膜晶体管T2的漏极初始电压,漏极初始电压为固定值。其中,漏极初始电压为对前一帧扫描结束后第二薄膜晶体管T2的漏极电压。第二薄膜晶体管T2的漏极与栅极连通,数据线向第二薄膜晶体管T2进行充电,使得第二薄膜晶体管T2的源极电压高于漏极电压(即图中所示B点电压),此时,第二薄膜晶体管T2处于二极管导通状态。则第二薄膜晶体管T2的漏极电压Vd=VDATA-Vth2+V0,其中,VDATA为第二薄膜晶体管T2的源极电压,Vth2为第二薄膜晶体管T2的阈值电压,V0为第二薄膜晶体管T2的漏极初始电压。当数据线对第二薄膜晶体管T2的充电过程结束时,第二电源S2向第四薄膜晶体管T4输出开启信号,第四薄膜晶体管T4开启,其中,本实施例中第二电源S2输出的开启信号为低电平信号。同时由于第三薄膜晶体管T3处于饱和开启状态,则流经第三薄膜晶体管T3的电流I3=1/2×K×(Vgs-Vth3)2=1/2×K×(VDD-Vg-Vth3)2=1/2×K×(VDD-Vd-Vth3)2=1/2×K×(VDD-VDATA+Vth2-V0-Vth3)2=1/2×K×(VDD-VDATA-V0)2。根据薄膜晶体管工艺特性中的短程近似特性,临近的薄膜晶体管的Vth是相等的。本实施例中,由于第二薄膜晶体管T2和第三薄膜晶体管T3相邻,因此Vth2等于Vth3。Vgs为第三薄膜晶体管T3的栅源电压,Vg为第三薄膜晶体管T3的栅极电压,该Vg等于Vd;VDD为第一电源S1向第三薄膜晶体管T3的漏极输出的电压;K=W/L×C×U,其中,W为第三薄膜晶体管T3的沟道宽度,L为第三薄膜晶体管T3的沟道长度,C为第三薄膜晶体管T3的沟道和栅极的电容,U为第三薄膜晶体管T3的沟道迁移率。由于VDD、VDATA和V0均为常量,因此每一帧扫描过程中流经第三薄膜晶体管T3的电流不会受到Vth的影响。本实施例中,,第三电源S3用于在对前一帧扫描结束后,对当前帧扫描开始时,向第五薄膜晶体管T5输出开启信号,以使第五薄膜晶体管T5开启,从而将第二薄膜晶体管T2的漏极电压拉低至漏极初始电压,其中,第三电源S3输出的开启信号为低电平信号,漏极初始电压为固定值。在对当前帧扫描开始之前,图3中所示栅线向第一薄膜晶体管T1的栅极输出开启信号VGATE之前,第三电源S3向第五薄膜晶体管T5输出关闭信号,第五薄膜晶体管T2关闭,其中,关闭信号为高电平信号。这样在数据线通过开启的第一薄膜晶体管T1向第二薄膜晶体管T2的源极开始充电时,第二薄膜晶体管T2的漏极电压总是保持在漏极初始电压,因此在对每一帧扫描开始时,第二薄膜晶体管T2的漏极电压均能够保持在一固定值,使当前帧扫描开始时第二薄膜晶体管T2的漏极电压不会受到前一帧扫描结束时残留的第二薄膜晶体管T2的漏极电压的影响,而是保持在一固定值,从而极大的降低了第二薄膜晶体管的漏极初始电压对流经第三薄膜晶体管T3的电流的影响。从图2可以看出,当第二电源S2向第四薄膜晶体管T4输出开启信号使第四薄膜晶体管T4开启时,流经第三薄膜晶体管T3的电流I3通过开启的第四薄膜晶体管T4流经发光二极管D1,使发光二极管D1发光。由于本实施例的技术方案极大的降低了第二薄膜晶体管的漏极初始电压对流经第三薄膜晶体管T3的电流的影响,因此也极大的降低了第二薄膜晶体管的漏极初始电压对流经发光二极管D1的电流的影响。
本实施例中,电容C1起到存储电压的作用。当处于发光二极管D1发光阶段时,电容C1可以实现稳定第二薄膜晶体管T2的漏极电压的作用。
本实施例中,漏极初始电压为一固定值,该固定值可根据需要预先设置。优选地,漏极初始电压V0为0。当漏极初始电压V0为0时,I3=1/2×K×(VDD-VDATA)2,此时I3仅与VDD和VDATA有关。
进一步地,本实施例中,第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4和第五薄膜晶体管T5还可以均为N型薄膜晶体管。此时,各个薄膜晶体管的开启信号均为高电平信号,关闭信号均为低电平信号。对补偿电路的工作过程的具体描述与各个薄膜晶体管为N型薄膜晶体管时相同,此处不再赘述。
本实施例提供的补偿电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管,其中,第五薄膜晶体管的栅极与第三电源连接,第五薄膜晶体管的漏极与第二薄膜晶体管的漏极连接,第五薄膜晶体管的源极接地。本实施例中,通过第三电源控制第五薄膜晶体管的开启和关闭,使第二薄膜晶体管的漏极电压在对每一帧扫描开始时均能够保持在一固定值,不会受到前一帧扫描结束时残留的第二薄膜晶体管的漏极电压的影响,降低了第二薄膜晶体管的漏极初始电压对流经第三薄膜晶体管的电流的影响,从而降低了第二薄膜晶体管的漏极初始电压对流经发光二极管的电流的影响。当第二薄膜晶体管的漏极初始电压为0时,第二薄膜晶体管的漏极初始电压对流经第三薄膜晶体管的电流的影响程度降至最低,从而对流经发光二极管的电流的影响程度降至最低。本实施例中,由于流经第三薄膜晶体管的电流仅与VDD、VDATA和V0有关,而与薄膜晶体管的Vth无关,因此避免了Vth不均匀而导致的对流经第三薄膜晶体管的电流的影响,从而避免了Vth不均匀而导致的对流经发光二极管的电流的影响,提高了发光二极管亮度的均匀性。
图4为本发明实施例二提供的一种补偿电路的结构示意图,如图4所示,本实施例中的补偿电路与上述实施例一的区别在于:控制电源为第二电源,则第五薄膜晶体管T5的栅极与第二电源S2和第四薄膜晶体管T4的栅极连接。
本实施例中,第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4均为P型薄膜晶体管,第五薄膜晶体管T5为N型薄膜晶体管。
下面结合图3和图4所示,对本实施例中补偿电路的工作过程进行详细描述。通过栅线和数据线对当前帧进行扫描。当栅线处于开启状态时,栅线向第一薄膜晶体管T1的栅极输出开启信号VGATE,第一薄膜晶体管T1开启,本实施例中开启状态为低压开启状态,栅极输出的开启信号为低电平信号。数据线通过开启的第一薄膜晶体管T1向第二薄膜晶体管T2充电,将数据信号VDATA输出至第二薄膜晶体管T2的源极,使第二薄膜晶体管T2的源极电压(即图中所示A点电压)高于第二薄膜晶体管T2的漏极初始电压,漏极初始电压为固定值。其中,漏极初始电压为对前一帧扫描结束后第二薄膜晶体管T2的漏极电压。第二薄膜晶体管T2的漏极与栅极连通,数据线向第二薄膜晶体管T2进行充电,使得第二薄膜晶体管T2的源极电压高于漏极电压(即图中所示B点电压),此时,第二薄膜晶体管T2处于二极管导通状态。则第二薄膜晶体管T2的漏极电压Vd=VDATA-Vth2+V0,其中,VDATA为第二薄膜晶体管T2的源极电压,Vth2为第二薄膜晶体管T2的阈值电压,V0为第二薄膜晶体管T2的漏极初始电压。当数据线对第二薄膜晶体管T2的充电过程结束时,第二电源S2向第四薄膜晶体管T4输出开启信号,第四薄膜晶体管T4开启,其中,本实施例中第二电源S2输出的开启信号为低电平信号。同时由于第三薄膜晶体管T3处于饱和开启状态,则流经第三薄膜晶体管T3的电流I3=1/2×K×(Vgs-Vth3)2=1/2×K×(VDD-Vg-Vth3)2=1/2×K×(VDD-Vd-Vth3)2=1/2×K×(VDD-VDATA+Vth2-V0-Vth3)2=1/2×K×(VDD-VDATA-V0)2。根据薄膜晶体管工艺特性中的短程近似特性,临近的薄膜晶体管的Vth是相等的。本实施例中,由于第二薄膜晶体管T2和第三薄膜晶体管T3相邻,因此Vth2等于Vth3。Vgs为第三薄膜晶体管T3的栅源电压,Vg为第三薄膜晶体管T3的栅极电压,该Vg等于Vd;VDD为第一电源S1向第三薄膜晶体管T3的漏极输出的电压;K=W/L×C×U,其中,W为第三薄膜晶体管T3的沟道宽度,L为第三薄膜晶体管T3的沟道长度,C为第三薄膜晶体管T3的沟道和栅极的电容,U为第三薄膜晶体管T3的沟道迁移率。由于VDD、VDATA和V0均为常量,因此每一帧扫描过程中流经第三薄膜晶体管T3的电流均相同,该电流不会受到Vth的影响。本实施例中,第二电源S2用于在对前一帧扫描结束后,对当前帧扫描开始时,向第五薄膜晶体管T5输出开启信号,以使第五薄膜晶体管T2开启,从而将第二薄膜晶体管T2的漏极电压拉低至漏极初始电压,其中,第二电源S2输出的开启信号为高电平信号,漏极初始电压为固定值。在对当前帧扫描开始之前,图3中所示栅线向第一薄膜晶体管T1的栅极输出开启信号VGATE之前,第二电源S2向第五薄膜晶体管T5输出关闭信号,第五薄膜晶体管T2关闭,其中,关闭信号为低电平信号。这样在数据线通过开启的第一薄膜晶体管T1向第二薄膜晶体管T2的源极开始充电时,第二薄膜晶体管T2的漏极电压总是保持在漏极初始电压,因此在对每一帧扫描开始时,第二薄膜晶体管T2的漏极电压均能够保持在一固定值,使当前帧扫描开始时第二薄膜晶体管T2的漏极电压不会受到前一帧扫描结束时残留的第二薄膜晶体管T2的漏极电压的影响,而是保持在一固定值,从而极大的降低了第二薄膜晶体管的漏极初始电压对流经第三薄膜晶体管T3的电流的影响。从图4可以看出,当第二电源S2向第四薄膜晶体管T4输出开启信号使第四薄膜晶体管T4开启时,流经第三薄膜晶体管T3的电流I3通过开启的第四薄膜晶体管T4流经发光二极管D1,使发光二极管D1发光。由于本实施例的技术方案极大的降低了第二薄膜晶体管的漏极初始电压对流经第三薄膜晶体管T3的电流的影响,因此也极大的降低了第二薄膜晶体管的漏极初始电压对流经发光二极管D1的电流的影响。
本实施例中,漏极初始电压为一固定值,该固定值可根据需要预先进行设置。优选地,漏极初始电压V0为0。当漏极初始电压V0为0时,I3=1/2×K×(VDD-VDATA)2,此时I3仅与VDD和VDATA有关。
进一步地,本实施例中,第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4还可以均为N型薄膜晶体管,此时,各个薄膜晶体管的开启信号均为高电平信号,关闭信号均为低电平信号。第五薄膜晶体管T5为P型薄膜晶体管,此时,第五薄膜晶体管T5的开启信号为低电平信号,关闭信号均为高电平信号。对补偿电路的工作过程的具体描述此处不再赘述。
本实施例提供的补偿电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管,其中,第五薄膜晶体管的栅极与第二电源连接,第五薄膜晶体管的漏极与第二薄膜晶体管的漏极连接,第五薄膜晶体管的源极接地。本实施例中,通过第二电源控制第五薄膜晶体管的开启和关闭,使第二薄膜晶体管的漏极电压在对每一帧扫描开始时均能够保持在一固定值,不会受到前一帧扫描结束时残留的第二薄膜晶体管的漏极电压的影响,降低了第二薄膜晶体管的漏极初始电压对流经第三薄膜晶体管的电流相同,从而降低了第二薄膜晶体管的漏极初始电压对流经发光二极管的电流的影响。当第二薄膜晶体管的漏极初始电压为0时,第二薄膜晶体管的漏极初始电压对流经第三薄膜晶体管的电流的影响程度降至最低,从而对流经发光二极管的电流的影响程度降至最低。本实施例中,由于流经第三薄膜晶体管的电流仅与VDD、VDATA和V0有关,而与薄膜晶体管的Vth无关,因此避免了Vth不均匀而导致的对流经第三薄膜晶体管的电流的影响,从而避免了Vth不均匀而导致的对流经发光二极管的电流的影响,提高了发光二极管亮度的均匀性。
本发明实施例三提供了一种显示驱动装置,该装置包括栅线驱动单元、数据线驱动单元、栅线、数据线、栅线和数据线形成的像素区域以及与栅线和数据线连接的补偿电路。
本实施例中,补偿电路可采用上述实施例一或实施例二所述的补偿电路,此处不再赘述。
本发明实施例四提供了一种AMOLED显示装置,该显示装置包括显示驱动装置。具体地,显示驱动装置可采用上述实施例三中的显示驱动装置,此处不再赘述。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (14)
1.一种补偿电路,其特征在于,包括:第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管;
所述第一薄膜晶体管与栅线和数据线连接,所述第二薄膜晶体管与所述第一薄膜晶体管和第一电源连接,所述第三薄膜晶体管与所述第二薄膜晶体管和所述第一电源连接,所述第四薄膜晶体管与所述第三薄膜晶体管、第二电源和发光二极管连接,所述第五薄膜晶体管的栅极与控制电源连接,所述第五薄膜晶体管的漏极与所述第二薄膜晶体管的漏极连接,所述第五薄膜晶体管的源极接地。
2.根据权利要求1所述的补偿电路,其特征在于,
所述第一薄膜晶体管的栅极与所述栅线连接,所述第一薄膜晶体管的源极与所述数据线连接;
所述第二薄膜晶体管的源极与所述第一薄膜晶体管的漏极连接,所述第二薄膜晶体管的栅极与第一电源连接,所述第二薄膜晶体管的栅极与所述第二薄膜晶体管的漏极连接;
所述第三薄膜晶体管的栅极与所述第二薄膜晶体管的漏极连接,所述第三薄膜晶体管的漏极与所述第一电源连接;
所述第四薄膜晶体管的栅极与第二电源连接,所述第四薄膜晶体管的漏极与所述第三薄膜晶体管的源极连接,所述第四薄膜晶体管的源极与发光二极管连接。
3.根据权利要求2所述的补偿电路,其特征在于,所述控制电源为第三电源,则所述第五薄膜晶体管的栅极与所述第三电源连接。
4.根据权利要求3所述的补偿电路,其特征在于,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管均为P型薄膜晶体管。
5.根据权利要求3所述的补偿电路,其特征在于,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管为N型薄膜晶体管。
6.根据权利要求2所述的补偿电路,其特征在于,所述控制电源为所述第二电源,则所述第五薄膜晶体管的栅极与所述第二电源连接并与所述第四薄膜晶体管的栅极连接。
7.根据权利要求6所述的补偿电路,其特征在于,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管均为P型薄膜晶体管,所述第五薄膜晶体管为N型薄膜晶体管。
8.根据权利要求6所述的补偿电路,其特征在于,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管均为N型薄膜晶体管,所述第五薄膜晶体管为P型薄膜晶体管。
9.根据权利要求2所述的补偿电路,其特征在于,所述第二薄膜晶体管的栅极通过电容与所述第一电源连接。
10.根据权利要求1至9任一所述的补偿电路,其特征在于,所述控制电源用于在对前一帧扫描结束后,对当前帧扫描开始时,向所述第五薄膜晶体管输出开启信号以使所述第五薄膜晶体管开启,从而将所述第二薄膜晶体管的漏极电压拉低至漏极初始电压。
11.根据权利要求10所述的补偿电路,其特征在于,所述漏极初始电压为固定值。
12.根据权利要求11所述的补偿电路,其特征在于,所述漏极初始电压为0。
13.一种显示驱动装置,包括栅线驱动单元、数据线驱动单元、栅线、数据线以及所述栅线和数据线形成的像素区域,其特征在于,还包括:与所述栅线和所述数据线连接的补偿电路;
所述补偿电路采用权利要求1至12任一所述的补偿电路。
14.一种AMOLED显示装置,其特征在于,包括权利要求13所述的显示驱动装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101474923A CN102651191A (zh) | 2011-06-02 | 2011-06-02 | 补偿电路、显示驱动装置和amoled显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101474923A CN102651191A (zh) | 2011-06-02 | 2011-06-02 | 补偿电路、显示驱动装置和amoled显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102651191A true CN102651191A (zh) | 2012-08-29 |
Family
ID=46693190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101474923A Pending CN102651191A (zh) | 2011-06-02 | 2011-06-02 | 补偿电路、显示驱动装置和amoled显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102651191A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016123854A1 (zh) * | 2015-02-03 | 2016-08-11 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路及像素驱动方法 |
CN107204171A (zh) * | 2016-03-17 | 2017-09-26 | 上海和辉光电有限公司 | 像素电路、显示装置 |
CN108695370A (zh) * | 2018-05-21 | 2018-10-23 | 京东方科技集团股份有限公司 | Oled基板及制作方法、显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1258367A (zh) * | 1998-03-18 | 2000-06-28 | 精工爱普生株式会社 | 晶体管电路、显示面板和电子装置 |
CN1684558A (zh) * | 2004-04-12 | 2005-10-19 | 三洋电机株式会社 | 有机el像素电路 |
CN101281723A (zh) * | 2008-05-23 | 2008-10-08 | 上海广电光电子有限公司 | 有机发光显示器的像素电路及其驱动方法 |
-
2011
- 2011-06-02 CN CN2011101474923A patent/CN102651191A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1258367A (zh) * | 1998-03-18 | 2000-06-28 | 精工爱普生株式会社 | 晶体管电路、显示面板和电子装置 |
CN1684558A (zh) * | 2004-04-12 | 2005-10-19 | 三洋电机株式会社 | 有机el像素电路 |
CN101281723A (zh) * | 2008-05-23 | 2008-10-08 | 上海广电光电子有限公司 | 有机发光显示器的像素电路及其驱动方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016123854A1 (zh) * | 2015-02-03 | 2016-08-11 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路及像素驱动方法 |
CN107204171A (zh) * | 2016-03-17 | 2017-09-26 | 上海和辉光电有限公司 | 像素电路、显示装置 |
CN108695370A (zh) * | 2018-05-21 | 2018-10-23 | 京东方科技集团股份有限公司 | Oled基板及制作方法、显示装置 |
CN108695370B (zh) * | 2018-05-21 | 2021-10-22 | 京东方科技集团股份有限公司 | Oled基板及制作方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102651194B (zh) | 电压驱动像素电路及其驱动方法、显示面板 | |
CN102651196B (zh) | 一种有源矩阵有机发光二极管的驱动电路及方法、显示装置 | |
CN104036725B (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
CN106448560A (zh) | 有机发光显示面板及其驱动方法、有机发光显示装置 | |
CN103117042B (zh) | 一种像素单元驱动电路、驱动方法、像素单元及显示装置 | |
CN103400548B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
WO2016165529A1 (zh) | 像素电路及其驱动方法、显示装置 | |
CN102654975B (zh) | Amoled驱动补偿电路、方法及其显示装置 | |
US10283042B2 (en) | Pixel driving circuit, pixel driving method, and display device | |
WO2016023311A1 (zh) | 像素驱动电路及其驱动方法和显示装置 | |
US20160133187A1 (en) | Pixel circuit and driving method thereof, display apparatus | |
CN102789761B (zh) | 像素电路及其驱动方法和有机发光显示器 | |
CN103077680A (zh) | 一种oled像素驱动电路 | |
CN104537983B (zh) | 像素电路及其驱动方法、显示装置 | |
JP2012242838A (ja) | 画素ユニット回路及びoled表示装置 | |
US10748489B2 (en) | Pixel driving circuit and driving method thereof, and display apparatus | |
CN103700346A (zh) | 像素驱动电路、阵列基板、显示装置和像素驱动方法 | |
CN103123773A (zh) | Amoled像素驱动电路 | |
CN103325338B (zh) | 一种amoled驱动电路、驱动方法和显示装置 | |
CN107369412B (zh) | 一种像素电路及其驱动方法、显示装置 | |
WO2021103406A1 (zh) | 一种自发光显示装置以及像素内补偿电路 | |
CN102708794A (zh) | 像素单元驱动电路、像素单元驱动方法及像素单元 | |
CN102708793A (zh) | 像素单元驱动电路、像素单元驱动方法以及像素单元 | |
CN105761664A (zh) | 像素电路及其驱动方法和有源矩阵有机发光显示器 | |
CN105139805A (zh) | 一种像素驱动电路及其驱动方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120829 |