CN102637633B - 一种阵列基板制造方法及*** - Google Patents
一种阵列基板制造方法及*** Download PDFInfo
- Publication number
- CN102637633B CN102637633B CN201110164454.9A CN201110164454A CN102637633B CN 102637633 B CN102637633 B CN 102637633B CN 201110164454 A CN201110164454 A CN 201110164454A CN 102637633 B CN102637633 B CN 102637633B
- Authority
- CN
- China
- Prior art keywords
- plasma discharge
- pin
- via hole
- plasma
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制造方法及***,解决现有技术中生产TFT阵列基板效率较低的问题,本发明实施例提供的方法包括:沉积阵列基板膜层,利用针等离子体放电装置在沉积膜层上进行刻蚀成型操作,形成所需的膜层图形,由于采用针等离子体放电装置进行刻蚀成型,在省略光刻步骤的同时也节省了掩膜板的使用,从而使生产效率得到提高,降低生产成本。
Description
技术领域
本发明涉及液晶面板技术,尤其涉及一种阵列基板的制造方法及***。
背景技术
近几年来,薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay,TFT-LCD)在显示领域应用的市场逐步扩大,液晶显示器具有体积小、功耗低、无辐射等优点,并且发展速度迅速。传统的TFT-LCD的制备工艺主要有4次和5次掩膜工艺。其中阵列基板上形成栅线、数据线、薄膜晶体管和像素电极,由于实际生产中设备精度和工艺条件的限制,通常采用4次掩膜工艺制作TN型TFT阵列基板。
目前,薄膜晶体管阵列基板的制造是通过一组构图工艺形成薄膜图形来完成,一次构图工艺形成一层薄膜图形。现在技术采用的四次构图工艺技术是利用灰色调或半色调掩膜板技术,通过一次构图工艺完成半导体有源层、数据线、源电极、漏电极和薄膜晶体管沟道区域图形的制作。由于每次构图工艺均需要把掩膜板的图形转移到薄膜图形上,而每一层薄膜图形都需要精确地罩在另一层薄膜图形上,因此在薄膜晶体管阵列基板制作过程中,所用的掩膜板的数量越少,生产时间越少,生产效率越高,生产成本就越低。
由此可见现有技术中存在生产TFT阵列基板效率较低的问题。
发明内容
本发明的目的是针对现有技术中存在生产TFT阵列基板效率较低的问题,本发明实施例提供一种阵列基板制造方法,包括:
沉积阵列基板膜层;
利用针等离子体放电装置在沉积膜层上进行刻蚀成型操作,形成所需的膜层图形。
进一步,沉积阵列基板膜层包括:
在源漏电极层上形成钝化层;
利用针等离子体放电装置对沉积膜层进行刻蚀成型操作具体为:
利用针等离子体放电装置在钝化层制作过孔,过孔的位置和源漏电极层的漏电极所在区域相对应;
利用针等离子体放电装置对沉积膜层进行刻蚀成型操作后还包括:
在制作好过孔的钝化层上形成像素电极图像层,像素电极通过过孔和漏电极连通。
进一步,针等离子体放电装置包括多个并行连接的等离子体放电管,通过一次放电制作多个过孔。
进一步,各等离子体放电管在其能够轰击的区域内进行过孔刻蚀。
进一步,在各等离子体放电管能够轰击的区域内,通过磁场控制等离子体轰击的位置。
进一步,利用针等离子体放电装置在钝化层上制作过孔具体为:
向针等离子体放电装置的等离子体放电管输入氧气和氦气,针等离子体放电装置的放电部分进行放电,产生等离子体在在钝化层上制作过孔。
进一步,根据预先设定的参数,控制进入针等离子体放电装置的等离子体放电管的氧气和氦气的流量,调节等离子体的释放量,控制过孔的深度。
进一步,根据预先设定的参数,控制放电电压的大小,控制过孔的面积。
进一步,在源漏电极层上形成钝化层步骤前还包括:
通过一次掩膜工艺形成半导体有源层和源漏电极层的步骤。
进一步,在形成半导体有源层和源漏电极层的步骤前还包括:
形成栅极金属层的步骤。
本发明实施例还提供一种阵列基板制造***,***的本体上设有:
膜层制备装置,用于沉积阵列基板膜层;
针等离子体放电装置,用于对沉积膜层进行刻蚀成型操作,形成所需的膜层图形。
进一步,针等离子体放电装置的等离子体放电管的电极为环形电极。
进一步,所述环形电极为同心环形电极。
进一步,所述环形电极的空心内电极为折线形空心电极,或者为螺旋线形空心电极。
由于采用针等离子体放电装置进行刻蚀成型,在省略光刻步骤的同时也节省了掩膜板的使用,从而生产效率得到提高,降低生产成本。
附图说明
图1所示为本发明实施例提供的方法流程图;
图2所示为本发明实施例提供的针等离子体放电装置结构图;
图3所示为本发明实施例提供的具有多个等离子体放电管的针等离子体放电装置结构图;
图4所示为本发明提供的方法生成的TN型TFT阵列基板结构图;
图5所示为本发明提供的具有折线形空心电极的针等离子体放电装置图;
图6所示为本发明提供的具有螺旋线形空心电极的针等离子体放电装置图。
具体实施方式
下面结合实施例和附图对本发明进行说明,为了解决现有技术中存在生产TFT阵列基板的效率较低的问题,本发明提供的第一实施例是一种阵列基板制造方法,如图1所示,包括:
步骤101、沉积阵列基板膜层;
步骤102、利用针等离子体放电装置在沉积膜层上进行刻蚀成型操作,形成所需的膜层图形。
对于步骤101,具体实施时可以是在源漏电极层13上形成钝化层14。
对于步骤102、具体实施时可以是,利用针等离子体放电装置在钝化层14上制作过孔15,过孔15的位置和源漏电极层13的漏电极所在区域相对应。
之后还包括在制作好过孔15的钝化层14上形成像素电极图像层17,像素电极通过过孔15和漏电极连通。
当然例如沉积阵列基板膜层还可以是沉积栅极金属层,利用针等离子体放电装置在沉积膜层上进行刻蚀成型操作可以在栅极金属层上刻蚀出栅电极、栅线等。
本实施例提供的针等离子体放电装置,如图2所示采用如下结构,具有一个用于进行放电的放电部分1,放电部分1通过高压线2和等离子体放电管8的空心内电极4连接,通过地线3和等离子体放电管8的金属外电极连接,等离子体放电管8上设有通气孔5,以及等离子体束出口6,等离子体束出口6输出等离子体束6’。本实施例中一个针等离子体放电装置中的等离子体放电管8的数量可以是一个也可以是多个,如果是多个等离子体放电管8,则彼此之间采用并联的方式,并在高压线2和地线3之间,这样可以通过一次放电制作多个过孔15。如图3所示,采用多个等离子体放电管8的结构,可以使得各等离子体放电管8分别能够轰击不同的区域进行过孔刻蚀,通过这样的控制可以有效的提高工作的效率,在各等离子体放电管8能够轰击的区域内,通过外部IC驱动磁场生成装置16产生磁场,控制等离子体轰击的位置的改变。例如在需要制作100个过孔15的区域内,采用5个等离子体放电管8,分别对应20个过孔15的子区域,根据该设计要求设定参数,通过控制磁场生成装置16产生的磁场,使得一次放电一个等离子体放电管8产生的等离子束6’转换成20个较小的等离子束6”,制作20个过孔15,这样通过1次放电就可以完成全部的过孔制作,类似的如果设置20个等离子体放电管8则根据该设计要求设定参数,通过控制磁场16使得一次放电一个等离子体放电管8制作5个过孔15。由于制作过孔15可以不需要特别精确的位置控制,采用针等离子体放电装置实现起来较为简单,改造起来相对较为容易。
本实施例提供的针等离子体放电装置在钝化层14上制作过孔15的具体过程,是向针等离子体放电装置的等离子体放电管8输入氧气和氦气,针等离子体放电装置的放电部分1进行放电,产生等离子体在钝化层14上制作过孔15。实施时针对不同的过孔孔径的需求,预先设定的参数,可以通过控制进入针等离子体放电装置的等离子体放电管8的氧气和氦气的流量,来调节等离子体的释放量,控制过孔的深度。或者通过控制放电电压的大小,控制过孔15的面积。
在源漏电极层13上形成钝化层14步骤之前,可以是通过一次掩膜工艺形成半导体有源层12和源漏电极层13。如果生产的TFT阵列基板为TN型TFT阵列基板,则在形成半导体有源层12和源漏电极层13,之前还包括通过一次掩膜工艺形成栅极金属层10的步骤。
如图4所示,前述方法生成的TN型TFT阵列基板结构如下,由下到依次是,玻璃基板9、栅极金属层10、栅绝缘层11、半导体有源层12、源漏电极层13、钝化层14以及像素电极图像层17,其中钝化层14上有过孔15,过孔15的位置和源漏电极层13的漏电极所在区域相对应,这样像素电极图像层17通过过孔15和源漏电极层13的漏电极相导通。
本发明实施例中还提供一种阵列基板制造***,***的本体上设有:膜层制备装置,用于沉积阵列基板膜层,针等离子体放电装置,用于对沉积膜层进行刻蚀成型操作,形成所需的膜层图形。如图5所示,针等离子体放电装置的等离子体放电管8的空心内电极4为折线形空心电极,或者如图6所示为螺旋线形空心电极。这样可以加大气体和空心内电极4的接触面积,提高反应效率。
当然本实施例中图4、图5的方案只是优选的实施例,本实施例中只要是等离子体放电管的电极为环形电极均可,优选的采用同心环形电极。
最后应说明的是:以上实施例仅用以说明本发明的技术方案而非对其进行限制,尽管参照较佳实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对本发明的技术方案进行修改或者等同替换,而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。
Claims (11)
1.一种阵列基板制造方法,其特征在于,包括:
沉积阵列基板膜层;
利用针等离子体放电装置对沉积膜层进行刻蚀成型操作,形成所需的膜层图形;
针等离子体放电装置的等离子体放电管的电极为环形电极;
沉积阵列基板膜层包括:
在源漏电极层上形成钝化层;
利用针等离子体放电装置对沉积膜层进行刻蚀成型操作具体为:
利用针等离子体放电装置在钝化层制作过孔,过孔的位置和源漏电极层的漏电极所在区域相对应;
利用针等离子体放电装置对沉积膜层进行刻蚀成型操作后还包括:
在制作好过孔的钝化层上形成像素电极图像层,像素电极通过过孔和漏电极连通;
针等离子体放电装置包括多个并行连接的等离子体放电管,通过一次放电制作多个过孔;
控制磁场生成装置产生磁场,使得一次放电中一个等离子体放电管产生的等离子束转换成多个等离子束,一个等离子体放电管的一次放电制作多个过孔。
2.根据权利要求1所述的方法,其特征在于,各等离子体放电管在其能够轰击的区域内进行过孔刻蚀。
3.根据权利要求1或2所述的方法,其特征在于,在各等离子体放电管能够轰击的区域内,通过磁场控制等离子体轰击的位置。
4.根据权利要求1所述的方法,其特征在于,利用针等离子体放电装置在钝化层上制作过孔具体为:
向针等离子体放电装置的等离子体放电管输入氧气和氦气,针等离子体放电装置的放电部分进行放电,产生的等离子体束在钝化层上制作过孔。
5.根据权利要求4所述的方法,其特征在于,根据预先设定的参数,控制进入针等离子体放电装置的等离子体放电管的氧气和氦气的流量,调节等离子体的释放量,控制过孔的深度。
6.根据权利要求4所述的方法,其特征在于,根据预先设定的参数,控制放电电压的大小,控制过孔的面积。
7.根据权利要求1所述的方法,其特征在于,在源漏电极层上形成钝化层步骤前还包括:
通过一次掩膜工艺形成半导体有源层和源漏电极层的步骤。
8.根据权利要求7所述的方法,其特征在于,在形成半导体有源层和源漏电极层的步骤前还包括:
形成栅极金属层的步骤。
9.一种阵列基板制造***,其特征在于,***的本体上设有:
膜层制备装置,用于沉积阵列基板膜层;
针等离子体放电装置,用于对沉积膜层进行刻蚀成型操作,形成所需的膜层图形;
针等离子体放电装置的等离子体放电管的电极为环形电极;
针等离子体放电装置包括多个并行连接的等离子体放电管;
磁场生成装置,用于产生磁场,控制一次放电中一个等离子体放电管产生的等离子束转换成多个等离子束,一个等离子体放电管的一次放电制作多个过孔。
10.根据权利要求9所述的***,其特征在于,所述环形电极为同心环形电极。
11.根据权利要求9所述的***,其特征在于,所述环形电极的空心内电极为折线形空心电极,或者为螺旋线形空心电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110164454.9A CN102637633B (zh) | 2011-06-17 | 2011-06-17 | 一种阵列基板制造方法及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110164454.9A CN102637633B (zh) | 2011-06-17 | 2011-06-17 | 一种阵列基板制造方法及*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102637633A CN102637633A (zh) | 2012-08-15 |
CN102637633B true CN102637633B (zh) | 2015-08-12 |
Family
ID=46621981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110164454.9A Expired - Fee Related CN102637633B (zh) | 2011-06-17 | 2011-06-17 | 一种阵列基板制造方法及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102637633B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103454821B (zh) * | 2013-09-04 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种阵列基板、柔性显示器件及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1591792A (zh) * | 2003-09-05 | 2005-03-09 | 三星电子株式会社 | 等离子蚀刻机 |
CN101088150A (zh) * | 2004-11-16 | 2007-12-12 | 应用材料股份有限公司 | 用于半导体的拉伸及压缩应力材料 |
JP2008124028A (ja) * | 2006-11-14 | 2008-05-29 | Lg Electronics Inc | プラズマ発生装置、プラズマ発生方法、及びそれを用いたプラズマディスプレイ装置の製造方法 |
CN101308299A (zh) * | 2007-05-14 | 2008-11-19 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
CN101326613A (zh) * | 2005-12-07 | 2008-12-17 | 艾克塞利斯技术公司 | 用于去除表面层而不损失基片的中等压力等离子体*** |
CN201674722U (zh) * | 2010-05-12 | 2010-12-15 | 中国科学院嘉兴微电子仪器与设备工程中心 | 同一平面等离子体发生器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5397420A (en) * | 1991-03-03 | 1995-03-14 | Nippondenso Co., Ltd. | Fine structure forming device |
JP2000208487A (ja) * | 1999-01-11 | 2000-07-28 | Speedfam-Ipec Co Ltd | 局部エッチング装置及び局部エッチング方法 |
FR2797997B1 (fr) * | 1999-08-26 | 2002-04-05 | Cit Alcatel | Procede et dispositif pour le traitement de substrat sous vide par plasma |
TW200300649A (en) * | 2001-11-27 | 2003-06-01 | Alps Electric Co Ltd | Plasma processing apparatus, its driving method, matching circuit design system, and plasma processing method |
-
2011
- 2011-06-17 CN CN201110164454.9A patent/CN102637633B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1591792A (zh) * | 2003-09-05 | 2005-03-09 | 三星电子株式会社 | 等离子蚀刻机 |
CN101088150A (zh) * | 2004-11-16 | 2007-12-12 | 应用材料股份有限公司 | 用于半导体的拉伸及压缩应力材料 |
CN101326613A (zh) * | 2005-12-07 | 2008-12-17 | 艾克塞利斯技术公司 | 用于去除表面层而不损失基片的中等压力等离子体*** |
JP2008124028A (ja) * | 2006-11-14 | 2008-05-29 | Lg Electronics Inc | プラズマ発生装置、プラズマ発生方法、及びそれを用いたプラズマディスプレイ装置の製造方法 |
CN101308299A (zh) * | 2007-05-14 | 2008-11-19 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
CN201674722U (zh) * | 2010-05-12 | 2010-12-15 | 中国科学院嘉兴微电子仪器与设备工程中心 | 同一平面等离子体发生器 |
Also Published As
Publication number | Publication date |
---|---|
CN102637633A (zh) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101656232B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN103199084B (zh) | 基板对位标记、基板及基板对位标记的制作方法 | |
CN103715147B (zh) | 互补型薄膜晶体管驱动背板及其制作方法、显示面板 | |
CN104981086B (zh) | 增强型射频感应耦合等离子体放电装置 | |
US20140065804A1 (en) | Low temperature polysilicon thin film and manufacturing method thereof | |
CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
CN103268855B (zh) | 多晶硅形成方法、tft阵列基板制造方法及显示装置 | |
CN101819363A (zh) | Tft-lcd阵列基板及其制造方法 | |
CN104485278A (zh) | 一种阵列基板的掺杂方法和掺杂设备 | |
CN103199116B (zh) | 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路 | |
CN107170759A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN104037127A (zh) | 一种多晶硅层及显示基板的制备方法、显示基板 | |
CN102651322A (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示器件 | |
CN103762199A (zh) | 一种液晶显示器的阵列基板的制造方法 | |
CN101777493A (zh) | 硬掩膜层刻蚀方法 | |
CN104022079A (zh) | 薄膜晶体管基板的制造方法 | |
CN102651399B (zh) | 微晶非晶硅复合型薄膜晶体管及其制造方法 | |
CN102543687B (zh) | 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法 | |
CN102637633B (zh) | 一种阵列基板制造方法及*** | |
CN103996717B (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
CN102299104A (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
CN105097453A (zh) | 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置 | |
CN104627956A (zh) | 一种rf mems器件双层光刻胶牺牲层的制备方法 | |
CN102023431B (zh) | Tft-lcd阵列基板及其制造方法 | |
CN107275191B (zh) | 一种薄膜晶体管及制备方法、阵列基板和显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150812 Termination date: 20200617 |