CN102629606A - 阵列基板及其制备方法和显示装置 - Google Patents
阵列基板及其制备方法和显示装置 Download PDFInfo
- Publication number
- CN102629606A CN102629606A CN2011102884215A CN201110288421A CN102629606A CN 102629606 A CN102629606 A CN 102629606A CN 2011102884215 A CN2011102884215 A CN 2011102884215A CN 201110288421 A CN201110288421 A CN 201110288421A CN 102629606 A CN102629606 A CN 102629606A
- Authority
- CN
- China
- Prior art keywords
- public electrode
- data wire
- electrode
- pixel
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 12
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 230000005684 electric field Effects 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 239000011347 resin Substances 0.000 claims description 28
- 229920005989 resin Polymers 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 26
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 6
- 239000012780 transparent material Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001976 improved effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明公开了一种阵列基板及其制备方法和显示装置,涉及液晶显示技术领域,能够在不影响像素的透过率的前提下,大大降低数据线负载,从而减小液晶面板的功耗。该阵列基板包括:由栅线和数据线交叉限定的像素区域,所述像素区域内设有薄膜晶体管和像素电极;与所述像素电极配合产生边缘电场的条状的公共电极,所述公共电极与所述像素电极之间设有绝缘层;所述公共电极包括:覆盖在数据线上方且宽度大于数据线的第一公共电极和设置在像素电极上方的第二公共电极,所述第一公共电极对应于数据线的区域镂空。本发明应用于平面电场模式的液晶装置。
Description
技术领域
本发明涉及液晶显示技术领域,尤其涉及一种阵列基板及其制备方法和显示装置。
背景技术
ADSDS(Advanced Super Dimension Switch),简称ADS,即高级超维场开关技术,通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(Push Mura)等优点。在现有的AD-SDS模式液晶显示器中,公共电极和像素电极由透明导体制成,从而增加了开口率和透光率,并且公共电极和像素电极之间所形成的空间比上、下基板间的空间更狭窄,从而在公共电极和像素电极之间形成边缘电场,使得液晶分子在平行于基板的平面方向上发生旋转转换,从而提高液晶层的透光效率。
为了避免数据线上方的遮光区对开口率的影响,提高像素的透过率,现有技术提供一种像素结构,如图1所示,去掉数据线1上方的遮光区,设置与数据线1相平行的条状的公共电极2,一部分条状的公共电极2设置在像素电极3上方,另一部分条状的公共电极2覆盖在数据线1上方,并且宽度大于数据线1的宽度,通过在数据线1上方形成公共电极2的覆盖来抑制数据线1对液晶电场的干扰,防止发生漏光等不利影响,进而提高像素的透过率。
然而,发明人发现现有技术的像素结构在数据线上的负载过大,并且覆盖在数据线上的公共电极与数据线之间的电容在功耗方面占比最大,造成整个液晶面板的功耗大大增加。
发明内容
本发明所要解决的技术问题在于提供一种阵列基板及其制备方法和显示装置,能够在不影响像素的透过率的前提下,大大降低数据线负载,从而减小液晶面板的功耗。
为解决上述技术问题,本发明实施例采用如下技术方案:
一种阵列基板,包括:由栅线和数据线交叉限定的像素区域,所述像素区域内设有薄膜晶体管和像素电极;与所述像素电极配合产生电场的条状的公共电极,所述公共电极与所述像素电极之间设有绝缘层;所述公共电极包括:覆盖在数据线上方且宽度大于数据线的第一公共电极和设置在像素电极上方的第二公共电极,
所述第一公共电极对应于数据线的区域镂空。
所述条状的公共电极的排布平行于所述数据线的排布方向。
所述第二公共电极在每一个像素区域内等距排布。
所述第一公共电极的边缘与与其相邻的第二公共电极的边缘相连接。
所述数据线所在的层与所述公共电极所在的层之间设置有树脂层。
所述树脂层设置在所述数据线所在的层与所述像素电极所在的层之间。
一种阵列基板的制备方法,包括:
在基板上形成栅线、数据线、薄膜晶体管和像素电极,且所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接;
在形成有栅线、数据线、薄膜晶体管和像素电极的基板上形成与所述像素电极配合产生电场的条状的公共电极,所述公共电极与所述像素电极之间设有绝缘层,所述公共电极包括:覆盖在数据线上方且宽度大于数据线的第一公共电极和设置在像素电极上方的第二公共电极,所述第一公共电极对应于数据线的区域镂空。
所述第二公共电极在每一个像素区域内为等距排布。
所述第一公共电极的边缘与与其相邻的第二公共电极的边缘相连接。
还包括:
在所述数据线所在的层与所述公共电极所在的层之间设置树脂层。
所述在所述数据线所在的层与所述公共电极所在的层之间设置树脂层具体为:
在所述数据线所在的层与所述像素电极所在的层之间设置树脂层。
一种显示装置,包括上述的阵列基板。
在本实施例的技术方案中,由底部的面状像素电极和上部的条状公共电极形成电场,上部公共电极和底部像素电极通过绝缘层隔开,上部的条状公共电极包括在数据线上方且覆盖数据线边缘的镂空的第一公共电极和像素电极上方的第二公共电极,通过这样的设计方案,既能够不影响像素的透过率,又能大大降低数据线负载,从而减小液晶面板的功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术阵列基板的剖面结构示意图;
图2为本发明实施例中阵列基板的剖面结构示意图之一;
图3为本发明实施例中阵列基板的剖面结构示意图之二;
图4为本发明实施例中阵列基板的制备方法的流程图。
附图标记说明:
1-数据线; 2-公共电极; 3-像素电极;
4-绝缘层; 5-树脂层; 21-第一公共电极;
22-第二公共电极。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种阵列基板及其制备方法和显示装置,能够在不影响像素的透过率的前提下,大大降低数据线负载,从而减小液晶面板的功耗。
实施例一
本发明实施例提供一种阵列基板,如图2所示,该阵列基板包括:由栅线(图中未示出)和数据线1交叉限定的像素区域,所述像素区域内设有薄膜晶体管(图中未示出)和像素电极3;与所述像素电极3配合产生电场的条状的公共电极2,所述公共电极2与所述像素电极3之间设有绝缘层4;所述公共电极2包括:覆盖在数据线1上方且宽度大于数据线1的第一公共电极21和设置在像素电极3上方的第二公共电极22,所述第一公共电极21对应于数据线1的区域镂空。本领域的技术人员可以理解,条状的公共电极2整体上是导通的,即第一公共电极21和第二公共电极22是导通的,因其是本领域公知常识,故图中未示出。
由于在现有技术提供的方案中,将公共电极完全覆盖在数据线上方,造成数据线上的负载过大,并且覆盖在数据线上的公共电极与数据线之间的电容在功耗方面占比最大,导致整个液晶面板的功耗大大增加,因此,本实施例提供的阵列基板,其覆盖在数据线上的第一公共电极采用为对应于数据线的区域是中间镂空的结构,这样能大大降低数据线上的寄生电容,从而降低功耗。
优选地,条状公共电极的排布平行于数据线的排布方向,即所述第一公共电极21和第二公共电极22的排布方向平行于数据线的排布方向。
进一步地,所述第二公共电极22在每一个像素区域内为等距排布,在像素区域内,条状的公共电极形成等距排布,能够形成比较均匀的电场,具有更好的光特性。
再进一步地,如图3所示,为了抑制数据线1对液晶电场造成的干扰,需要将第一公共电极21的边缘做的足够宽,可以将所述第一公共电极21的边缘与与其相邻的第二公共电极22的边缘相连接。
进一步地,如图2和图3所示,为了防止第一公共电极21镂空后数据线1对液晶电场造成的干扰,在所述数据线1所在的层与所述公共电极2所在的层之间设置一层树脂层5,该树脂层5采用树脂材料,树脂材料由于其具有较低的介电常数和比较大的厚度,对于降低数据线对液晶电场的不利影响有很大的改善作用。本领域的技术人员可以理解,所述树脂材料应为透明材料;并且,上述绝缘层4也应为透明材料。
需要说明的是,树脂层5可以设置在所述数据线1所在的层与所述公共电极2所在的层之间的任意一层;优选地,在所述数据线1所在的层与所述像素电极3所在的层之间设置树脂层5,能够有效减少数据线对液晶电场造成的干扰,并且不会影响到公共电极2与像素电极3之间的存储电容。本领域的技术人员可以理解,本发明各实施例中,除了公共电极及其关联设计与现有技术不同之外,其他部分均可以使用所有合适的现有技术;比如:当树脂层5设置在数据线1和像素电极3之间的时候,像素设计上需要在树脂层上开设过孔,用于TFT漏极与像素电极3的连接;当树脂层5设置在像素电极3和公共电极2之间的时候,在像素设计时,TFT的漏极可以跟像素电极3直接搭接,因此,可以不做过孔设计,这时候也可以去掉绝缘层4。
在本实施例的技术方案中,由底部的面状像素电极和上部的条状公共电极形成电场,上部公共电极和底部像素电极通过绝缘层隔开,上部的条状公共电极包括在数据线上方且覆盖数据线边缘的镂空的第一公共电极和像素电极上方的第二公共电极,通过这样的设计方案,既能够不影响像素的透过率,又能大大降低数据线负载,从而减小液晶面板的功耗。
实施例二
本发明实施例提供一种上述实施例所述的阵列基板的制备方法,如图4所示,该方法包括:
步骤101、在基板上形成栅线、数据线、薄膜晶体管和像素电极,且所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接;
步骤102、在形成有栅线、数据线、薄膜晶体管和像素电极的基板上形成与所述像素电极配合产生电场的条状的公共电极,所述公共电极与所述像素电极之间设有绝缘层,所述公共电极包括:覆盖在数据线上方且宽度大于数据线的第一公共电极和设置在像素电极上方的第二公共电极,所述第一公共电极对应于数据线的区域镂空。
进一步地,所述条状的公共电极的排布平行于所述数据线的排布方向。即所述第一公共电极和第二公共电极的排布方向平行于数据线的排布方向。
进一步地,所述第二公共电极在每一个像素区域内为等距排布。在像素区域内,条状的公共电极形成等距排布,能够形成比较均匀的电场,具有更好的光特性。
进一步地,为了抑制数据线对液晶电场造成的干扰,需要将第一公共电极的边缘做的足够宽,可以将所述第一公共电极的边缘与与其相邻的第二公共电极的边缘相连接。
进一步地,为了防止第一公共电极镂空后数据线对液晶电场造成的干扰,该方法还包括:
在所述数据线所在的层与所述公共电极所在的层之间设置树脂层。该步骤需要在步骤101中的相应具体步骤中实现,比如形成数据线之后、形成像素电极之前。
该树脂层采用树脂材料,树脂材料由于其具有较低的介电常数和比较大的厚度,对于降低数据线对液晶电场的不利影响有很大的改善作用。本领域的技术人员可以理解,所述树脂材料应为透明材料;并且,上述绝缘层也应为透明材料。
所述在所述数据线所在的层与所述公共电极所在的层之间设置树脂层具体为:
在所述数据线所在的层与所述像素电极所在的层之间设置树脂层。这样,能够有效减少数据线对液晶电场造成的干扰,并且不会影响到公共电极与像素电极之间的存储电容。
在本实施例的技术方案中,由底部的面状像素电极和上部的条状公共电极形成电场,上部公共电极和底部像素电极通过绝缘层隔开,上部的条状公共电极包括在数据线上方且覆盖数据线边缘的镂空的第一公共电极和像素电极上方的第二公共电极,通过这样的设计方案,既能够不影响像素的透过率,又能大大降低数据线负载,从而减小液晶面板的功耗。
实施例三
本发明实施例提供一种显示装置,使用了实施例一所述的阵列基板。该显示装置可以是液晶面板、手机、笔记本电脑、液晶显示器、导航仪等。由于采用了实施例一中的阵列基板,所述显示装置可以在不影响像素的透过率的情况下,大大降低数据线负载,从而减小功耗。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种阵列基板,包括:由栅线和数据线交叉限定的像素区域,所述像素区域内设有薄膜晶体管和像素电极;与所述像素电极配合产生电场的条状的公共电极,所述公共电极与所述像素电极之间设有绝缘层;所述公共电极包括:覆盖在数据线上方且宽度大于数据线的第一公共电极和设置在像素电极上方的第二公共电极,其特征在于,
所述第一公共电极对应于数据线的区域镂空。
2.根据权利要求1所述的阵列基板,其特征在于,
所述条状的公共电极的排布平行于所述数据线的排布方向。
3.根据权利要求2所述的阵列基板,其特征在于,
所述第二公共电极在每一个像素区域内等距排布。
4.根据权利要求3所述的阵列基板,其特征在于,
所述第一公共电极的边缘与与其相邻的第二公共电极的边缘相连接。
5.根据权利要求1-4任一权利要求所述的阵列基板,其特征在于,
所述数据线所在的层与所述公共电极所在的层之间设置有树脂层。
6.根据权利要求5所述的阵列基板,其特征在于,
所述树脂层设置在所述数据线所在的层与所述像素电极所在的层之间。
7.一种阵列基板的制备方法,其特征在于,包括:
在基板上形成栅线、数据线、薄膜晶体管和像素电极,且所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接;
在形成有栅线、数据线、薄膜晶体管和像素电极的基板上形成与所述像素电极配合产生电场的条状的公共电极,所述公共电极与所述像素电极之间设有绝缘层,所述公共电极包括:覆盖在数据线上方且宽度大于数据线的第一公共电极和设置在像素电极上方的第二公共电极,所述第一公共电极对应于数据线的区域镂空。
8.根据权利要求7所述的方法,其特征在于,
所述条状的公共电极的排布平行于所述数据线的排布方向。
9.根据权利要求8所述的方法,其特征在于,
所述第二公共电极在每一个像素区域内为等距排布。
10.根据权利要求9所述的方法,其特征在于,
所述第一公共电极的边缘与与其相邻的第二公共电极的边缘相连接。
11.根据权利要求7-10任一权利要求所述的方法,其特征在于,还包括:
在所述数据线所在的层与所述公共电极所在的层之间设置树脂层。
12.根据权利要求11所述的方法,其特征在于,所述在所述数据线所在的层与所述公共电极所在的层之间设置树脂层具体为:
在所述数据线所在的层与所述像素电极所在的层之间设置树脂层。
13.一种显示装置,其特征在于,包括权利要求1~6任一项所述的阵列基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110288421.5A CN102629606B (zh) | 2011-09-26 | 2011-09-26 | 阵列基板及其制备方法和显示装置 |
PCT/CN2012/081899 WO2013044783A1 (zh) | 2011-09-26 | 2012-09-25 | 阵列基板及其制备方法和显示装置 |
US13/704,764 US9099356B2 (en) | 2011-09-26 | 2012-09-25 | Array substrate with hollowed common electrode above data line and manufacturing method thereof and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110288421.5A CN102629606B (zh) | 2011-09-26 | 2011-09-26 | 阵列基板及其制备方法和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102629606A true CN102629606A (zh) | 2012-08-08 |
CN102629606B CN102629606B (zh) | 2015-02-04 |
Family
ID=46587829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110288421.5A Active CN102629606B (zh) | 2011-09-26 | 2011-09-26 | 阵列基板及其制备方法和显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9099356B2 (zh) |
CN (1) | CN102629606B (zh) |
WO (1) | WO2013044783A1 (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102854681A (zh) * | 2012-09-26 | 2013-01-02 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置以及阵列基板的制造方法 |
WO2013044783A1 (zh) * | 2011-09-26 | 2013-04-04 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法和显示装置 |
CN103488004A (zh) * | 2013-09-26 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶面板及显示装置 |
WO2014187117A1 (zh) * | 2013-05-24 | 2014-11-27 | 合肥京东方光电科技有限公司 | 阵列基板及其制备方法以及包括该阵列基板的显示装置 |
CN104914639A (zh) * | 2015-06-26 | 2015-09-16 | 深圳市华星光电技术有限公司 | 一种tft基板及显示装置 |
WO2016127340A1 (zh) * | 2015-02-11 | 2016-08-18 | 华为技术有限公司 | 一种边缘电场开关型液晶显示装置 |
WO2017004948A1 (zh) * | 2015-07-09 | 2017-01-12 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN106773227A (zh) * | 2017-03-02 | 2017-05-31 | 上海天马微电子有限公司 | 一种液晶显示装置及液晶显示装置的制造方法 |
CN107121802A (zh) * | 2017-05-05 | 2017-09-01 | 惠科股份有限公司 | 一种显示面板和显示面板的制造方法 |
CN107221292A (zh) * | 2012-11-19 | 2017-09-29 | 索尼公司 | 发光装置与显示装置 |
CN108594551A (zh) * | 2018-04-28 | 2018-09-28 | 京东方科技集团股份有限公司 | 阵列基板及其数据线断路的修复方法和显示装置 |
WO2019019610A1 (zh) * | 2017-07-28 | 2019-01-31 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
WO2021103129A1 (zh) * | 2019-11-27 | 2021-06-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103489826B (zh) * | 2013-09-26 | 2015-08-05 | 京东方科技集团股份有限公司 | 阵列基板、制备方法以及显示装置 |
CN105655295A (zh) * | 2016-01-28 | 2016-06-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101093329A (zh) * | 2006-06-21 | 2007-12-26 | Lg.菲利浦Lcd株式会社 | 用于共平面开关模式液晶显示器的阵列基板及其制造方法 |
CN101995709A (zh) * | 2009-08-27 | 2011-03-30 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板及其制造方法 |
US20110156165A1 (en) * | 2009-12-31 | 2011-06-30 | Jang Jin Hee | Thin film transistor array substrate and method for fabricating the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4108589B2 (ja) * | 2003-11-05 | 2008-06-25 | Nec液晶テクノロジー株式会社 | 液晶表示装置及びその製造方法 |
KR101201304B1 (ko) * | 2005-05-06 | 2012-11-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
KR20120080885A (ko) * | 2011-01-10 | 2012-07-18 | 삼성모바일디스플레이주식회사 | 액정 표시 장치 |
CN102637634B (zh) * | 2011-08-12 | 2014-02-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN102629606B (zh) * | 2011-09-26 | 2015-02-04 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法和显示装置 |
-
2011
- 2011-09-26 CN CN201110288421.5A patent/CN102629606B/zh active Active
-
2012
- 2012-09-25 WO PCT/CN2012/081899 patent/WO2013044783A1/zh active Application Filing
- 2012-09-25 US US13/704,764 patent/US9099356B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101093329A (zh) * | 2006-06-21 | 2007-12-26 | Lg.菲利浦Lcd株式会社 | 用于共平面开关模式液晶显示器的阵列基板及其制造方法 |
CN101995709A (zh) * | 2009-08-27 | 2011-03-30 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板及其制造方法 |
US20110156165A1 (en) * | 2009-12-31 | 2011-06-30 | Jang Jin Hee | Thin film transistor array substrate and method for fabricating the same |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013044783A1 (zh) * | 2011-09-26 | 2013-04-04 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法和显示装置 |
US9099356B2 (en) | 2011-09-26 | 2015-08-04 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate with hollowed common electrode above data line and manufacturing method thereof and display device |
CN102854681B (zh) * | 2012-09-26 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置以及阵列基板的制造方法 |
CN102854681A (zh) * | 2012-09-26 | 2013-01-02 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置以及阵列基板的制造方法 |
CN107221292A (zh) * | 2012-11-19 | 2017-09-29 | 索尼公司 | 发光装置与显示装置 |
WO2014187117A1 (zh) * | 2013-05-24 | 2014-11-27 | 合肥京东方光电科技有限公司 | 阵列基板及其制备方法以及包括该阵列基板的显示装置 |
US9740061B2 (en) | 2013-09-26 | 2017-08-22 | Boe Technology Group Co., Ltd. | Array substrate, liquid crystal panel and display device |
CN103488004A (zh) * | 2013-09-26 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶面板及显示装置 |
WO2015043065A1 (zh) * | 2013-09-26 | 2015-04-02 | 京东方科技集团股份有限公司 | 阵列基板、液晶面板及显示装置 |
WO2016127340A1 (zh) * | 2015-02-11 | 2016-08-18 | 华为技术有限公司 | 一种边缘电场开关型液晶显示装置 |
CN104914639A (zh) * | 2015-06-26 | 2015-09-16 | 深圳市华星光电技术有限公司 | 一种tft基板及显示装置 |
WO2017004948A1 (zh) * | 2015-07-09 | 2017-01-12 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN106773227A (zh) * | 2017-03-02 | 2017-05-31 | 上海天马微电子有限公司 | 一种液晶显示装置及液晶显示装置的制造方法 |
CN107121802A (zh) * | 2017-05-05 | 2017-09-01 | 惠科股份有限公司 | 一种显示面板和显示面板的制造方法 |
WO2018201510A1 (zh) * | 2017-05-05 | 2018-11-08 | 惠科股份有限公司 | 一种显示面板和显示面板的制造方法 |
WO2019019610A1 (zh) * | 2017-07-28 | 2019-01-31 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN108594551A (zh) * | 2018-04-28 | 2018-09-28 | 京东方科技集团股份有限公司 | 阵列基板及其数据线断路的修复方法和显示装置 |
WO2021103129A1 (zh) * | 2019-11-27 | 2021-06-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Also Published As
Publication number | Publication date |
---|---|
US20140054617A1 (en) | 2014-02-27 |
WO2013044783A1 (zh) | 2013-04-04 |
CN102629606B (zh) | 2015-02-04 |
US9099356B2 (en) | 2015-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102629606B (zh) | 阵列基板及其制备方法和显示装置 | |
US10088720B2 (en) | TFT array substrate and display device with tilt angle between strip-like pixel electrodes and direction of initial alignment of liquid crystals | |
JP5654677B2 (ja) | 液晶表示パネル及び液晶表示装置 | |
CN104880871B (zh) | 显示面板和显示装置 | |
EP2660651B1 (en) | Array substrate, manufacturing method therefor and display device | |
CN102629055B (zh) | 显示器件的阵列基板、彩膜基板及其制备方法 | |
EP2717093A1 (en) | Display substrate and liquid crystal display panel having the same | |
US9041890B2 (en) | Pixel structure, array substrate, and liquid crystal display panel | |
CN103645589B (zh) | 显示装置、阵列基板及其制作方法 | |
CN104834142A (zh) | 像素结构、阵列基板及显示装置 | |
KR20040082796A (ko) | 횡전계형 액정표시장치 및 그 제조방법 | |
CN102629047B (zh) | 像素单元、阵列基板、液晶面板及显示设备 | |
TWI412858B (zh) | 畫素結構 | |
CN102967971B (zh) | 阵列基板以及显示装置 | |
US9645453B2 (en) | Liquid crystal panel having a plurality of first common electrodes and a plurality of first pixel electrodes alternately arranged on a lower substrate, and display device incorporating the same | |
CN103838044B (zh) | 基板及其制造方法、显示装置 | |
CN103412447A (zh) | 一种液晶显示面板和显示装置 | |
CN102629038A (zh) | Tft阵列基板及其制作方法和显示装置 | |
CN102566170B (zh) | 像素基板及其制作方法、液晶显示面板、液晶显示装置 | |
JP2013182127A (ja) | 液晶ディスプレイ | |
US9766510B2 (en) | Pixel unit and array substrate | |
KR20090054194A (ko) | 횡전계 방식 액정표시장치 및 그 제조방법 | |
KR102098161B1 (ko) | 액정표시장치용 어레이 기판 | |
US20160103371A1 (en) | Liquid crystal display device | |
CN202948234U (zh) | 阵列基板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |