CN102623580A - 光电元件及其制造方法 - Google Patents
光电元件及其制造方法 Download PDFInfo
- Publication number
- CN102623580A CN102623580A CN2011100294656A CN201110029465A CN102623580A CN 102623580 A CN102623580 A CN 102623580A CN 2011100294656 A CN2011100294656 A CN 2011100294656A CN 201110029465 A CN201110029465 A CN 201110029465A CN 102623580 A CN102623580 A CN 102623580A
- Authority
- CN
- China
- Prior art keywords
- transition zone
- transition
- pore space
- lamination
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Photovoltaic Devices (AREA)
Abstract
本发明公开一种光电元件及其制造方法,该光电元件包括:基板及位于基板之上的第一过渡叠层,其中第一过渡叠层包括至少一第一过渡层,位于基板之上,且第一过渡层内部具有至少一孔洞结构,及第二过渡层,为非故意掺杂层或未掺杂层,且位于第一过渡层之上。
Description
技术领域
本发明涉及一种具有形成在半导体与基板间的缓冲叠层结构的光电元件。
背景技术
发光二极管是半导体元件中一种被广泛使用的光源。相较于传统的白炽灯泡或荧光灯管,发光二极管具有省电及使用寿命较长的特性,因此逐渐取代传统光源,而应用于各种领域,如交通标志、背光模块、路灯照明、医疗设备等产业。
随着发光二极管光源的应用与发展对于亮度的需求越来越高,如何增加其发光效率以提高其亮度,便成为产业界所共同努力的重要方向。
图4A为已知的发光元件结构示意图,如图4A所示,已知的发光元件100,包括有透明基板10、缓冲层11、位于透明基板10上的半导体叠层12,以及至少一电极14位于上述半导体叠层12上,其中上述的半导体叠层12由下而上至少包括第一导电型半导体层120、活性层122以及第二导电型半导体层124。其中缓冲层11中包括至少一孔隙111。
然而,如图4B所示,在已知的发光元件100中,由于缓冲层11中的孔隙111容易造成发光元件100产生灰面,反而降低透光性。
发明内容
一种光电元件,包括:基板,及第一过渡叠层,位于基板之上,其中第一过渡叠层包括至少一第一过渡层,位于基板之上,且第一过渡层内部具有至少一孔洞结构,及第二过渡层,为非故意掺杂层或未掺杂层,且位于第一过渡层之上。
附图说明
图1A~1E为本发明实施例的光电元件的工艺示意图;
图1F为依本发明实施例所形成光电元件的部分扫描式电子显微镜(Scanning Electron Microscopy,SEM)图;
图2A~图2C为显示本发明另一实施例的光电元件结构简图;
图3A~图3C为显示本发明另一实施例的光电元件结构简图;
图4A为已知的发光元件结构示意图;及
图4B为已知的发光元件结构俯视图。
附图标记说明
基板101 第二过渡层1022
第一过渡叠层102a 第一半导体层103
第二过渡叠层102b 有源层104
第三过渡叠层102c 第二半导体层105
第一过渡层1021 电极106、107
具体实施方式
为了使本发明的叙述更加详尽与完备,请参照下列描述并配合图1A至图1E的图示。如图1A~图1E所例示,依据本发明第一实施例的光电元件100的制造方法简述如下:如图1A~1B所示,在具有法线方向N的基板101第一表面1011上生长第一过渡层1021,其中第一过渡层1021的厚度可介于0.3μm~3μm,或0.4μm~3μm,或0.5μm~3μm,或0.7μm~3μm,或1μm~3μm,或2μm~3μm。
之后,第一过渡层1021可通过电化学蚀刻、各向异性蚀刻,例如感应耦合等离子体(inductive coupling plasma,ICP)的干蚀刻,或使用草酸、氢氧化钾、或磷酸硫酸溶液等单一溶液或混合溶液进行湿蚀刻,使第一过渡层1021的内部包括至少一个孔洞结构,例如为孔洞(pore,void,bore)、针孔(pinhole),或至少两个孔洞结构可相互连结形成网状孔洞结构(porousstructure),其形成的一种方法可参阅本申请人的第201010298188.4号中国专利申请案,并引用其作为本申请文件的一部分。该方法例如可包含步骤:提供基板,具有表面并具有与该表面垂直的法线方向;形成第一半导体层于该基板的该表面上;图案化该第一半导体层;形成第二半导体层于该基板上且覆盖该图案化的第一半导体层;形成至少一孔洞结构,位于该第二半导体层及该基板的该表面间。在一个实施例中,该第一半导体层通过蚀刻被图案化为半导体柱,在之后于图案化的第一半导体层上生长第二半导体层时,会在两相邻第一半导体柱与基板的表面之间形成孔洞。通过调整蚀刻方式,可以形成不同形状的半导体柱,从而形成不同形状的孔洞。该至少一孔洞结构其完整截面形状可以为吊钟形或巫师帽形其中之一。该孔洞结构的完整截面呈现为巫师帽形时,包含平盘状的下部,及锥状的上部,其中该上部的顶端可为尖角、弧状或球状,且该孔洞结构由上视方向观之,上部位于下部之中。
之后,如图1B所示,在第一过渡层1021上生长第二过渡层1022,其中第一过渡层1021与第二过渡层1022可合称为第一过渡叠层102a。第二过渡层1022的生长温度可介于800~1200℃,压力范围100~700mbar,其调整为配合第一过渡层1021的孔洞大小与密度,以在第一过渡层1021之上进行横向修补愈合,使靠近第一过渡层1021与第二过渡层1022介面的孔洞变小,并继续生长第二过渡层1022。
其中上述多层第一过渡层1021可包括相同或不同宽度的孔洞结构。在实施例中,上述多层第一过渡层1021各层中的孔洞结构的宽度从靠近基板处往靠近第二过渡层1022方向渐减。在本实施例中,第一过渡叠层102a的材料包括一种或一种以上的元素选自镓(Ga)、铝(Al)、铟(In)、砷(As)、磷(P)、氮(N)以及硅(Si)所构成群组。在实施例中,第一过渡层1021可为n-型掺杂层,掺杂浓度可介于1E15~1E19(个)cm-3,或1E16~1E19cm-3,或1E17~1E19cm-3,或1E18~1E19cm-3,或5×1E18~1E19cm-3,或5×1E17~1E19cm-3,或5×1E17~1E18cm-3。在实施例中,第二过渡层1022为非故意掺杂层(unintentional doped layer)或未掺杂层(undoped layer)。
在本实施例中,第一过渡层1021中的孔洞或网状孔洞的宽度可介于10nm~2000nm,或100nm~2000nm,或300nm~2000nm,或500nm~2000nm,或800nm~2000nm,或1000nm~2000nm,或1300nm~2000nm,或1500nm~2000nm,或1800nm~2000nm。在实施例中,较接近基板的孔洞宽度大于较接近第二过渡层的孔洞宽度。
在另一实施例中,第一过渡层1021中的多个孔洞或网状孔洞群可为规则阵列结构。其中多个孔洞的平均宽度Wx可介于10nm~2000nm,或100nm~2000nm,或300nm~2000nm,或500nm~2000nm,或800nm~2000nm,或1000nm~2000nm,或1300nm~2000nm,或1500nm~2000nm,或1800nm~2000nm。在实施例中,上述多个孔洞或网状孔洞群的平均间距可介于10nm~2000nm,或100nm~2000nm,或300nm~2000nm,或500nm~2000nm,或800nm~2000nm,或1000nm~2000nm,或1300nm~2000nm,或1500nm~2000nm,或1800nm~2000nm。
上述多个孔洞或网状孔洞群形成的孔隙度Φ(porosity)定义为孔洞或网状孔洞群的总体积VV除以整体体积其中整体体积VT为第一过渡层1021总体积。在本实施例中,孔隙度Φ可介于5%-90%,或10%-90%,或20%-90%,或30%-90%,或40%-90%,或50%-90%,或60%-90%,或70%-90%,或80%-90%。接着,如图1C所示,在上述第二过渡层1022之上继续生长第一半导体层103、有源层104与第二半导体层105。
最后,如图1D所示,在第二半导体层105与基板101之上分别形成两电极106、107以形成垂直式光电元件100。
在另一实施例中,如图1E所示,蚀刻部分上述有源层104与第二半导体层105以露出部分第一半导体层103后,在第一半导体层103及第二半导体层105之上形成两电极106、107以形成水平式光电元件100’。上述电极106、107材料可选自:铬(Cr)、钛(Ti)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)、或银(Ag)等金属材料。
图1F为依本发明上述实施例所形成光电元件的部分扫描式电子显微镜(Scanning Electron Microscopy,SEM)图,其中包括基板101、第一过渡层1021、第二过渡层1022与第一半导体层103。
上述第一过渡层1021中的多个孔洞或网状孔洞群为中空结构,此多个孔洞或网状孔洞群具有折射率,适可作为空气透镜,当光线于光电元件100中行进至多个孔洞或网状孔洞群时,由于多个孔洞或网状孔洞群内外部材料折射率的差异(例如,半导体层的折射率约介于2~3之间,空气的折射率为1),光线会在多个孔洞或网状孔洞群处改变行进方向而离开光电元件,因而增加光摘出效率。另外,多个孔洞或网状孔洞群也可作为散射中心(scattering center)以改变光子的行进方向并且减少全反射。通过孔洞密度的增加,可更增加上述功效。
而第二过渡层1022可为非故意掺杂层(unintentional doped layer)或未掺杂层(undoped layer),其生长在第一过渡层1021上时是先进行上述多个孔洞或网状孔洞群结构的修补与愈合,再往上继续外延生长,可避免直接生长n型或p型掺杂的半导体层时因掺杂物质,例如为(Si)或镁(Mg)吸附于孔洞周围,而造成透光性下降,反而使光电元件的光取出效率下降。
如图2A~图2C所例示,显示本发明另一实施例的光电元件结构简图:如图2A~图2C所示,第一过渡叠层102a也可包括多层的第一过渡层1021与一层第二过渡层1022。如图2A所示,可包括两层第一过渡层1021形成于基板(图未示)之上及一层第二过渡层1022形成于第一过渡层1021之上。
如图2B所示,可包括三层第一过渡层1021形成于基板(图未示)之上及一层第二过渡层1022形成于第一过渡层1021之上。如图2C所示,依元件的实际设计也可包括n层的第一过渡层1021,其中n≥4,以达到更好的光学效果或减少应力的效果。在本实施例中,任一第一过渡层1021中包括至少一个孔洞结构,可为孔洞(pore,void,bore)、针孔(pinhole),或至少两个孔洞结构可相互连结形成网状孔洞结构(porous structure),其形成方法、材料、大小与其他特性与上述实施例相同,在此不再赘述。
如图3A~图3C所例示,显示本发明另一实施例的光电元件结构简图:如图3A所示,本发明另一实施例的光电元件200,在本实施例中,在第一过渡叠层102a之上尚可包括第二过渡叠层102b。在实施例中,第一过渡叠层102a如同上述实施例,可包括至少一层第一过渡层(图未示)及一层第二过渡层(图未示),且第二过渡叠层102b,可包括至少一层第一过渡层(图未示)及一层第二过渡层(图未示)。在另一实施例中,如上述实施例所例示,第一过渡叠层102a与第二过渡叠层102b也可分别包括多层的第一过渡层(图未示),且每一第一过渡层(图未示)中包括至少一个孔洞结构,可为孔洞(pore,void,bore)、针孔(pinhole),或至少两个孔洞结构可相互连结形成网状孔洞结构(porous structure),其形成方法、材料、大小与其他特性与上述实施例相同,在此不再赘述。
如图3B所示,本发明另一实施例的光电元件300,在本实施例中,在第一过渡叠层102a之上尚可包括第二过渡叠层102b及第三过渡叠层102c,其中第一过渡叠层102a如同上述实施例,可包括至少一层第一过渡层(图未示)及一层第二过渡层(图未示),且第二过渡叠层102b,可包括至少一层第一过渡层(图未示)及一层第二过渡层(图未示),且第三过渡叠层102c,可包括至少一层第一过渡层(图未示)及一层第二过渡层(图未示)。在实施例中,如上述实施例所例示,第一过渡叠层102a、第二过渡叠层102b与第三过渡叠层102c也可分别包括多层的第一过渡层(图未示),且每一第一过渡层(图未示)中包括至少一个孔洞结构,可为孔洞(pore,void,bore)、针孔(pinhole),或至少两个孔洞结构可相互连结形成网状孔洞结构(porous structure),其形成方法、材料、大小与其他特性与上述实施例相同,在此不再赘述。
如图3C所示,本发明另一实施例的光电元件400,在本实施例中,在第一过渡叠层102a之上尚可包括第二过渡叠层102b、第三过渡叠层102c......至第n层过渡叠层,其中n≥4,其中每一过渡叠层,可包括至少一层第一过渡层(图未示)及一层第二过渡层(图未示)。在实施例中,如上述实施例所例示,每一过渡叠层也可分别包括多层的第一过渡层(图未示),且每一第一过渡层(图未示)中包括至少一个孔洞结构,可为孔洞(pore,void,bore)、针孔(pinhole),或至少两个孔洞结构可相互连结形成网状孔洞结构(porousstructure),其形成方法、材料、大小与其他特性与上述实施例相同,在此不再赘述。
具体而言,光电元件100、200、300、400为包括发光二极管(LED)、光电二极管(photodiode)、光敏电阻(photoresister)、激光(laser)、红外线发射体(infrared emitter)、有机发光二极管(organic light-emitting diode)及太阳能电池(solar cell)中至少其一。基板101为生长及/或承载基础。候选材料可包括导电基板或不导电基板、透光基板或不透光基板。其中导电基板材料其可为锗(Ge)、砷化镓(GaAs)、铟化磷(InP)、碳化硅(SiC)、硅(Si)、铝酸锂(LiAlO2)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)、金属。透光基板材料其一可为蓝宝石(Sapphire)、铝酸锂(LiAlO2)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)、金属、玻璃、钻石、CVD钻石、与类金刚石碳(Diamond-Like Carbon;DLC)、尖晶石(spinel,MgAl2O4)、氧化铝(Al2O3)、氧化硅(SiOX)及镓酸锂(LiGaO2)。
上述第一半导体层103及第二半导体层105是彼此中至少二个部分的电性、极性或掺杂物相异、或者是分别用以提供电子与空穴的半导体材料单层或多层(「多层」是指二层或二层以上,以下同。),其电性选择可以为p型、n型、及i型中至少任意二者的组合。有源层104位于第一半导体层103及第二半导体层105之间,为电能与光能可能发生转换或被诱发转换的区域。电能转变或诱发光能者如发光二极管、液晶显示器、有机发光二极管;光能转变或诱发电能者如太阳能电池、光电二极管。上述第一半导体层103、有源层104及第二半导体层105其材料包括一种或一种以上的元素选自镓(Ga)、铝(Al)、铟(In)、砷(As)、磷(P)、氮(N)以及硅(Si)所构成群组。
依据本发明的另一实施例的光电元件100、200、300、400为发光二极管,其发光频谱可以通过改变半导体单层或多层的物理或化学要素进行调整。常用的材料如磷化铝镓铟(AlGaInP)系列、氮化铝镓铟(AlGaInN)系列、氧化锌(ZnO)系列等。有源层104的结构如:单异质结构(singleheterostructure;SH)、双异质结构(double heterostructure;DH)、双侧双异质结构(double-side double heterostructure;DDH)或多层量子阱(multi-quantμm well;MQW)。再者,调整量子阱的对数亦可改变发光波长。
于本发明的实施例中,第一半导体层103与第一过渡叠层102a或第一过渡叠层102a与基板101间尚可选择性地包括缓冲层(buffer layer,未显示)。此缓冲层是介于二种材料***之间,使基板的材料***“过渡”至半导体***的材料***。对发光二极管的结构而言,一方面,缓冲层是用以降低二种材料间晶格不匹配的材料层。另一方面,缓冲层亦可以是用以结合二种材料或二个分离结构的单层、多层或结构,其可选用的材料如:有机材料、无机材料、金属及半导体等;其可选用的结构如:反射层、导热层、导电层、欧姆接触(ohmic contact)层、抗形变层、应力释放(stress release)层、应力调整(stress adjustment)层、接合(bonding)层、波长转换层、及机械固定构造等。在实施例中,此缓冲层的材料可为AlN、GaN,且形成方法可为溅镀(Sputter)或原子层沉积(Atomic Layer Deposition,ALD)。
第二半导体层105上还可选择性地形成接触层(未显示)。接触层设置于第二半导体层105远离有源层104的一侧。具体而言,接触层可以为光学层、电学层、或其二者的组合。光学层可以改变来自于或进入有源层104的电磁辐射或光线。在此所称的「改变」是指改变电磁辐射或光的至少一种光学特性,前述特性包括但不限于频率、波长、强度、通量、效率、色温、演色性(rendering index)、光场(light field)及可视角(angle of view)。电学层是可以使得接触层的任一组相对侧间的电压、电阻、电流、电容中至少其一的数值、密度、分布发生变化或有发生变化的趋势。接触层的构成材料包括氧化物、导电氧化物、透明氧化物、具有50%或以上穿透率的氧化物、金属、相对透光金属、具有50%或以上穿透率的金属、有机质、无机质、荧光物、磷光物、陶瓷、半导体、掺杂的半导体、及无掺杂的半导体中至少其一。于某些应用中,接触层的材料为氧化铟锡、氧化镉锡、氧化锑锡、氧化铟锌、氧化锌铝、与氧化锌锡中至少其一。若为相对透光金属,其厚度约为0.005μm~0.6μm。
以上各附图与说明虽仅分别对应特定实施例,然而,各个实施例中所说明或披露的元件、实施方式、设计准则及技术原理除在彼此显相冲突、矛盾、或难以共同实施之外,本领域技术人员当可依其所需任意参照、交换、搭配、协调、或合并。
虽然本发明已说明如上,然其并非用以限制本发明的范围、实施顺序、或使用的材料与工艺方法。对于本发明所作的各种修饰与变更,皆不脱本发明的精神与范围。
Claims (18)
1.一种光电元件,包括:
基板;及
第一过渡叠层,位于该基板之上,其中该第一过渡叠层包括至少一第一过渡层,位于该基板之上,且该第一过渡层内部具有至少一孔洞结构,及第二过渡层,为非故意掺杂层或未掺杂层,且位于该第一过渡层之上。
2.如权利要求1所述的光电元件,其中该孔洞结构具有宽度,其中该宽度为该孔洞结构于平行该表面方向的最大尺寸,且该宽度介于10nm~2000nm。
3.如权利要求1所述的光电元件,其中该光电元件包括多个该孔洞结构,该多个孔洞结构可相互连结,形成一个或多个网状孔洞群;或该多个孔洞结构呈规则阵列,且该多个孔洞结构其平均间距介于10nm~2000nm,孔隙度介于5%-90%。
4.如权利要求1所述的光电元件,还包括形成于该过渡叠层之上的第一半导体层、有源层及第二半导体层,其中该过渡叠层、该第一半导体层、该有源层及该第二半导体层的材料包括一种或一种以上的元素选自镓、铝、铟、砷、磷、氮以及硅所构成群组。
5.如权利要求2所述的光电元件,其中较接近基板的该孔洞结构宽度大于较接近第二过渡层的该孔洞结构宽度。
6.如权利要求2所述的光电元件,其中该过渡叠层包括多层第一过渡层,且该多层第一过渡层包括不同宽度的孔洞结构,且该多层第一过渡层各层中的该孔洞结构的宽度从靠近该基板处往靠近该第二过渡层方向渐减。
7.如权利要求1所述的光电元件,还包括第二过渡叠层形成于该第一过渡叠层之上,其中该第二过渡叠层包括:
至少一第一过渡层,位于该第一过渡叠层之上,且该第一过渡层内部具有至少一孔洞结构,及
第二过渡层,为非故意掺杂层或未掺杂层,且位于该第一过渡层之上。
8.如权利要求1所述的光电元件,其中该第一过渡层可为n-型掺杂层,掺杂浓度可介于1E15~1E19cm-3。
9.一种制造光电元件的方法,包括下列步骤:
提供基板;
形成第一过渡层于该基板之上;
在该第一过渡层内形成至少一孔洞结构;及
形成第二过渡层于该第一过渡层之上,其中该第二过渡层为非故意掺杂层或未掺杂层。
10.如权利要求9所述的方法,其中于该第一过渡层中形成孔洞结构的步骤包括电化学蚀刻、各向异性干蚀刻或各向异性湿蚀刻。
11.如权利要求9所述的方法,其中该孔洞结构具有宽度,其中该宽度为该孔洞结构于平行该表面方向的最大尺寸,且该宽度介于10nm~2000nm。
12.如权利要求9所述的方法,其中该光电元件包括多个该孔洞结构,该多个孔洞结构可相互连结,形成一个或多个网状孔洞群;或该多个孔洞结构呈规则阵列,且该多个孔洞结构其平均间距介于10nm~2000nm,孔隙度介于5%-90%。
13.如权利要求9所述的方法,还包括形成第一半导体层、有源层及第二半导体层于该过渡叠层之上,其中该过渡叠层、该第一半导体层、该有源层及该第二半导体层的材料包括一种或一种以上的元素选自镓、铝、铟、砷、磷、氮以及硅所构成群组。
14.如权利要求11所述的方法,其中较接近基板的该孔洞结构宽度大于较接近第二过渡层的该孔洞结构宽度。
15.如权利要求11所述的方法,其中该过渡叠层包括多层第一过渡层,且该多层第一过渡层包括不同宽度的孔洞结构,且该多层第一过渡层各层中的该孔洞结构的宽度从靠近该基板处往靠近该第二过渡层方向渐减。
16.如权利要求9所述的方法,其中该第一过渡叠层可还包括形成多层的第一过渡层于该基板及该第二过渡层之间。
17.如权利要求9所述的方法,还包括第二过渡叠层形成于该第一过渡叠层之上,其中该第二过渡叠层包括:
至少一第一过渡层,位于该第一过渡叠层之上,且该第一过渡层内部具有至少一孔洞结构,及
第二过渡层,为非故意掺杂层或未掺杂层,且位于该第一过渡层之上。
18.如权利要求9所述的方法,其中该第一过渡层可为n-type掺杂层,掺杂浓度可介于1E15~1E19cm-3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110029465.6A CN102623580B (zh) | 2011-01-27 | 2011-01-27 | 光电元件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110029465.6A CN102623580B (zh) | 2011-01-27 | 2011-01-27 | 光电元件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102623580A true CN102623580A (zh) | 2012-08-01 |
CN102623580B CN102623580B (zh) | 2015-05-06 |
Family
ID=46563373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110029465.6A Expired - Fee Related CN102623580B (zh) | 2011-01-27 | 2011-01-27 | 光电元件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102623580B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103762286A (zh) * | 2013-08-09 | 2014-04-30 | 青岛杰生电气有限公司 | 高光萃取效率发光器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3325380B2 (ja) * | 1994-03-09 | 2002-09-17 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
CN1653624A (zh) * | 2002-05-15 | 2005-08-10 | 松下电器产业株式会社 | 半导体发光元件及其制造方法 |
CN100428510C (zh) * | 2005-06-06 | 2008-10-22 | 日立电线株式会社 | 发光二极管及其制造方法 |
-
2011
- 2011-01-27 CN CN201110029465.6A patent/CN102623580B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3325380B2 (ja) * | 1994-03-09 | 2002-09-17 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
CN1653624A (zh) * | 2002-05-15 | 2005-08-10 | 松下电器产业株式会社 | 半导体发光元件及其制造方法 |
CN100428510C (zh) * | 2005-06-06 | 2008-10-22 | 日立电线株式会社 | 发光二极管及其制造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103762286A (zh) * | 2013-08-09 | 2014-04-30 | 青岛杰生电气有限公司 | 高光萃取效率发光器件 |
CN103762286B (zh) * | 2013-08-09 | 2016-09-14 | 青岛杰生电气有限公司 | 高光萃取效率发光器件 |
Also Published As
Publication number | Publication date |
---|---|
CN102623580B (zh) | 2015-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI451597B (zh) | 光電元件及其製造方法 | |
TWI419367B (zh) | 光電元件及其製造方法 | |
US8519430B2 (en) | Optoelectronic device and method for manufacturing the same | |
TWI501421B (zh) | 光電元件及其製造方法 | |
JP5763789B2 (ja) | 光電素子及びその製造方法 | |
US9166105B2 (en) | Light emitting device | |
US9070827B2 (en) | Optoelectronic device and method for manufacturing the same | |
US8946736B2 (en) | Optoelectronic device and method for manufacturing the same | |
CN104659175A (zh) | 光电元件及其制造方法 | |
CN102420281B (zh) | 光电元件及其制造方法 | |
CN102623580B (zh) | 光电元件及其制造方法 | |
CN102544287B (zh) | 光电元件及其制造方法 | |
TWI431810B (zh) | 光電元件及其製造方法 | |
TWI495155B (zh) | 光電元件及其製造方法 | |
JP2012094752A (ja) | 光電素子及びその製造方法 | |
TW201438276A (zh) | 光電元件及其製造方法 | |
CN103117332A (zh) | 光电元件 | |
KR20120040426A (ko) | 광전 소자 및 그 제조 방법 | |
TWI619264B (zh) | 光電元件及其製造方法 | |
CN103681724A (zh) | 发光二极管阵列 | |
CN103872202A (zh) | 光电元件及其制造方法 | |
JP2012142473A (ja) | 光電素子及びその製造方法 | |
KR20120071517A (ko) | 광전소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150506 Termination date: 20170127 |
|
CF01 | Termination of patent right due to non-payment of annual fee |