CN103872202A - 光电元件及其制造方法 - Google Patents

光电元件及其制造方法 Download PDF

Info

Publication number
CN103872202A
CN103872202A CN201310693715.5A CN201310693715A CN103872202A CN 103872202 A CN103872202 A CN 103872202A CN 201310693715 A CN201310693715 A CN 201310693715A CN 103872202 A CN103872202 A CN 103872202A
Authority
CN
China
Prior art keywords
conductive
type semiconductor
semiconductor layer
pore space
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310693715.5A
Other languages
English (en)
Inventor
柯淙凯
吴欣显
林予尧
陈彦志
曾建元
游俊达
颜政雄
凌硕均
郭得山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN103872202A publication Critical patent/CN103872202A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种光电元件及其制造方法，该制造方法包括下列步骤：提供一基板，具有一第一表面及一与第一表面相对的第二表面；形成一第一导电型半导体层、一活性层及一第二导电型半导体层于基板的第一表面之上，其中第一导电型半导体层具有至少四个边界，且以四个边界可界定出一几何中心；及形成多个孔洞结构于第一导电型半导体层内，其中多个孔洞结构自第一导电型半导体层的边界形成至第一导电型半导体层的几何中心，且多个孔洞结构使第一导电型半导体层具有一孔隙度。

Description

光电元件及其制造方法
技术领域
本发明涉及一种于半导体叠层中具有多个孔洞结构的光电元件。
背景技术
发光二极管(light-emitting diode,LED)的发光原理是利用电子在n型半导体与p型半导体间移动的能量差，以光的形式将能量释放，这样的发光原理有别于白炽灯发热的发光原理，因此发光二极管被称为冷光源。此外，发光二极管具有高耐久性、寿命长、轻巧、耗电量低等优点，因此现今的照明市场对于发光二极管寄予厚望，将其视为新一代的照明工具，已逐渐取代传统光源，并且应用于各种领域，如交通号志、背光模块、路灯照明、医疗设备等。
图1为已知的发光元件结构示意图，如图1所示，已知的发光元件100，包括有一透明基板10、一位于透明基板10上的半导体叠层12，以及至少一电极14位于上述半导体叠层12上，其中上述的半导体叠层12由上而下至少包括一第一导电型半导体层120、一活性层122，以及一第二导电型半导体层124。
此外，上述的发光元件100更可以进一步地与其他元件组合连接以形成一发光装置(light-emitting apparatus)。图2为已知的发光装置结构示意图，如图2所示，一发光装置200包括一具有至少一电路202的次载体(sub-mount)20；至少一焊料(solder)22位于上述次载体20上，通过此焊料22将上述发光元件100粘结固定于次载体20上并使发光元件100的基板10与次载体20上的电路202形成电连接；以及，一电性连接结构24，以电性连接发光元件100的电极14与次载体20上的电路202；其中，上述的次载体20可以是导线架(lead frame)或大尺寸镶嵌基底(mounting substrate)，以方便发光装置200的电路规划并提高其散热效果。
然而，如图1所示，在已知的发光元件100中，由于透明基板10的表面是一平整表面，且透明基板10的折射率与外部环境的折射率不同，因此活性层122所发出的光线A由基板进入外部环境时，容易形成全反射(TotalInternal Reflection,TIR)，降低发光元件100的光摘出效率。
发明内容
为解决上述问题，本发明提供一种制造一光电元件的方法，包括下列步骤：提供一基板，具有一第一表面及一与第一表面相对的第二表面；形成一第一导电型半导体层、一活性层及一第二导电型半导体层于基板的第一表面之上，其中第一导电型半导体层具有至少四个边界，且以四个边界可界定出一几何中心；及形成多个孔洞结构于第一导电型半导体层内，其中多个孔洞结构自第一导电型半导体层的边界形成至第一导电型半导体层的几何中心，且多个孔洞结构使第一导电型半导体层具有一孔隙度。
附图说明
图1为已知的发光元件结构示意图；
图2为已知的发光装置结构示意图；
图3A至图3E为本发明第一实施例制造流程结构示意图；
图3F-1至图3F-4为本发明第一导电型半导体层的光学显微镜图；
图3F-5为本发明第一导电型半导体层上表面示意图；
图3F-6为本发明第一导电型半导体层立体剖面示意图；
图3F-7至图3F-8为本发明第一导电型半导体层的扫描式电子显微镜(Scanning Electron Microscopy,SEM)图；
图4A至图4B为本发明第二实施例制造流程结构示意图；
图5A至第5B为本发明第二实施例制造流程结构示意图；
图6A-6C为一发光模块示意图；
图7A-7B为一光源产生装置示意图；
图8为一灯泡示意图。
附图标记说明
Figure BDA0000437177540000021
Figure BDA0000437177540000031
具体实施方式
本发明揭示一种发光元件及其制造方法，为了使本发明的叙述更加详尽与完备，请参照下列描述并配合图3A至图8的图示。
图3A至图3E为本发明第一实施例制造流程结构示意图，如图3A所示，提供一基板30，其中基板30包括一第一表面301与一第二表面302，第一表面301与第二表面302相对；接着，如图3B所示，形成一过渡层32于此基板30的第一表面301上，接着形成一半导体外延叠层34于此过渡层32之上，其中半导体外延叠层34由下而上至少包括一具有第一杂质浓度的第一导电型半导体层341、一活性层342，以及一第二导电型半导体层343。在一实施例中，此过渡层32为一非故意掺杂层(unintentional doped layer)或一未掺杂层(undoped layer)。在另一实施例中，此过渡层32与第一导电型半导体层341具有相同的导电性，且具有一第二杂质浓度低于第一杂质浓度。
上述第一导电型半导体层341与第二导电型半导体层343为电性、极性或掺杂物相异，分别用以提供电子与空穴的半导体材料单层或多层结构(「多层」是指二层或二层以上，以下同。)其电性选择可以为p型、n型、及i型中至少任意二者的组合。活性层342位于上述二个部分的电性、极性或掺杂物相异、或者分别用以提供电子与空穴的半导体材料之间，为电能与光能可能发生转换或被诱发转换的区域。电能转变或诱发光能者如发光二极管、液晶显示器、有机发光二极管；光能转变或诱发电能者如太阳能电池、光电二极管。上述半导体外延叠层34其材料包括一种或一种以上的元素选自镓(Ga)、铝(Al)、铟(In)、砷(As)、磷(P)、氮(N)以及硅(Si)所构成群组。常用的材料如磷化铝镓铟(AlGaInP)系列、氮化铝镓铟(AlGaInN)系列等III族氮化物、氧化锌(ZnO)系列等。活性层342的结构如：单异质结构(singleheterostructure；SH)、双异质结构(double heterostructure；DH)、双侧双异质结构(double-side double heterostructure；DDH)、或多层量子阱(multi-quantμmwell；MQW)。再者，调整量子阱的对数亦可以改变发光波长。
随后，如图3C所示，利用光刻蚀刻技术蚀刻上述半导体外延叠层34，以裸露出过渡层32的部分第一表面321。
之后，如图3D所示，通过使用草酸、氢氧化钾、磷酸、硫酸或氢氟酸等单一溶液或上述溶液的混合溶液进行一侧向电化学蚀刻，使第一导电型半导体层341可形成至少一个孔洞结构，其中此孔洞结构可为孔洞(pore、void、bore)、针孔(pinhole)，或至少两个孔洞结构相互连结形成一网状孔洞结构(porous structure)。
在一实施例中，也可在进行侧向电化学蚀刻之前，形成一保护层(未显示)覆盖第二导电型半导体层343及活性层342，以保护第二导电型半导体层343及活性层342在进行后续侧向电化学蚀刻时不被蚀刻。其中此保护层的材料可为一光致抗蚀剂(photo-resist)，非晶硅材料(amorphous Si)或一金属层如Ti、Au或Pt。
在一实施例中，此侧向电化学蚀刻使用的直流电压可介于1～5V，1～10V，或1～30V；蚀刻液的体积莫尔浓度可介于0.1M～5M，0.1M～10M，或0.1M～30M。
在一实施例中，第一导电型半导体层341可为一n-type掺杂层，由于电化学蚀刻产生的孔洞与孔隙度大小与第一导电型半导体层341的掺杂杂质浓度具有相关性，在同样的电化学蚀刻条件下，掺杂杂质浓度较低可得到较小的孔洞与孔隙度。因此，通过调整上述第一导电型半导体层341的掺杂杂质浓度，则可制造出不同宽度或孔隙度的孔洞结构。在一实施例中，第一导电型半导体层341的掺杂杂质材料可为C、Si、Ge、Sn或Pb，掺杂杂质浓度可介于1E15～1E19cm-3，1E16～1E19cm-3，1E17～1E19cm-3，1E18～1E19cm-3，5E18～5E19cm-3，5E17～5E19cm-3，或5E17～5E18cm-3。
上述孔洞结构可具有一宽度，其中宽度为孔洞结构于平行表面方向的最大尺寸。在一实施例中，此孔洞结构的宽度可介于5nm～50nm，5nm～100nm，5nm～200nm，5nm～300nm，或5nm～400nm。在另一实施例中，此孔洞结构可具有多个孔洞或网状孔洞结构。其中多个孔洞的平均宽度可介于1nm～10nm，1nm～100nm，5nm～100nm，5nm～200nm，或5nm～400nm。
上述孔洞结构形成的孔隙度Φ(porosity)定义为孔洞结构的总体积VV除以第一导电型半导体层341整体体积
Figure BDA0000437177540000051
在一实施例中，此孔洞结构的孔隙度Φ可介于10%-30%，或10%-40%，或10%-50%，或10%-65%。且上述孔隙度可维持基板30与第一导电型半导体层341仍呈一稳定接合状态，即上述对第一导电型半导体层341的蚀刻工艺并不会使第一导电型半导体层341与基板30轻易分离。在另一实施例中，上述孔洞结构可为一规则阵列结构，且此多个孔洞结构具有相同的大小，形成一第一光子晶体(photonic crystal)结构。且此多个孔洞结构可以降低应力，并提高光线的反射与散射。
最后，如图3E所示，在第一导电型半导体层341与第二导电型半导体层343之上分别形成两电极344、345以形成一水平式光电元件300。
上述孔洞结构为中空结构且具有一折射率，适可作为空气透镜，当光线于光电元件300中行进至孔洞结构时，由于孔洞结构内外部材料折射率的差异(例如，以氮化铝镓铟(AlGaInN)系列的半导体层折射率约介于2～3之间，空气的折射率为1)，光线会在孔洞结构处改变行进方向而离开光电元件，因而增加光取出效率。另外，孔洞结构也可作为一散射中心(scattering center)以改变光子的行进方向并且减少全反射。通过孔隙度的增加，可更增加上述功效。
图3F-1至图3F-4为依本发明上述实施例所形成第一导电型半导体层341的光学显微镜图。因为已形成孔洞结构的第一导电型半导体层341P和尚未被蚀刻的第一导电型半导体层341N，两者在光学显微镜下的对比度不同，其中浅色区域显示已形成复数孔洞的第一导电型半导体层341P，而深色区域显示尚未被蚀刻的第一导电型半导体层341N。如图3G-1-图3G-4所示，并对照图3G-5的第一导电型半导体层上表面示意图及第3G-6的第一导电型半导体层立体剖面示意图，随着蚀刻时间增加，我们可以从光学显微镜观察其外观的变化情形。如图所示，蚀刻从本发明所揭示的第一导电型半导体层341的四周边缘341E开始，逐渐蚀刻至第一导电型半导体层341的几何中心341C。
如图3G-6所示，因为蚀刻方向取决于侧向电化学蚀刻提供的电流方向D，故除了由第一导电型半导体层341的四周边缘开始向内蚀刻以外，第一导电型半导体层341的四个角落也会同时向内蚀刻，且因为两者的蚀刻方向和速度的不同，可使第一导电型半导体层341的上表面呈一蚀刻对称图形。在一实施例中，上述对称图形可构成一第一星状图形R1，且第一星状图形R1的星芒尖端指向第一导电型半导体层341的四个角落，且对称点指向第一导电型半导体层341的几何中心点。
在另一实施例中，还包括一第二星状图形R2形成于第一导电型半导体层341的上表面之上，且此第二星状图形R2形成于第一星状图形R1之内。在另一实施例中，此第二星状图形具有四个星芒尖端指向第一导电型半导体层341的四个边缘，且星芒尖端的对称点指向第一导电型半导体层的几何中心点。
图3F-7至图3F-8为依本发明上述实施例所形成第一导电型半导体层341的扫描式电子显微镜(Scanning Electron Microscopy，SEM)图。图3F-7为第一导电型半导体层341于图3F-6中在A-A’的剖面图，孔洞结构形成一类蜂巢形状。图3F-7为第一导电型半导体层341图3F-6中在B-B’的剖面图，孔洞结构的内部结构为一持续延伸的空孔形状。
图4A至图4B为本发明第二实施例制造流程结构示意图，如图4A所示，提供一基板40，形成一过渡层42于此基板40之上，接着依序形成一第一导电型半导体层44、一高电阻层46于上述过渡层42之上后，接着形成一半导体外延叠层48于此高电阻层46之上，其中半导体外延叠层48由下而上至少包括一具有第一杂质浓度的第二导电型半导体层481、一活性层482，以及一第三导电型半导体层483。
上述第二导电型半导体层481与第三导电型半导体层483为电性、极性或掺杂物相异，分别用以提供电子与空穴的半导体材料单层或多层结构(「多层」是指二层或二层以上，以下同。)其电性选择可以为p型、n型、及i型中至少任意二者的组合。活性层482位于上述二个部分的电性、极性或掺杂物相异、或者是分别用以提供电子与空穴的半导体材料之间，为电能与光能可能发生转换或被诱发转换的区域。电能转变或诱发光能者如发光二极管、液晶显示器、有机发光二极管；光能转变或诱发电能者如太阳能电池、光电二极管。上述半导体外延叠层48其材料包括一种或一种以上的元素选自镓(Ga)、铝(Al)、铟(In)、砷(As)、磷(P)、氮(N)以及硅(Si)所构成群组。常用的材料如磷化铝镓铟(AlGaInP)系列、氮化铝镓铟(AlGaInN)系列等III族氮化物、氧化锌(ZnO)系列等。活性层482的结构如：单异质结构(singleheterostructure；SH)、双异质结构(double heterostructure；DH)、双侧双异质结构(double-side double heterostructure；DDH)、或多层量子阱(multi-quantμmwell；MQW)。再者，调整量子阱的对数亦可以改变发光波长。
在一实施例中，此过渡层42及高电阻层46为一非故意掺杂层(unintentional doped layer)或一未掺杂层(undoped layer)。在另一实施例中，此过渡层42及高电阻层46与第一导电型半导体层44具有相同的导电性，且具有一第二杂质浓度低于第一杂质浓度。
在另一实施例中，此高电阻层46的掺杂极性与第一导电型半导体层44及第二导电型半导体层481不同。在另一实施例中，此高电阻层46的掺杂极性与第三导电型半导体层483相同。
随后，利用光刻蚀刻技术蚀刻上述半导体外延叠层48，以裸露部分过渡层42。
之后，通过使用草酸、氢氧化钾、磷酸、硫酸或氢氟酸等单一溶液或上述溶液的混合溶液进行一侧向电化学蚀刻，使第一导电型半导体层44可形成至少一个孔洞结构，其中此孔洞结构可为孔洞(pore、void、bore)、针孔(pinhole)，或至少两个孔洞结构相互连结形成一网状孔洞结构(porousstructure)。
通过此高电阻层46的设计，使施加电压进行侧向电化学蚀刻时，可以让电流较倾向在第一导电型半导体层44里流动，而不会越过高电阻层46向上流到第二导电型半导体层481里，如此就可让孔洞结构只发生在第一导电型半导体层44，而使第二导电型半导体层481不被蚀刻。
在一实施例中，此侧向电化学蚀刻使用的直流电压可介于1～5V，1～10V，或1～30V；蚀刻液的体积莫尔浓度可介于0.1M～5M，0.1M～10M，或0.1M～30M。
在一实施例中，第一导电型半导体层44可为一n-type掺杂层，由于电化学蚀刻产生的孔洞与孔隙度大小与第一导电型半导体层44的掺杂杂质浓度有相关性，在同样的电化学蚀刻条件下，掺杂杂质浓度较低可得到较小的孔洞与孔隙度。因此，通过调整上述第一导电型半导体层44的掺杂杂质浓度，则可制造出不同宽度或孔隙度的孔洞结构。在一实施例中，第一导电型半导体层44的掺杂杂质材料可为C、Si、Ge、Sn或Pb，掺杂杂质浓度可介于1E15～1E19cm-3，或1E16～1E19cm-3，或1E17～1E19cm-3，或1E18～1E19cm-3，或5E18～5E19cm-3，或5E17～5E19cm-3，或5E17～5E18cm-3。
上述孔洞结构可具有一宽度，其中宽度为孔洞结构于平行表面方向的最大尺寸。在一实施例中，此孔洞结构的宽度可介于5nm～50nm，5nm～100nm，5nm～200nm，5nm～300nm，或5nm～400nm。在另一实施例中，此孔洞结构可具有多个孔洞或网状孔洞结构。其中多个孔洞的平均宽度可介于1nm～10nm，1nm～100nm，5nm～100nm，5nm～200nm，或5nm～400nm。
上述孔洞结构形成的孔隙度Φ(porosity)定义为孔洞结构的总体积VV除以第一导电型半导体层44整体体积
Figure BDA0000437177540000081
在一实施例中，此孔洞结构的孔隙度Φ可介于10%-30%，或10%-40%，或10%-50%，或10%-65%。且上述孔隙度可维持基板40与第一导电型半导体层44仍呈一稳定接合状态，即上述对第一导电型半导体层44的蚀刻工艺并不会使第一导电型半导体层44与基板40轻易分离。
在另一实施例中，此孔洞结构可为一规则阵列结构，且此多个孔洞结构具有相同的大小，形成一第一光子晶体(photonic crystal)结构。且此孔洞结构可以降低应力，并提高光线的反射与散射。
最后，如图4B所示，在第二导电型半导体层481与第三导电型半导体层483之上分别形成两电极484、485以形成一水平式光电元件400。在本实施例中，电极484形成于第二导电型半导体层481之上，因为第二导电型半导体层481中并未形成孔洞结构，可使得电极484具有更好的导通效果。
上述孔洞结构为中空结构且具有一折射率，适可作为空气透镜，当光线于光电元件400中行进至孔洞结构时，由于孔洞结构内外部材料折射率的差异(例如，以氮化铝镓铟(AlGaInN)系列的半导体层折射率约介于2～3之间，空气的折射率为1)，光线会在孔洞结构处改变行进方向而离开光电元件，因而增加光取出效率。另外，孔洞结构也可作为一散射中心(scattering center)以改变光子的行进方向并且减少全反射。通过孔隙度的增加，可更增加上述功效。此外，本实施例的孔洞结构也如第一实施例所述，可在第一导电型半导体层44上表面形成至少一对称图形，其形成方式与其他特性与上述第一实施例相同，在此不再赘述。
图5A至图5B为本发明第三实施例制造流程结构示意图，此例乃上述第二实施例的变化例。如图5A所示，提供一基板40，接着依序形成一第一导电型半导体层44、一高电阻层46于上述基板40之上后，接着形成一半导体外延叠层48于此高电阻层46之上，其中半导体外延叠层48由下而上至少包括一第二导电型半导体层481、一活性层482，以及一第三导电型半导体层483。
在一实施例中，此高电阻层46为一非故意掺杂层(unintentional dopedlayer)或一未掺杂层(undoped layer)。在另一实施例中，此高电阻层46与第一导电型半导体层44具有相同的导电性，且具有一第二杂质浓度低于第一杂质浓度。
随后，利用光刻蚀刻技术蚀刻上述半导体外延叠层48，以裸露部分基板40。
之后，通过使用草酸、氢氧化钾、磷酸、硫酸或氢氟酸等单一溶液或上述溶液的混合溶液进行一侧向电化学蚀刻，使第一导电型半导体层44可形成至少一个孔洞结构，其中此孔洞结构可为孔洞(pore、void、bore)、针孔(pinhole)，或至少两个孔洞结构相互连结形成一网状孔洞结构(porousstructure)。
通过此高电阻层46的设计，使施加电压进行侧向电化学蚀刻时，可以让电流较倾向在第一导电型半导体层44里流动，而不会越过高电阻层46向上流到第二导电型半导体层481里，如此就有机会让孔洞结构只发生在第一导电型半导体层44，而使第二导电型半导体层481不被蚀刻。
在一实施例中，此侧向电化学蚀刻使用的直流电压可介于1～5V，1～10V，或1～30V；蚀刻液的体积莫尔浓度可介于0.1M～5M，0.1M～10M，或0.1M～30M。
最后，如图5B所示，在第二导电型半导体层481与第三导电型半导体层483之上分别形成两电极484、485以形成一水平式光电元件400’。在本实施例中，电极484形成于第二导电型半导体层481之上，因为第二导电型半导体层481中并未形成孔洞结构，可使得电极484具有更好的导通效果。
在此实施例中，第一导电型半导体层44乃直接形成于基板40之上，其他形成方法、材料、孔洞结构的大小与其他特性与上述第二实施例相同，在此不再赘述。此外，本实施例的孔洞结构也如第一实施例所述，可在第一导电型半导体层44上表面形成至少至少一对称图形，其形成方式与其他特性与上述第一实施例相同，在此不再赘述。
图6A至图6C绘示出一发光模块示意图，图6A为显示一发光模块外部透视图，一发光模块700可包括一载体702，产生自本发明任一实施例的发光元件(未显示)，多个透镜704、706、708及710，及两电源供应终端712及714。
图6B-6C为显示一发光模块剖面图，且图6C是图6B的E区的放大图。其中载体702可包括一上载体703及下载体701，其中下载体701的一表面可与上载体703接触，且包括透镜704及708形成在上载体703之上。上载体703可形成至少一通孔715，且依本发明第一实施例形成的发光元件300可形成在上述通孔715中并与下载体701接触，且被胶材721包围，并在胶材721之上形成一透镜708。
在一实施例中，通孔715的两侧壁之上可形成一反射层719增加发光元件300的发光效率；下载体701的下表面可形成一金属层717以增进散热效率。
图7A-7B绘示出一光源产生装置示意图800，一光源产生装置800可包括一发光模块700、一外壳740、一电源供应***(未显示)以供应发光模块700一电流、以及一控制元件(未显示)，用以控制电源供应***(未显示)。光源产生装置800可以是一照明装置，例如路灯、车灯或室内照明光源，也可以是交通号志或一平面显示器中背光模块的一背光光源。
图8为绘示一灯泡示意图。灯泡900包括一个外壳921，一透镜922，一照明模块924，一支架925，一散热器926，一连接部927及一电连接器928。其中照明模块924包括一载体923，并在载体923上包括至少一个上述实施例中的光电元件300、400、400’。
具体而言，光电元件300、400、400’包括发光二极管(LED)、光电二极管(photodiode)、光敏电阻(photoresister)、激光(laser)、红外线发射体(infraredemitter)、有机发光二极管(organic light-emitting diode)及太阳能电池(solar cell)中至少其一。基板30、40为一成长及/或承载基础。候选材料可包括导电基板或不导电基板、透光基板或不透光基板。其中导电基板材料其一可为锗(Ge)、砷化镓(GaAs)、铟化磷(InP)、碳化硅(SiC)、硅(Si)、铝酸锂(LiAlO2)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)、金属。透光基板材料其一可为蓝宝石(Sapphire)、铝酸锂(LiAlO2)、氧化锌(ZnO)、氮化镓(GaN)、玻璃、钻石、CVD钻石、与类钻碳(Diamond-Like Carbon；DLC)、尖晶石(spinel,MgAl2O4)、氧化铝(Al2O3)、氧化硅(SiOX)及镓酸锂(LiGaO2)。
依据本发明的另一实施例的光电元件300、400、400’为一发光二极管，其发光频谱可以通过改变半导体单层或多层的物理或化学要素进行调整。
于本发明的一实施例中，过渡层32、42与基板30、40间或第一导电型半导体层44与基板30、40间尚可选择性地包括一缓冲层(buffer layer，未显示)。此缓冲层介于二种材料***之间，使基板的材料***”过渡”至半导体***的材料***。对发光二极管的结构而言，一方面，缓冲层用以降低二种材料间晶格不匹配的材料层。另一方面，缓冲层亦可以是用以结合二种材料或二个分离结构的单层、多层或结构，其可选用的材料如：有机材料、无机材料、金属、及半导体等；其可选用的结构如：反射层、导热层、导电层、欧姆接触(ohmic contact)层、抗形变层、应力释放(stress release)层、应力调整(stress adjustment)层、接合(bonding)层、波长转换层、及机械固定构造等。半导体外延叠层34、48上还可选择性地形成一接触层(未显示)。接触层设置于半导体外延叠层34、48远离基板30、40的一侧。具体而言，接触层可以为光学层、电学层、或其二者的组合。光学层可以改变来自于或进入活性层342、482的电磁辐射或光线。在此所称的「改变」是指改变电磁辐射或光的至少一种光学特性，前述特性包括但不限于频率、波长、强度、通、效率、色温、演色性(rendering index)、光场(light field)、及可视角(angle of view)。电学层可以使得接触层的任一组相对侧间的电压、电阻、电流、电容中至少其一的数值、密度、分布发生变化或有发生变化的趋势。接触层的构成材料包括氧化物、导电氧化物、透明氧化物、具有50%或以上穿透率的氧化物、金属、相对透光金属、具有50%或以上穿透率的金属、有机质、无机质、荧光物、磷光物、陶瓷、半导体、掺杂的半导体、及无掺杂的半导体中至少其一。于某些应用中，接触层的材料为氧化铟锡、氧化镉锡、氧化锑锡、氧化铟锌、氧化锌铝、与氧化锌锡中至少其一。若为相对透光金属，其厚度优选地约为0.005μm～0.6μm。以上各附图与说明虽仅分别对应特定实施例，然而，各个实施例中所说明或披露的元件、实施方式、设计准则、及技术原理除在彼此显相冲突、矛盾、或难以共同实施之外，吾人当可依其所需任意参照、交换、搭配、协调、或合并。虽然本发明已说明如上，然其并非用以限制本发明的范围、实施顺序、或使用的材料与工艺方法。对于本发明所作的各种修饰与变更，皆不脱本发明的精神与范围。

Claims (10)

1.一种制造光电元件的方法，包括下列步骤：
提供一基板，具有第一表面及与该第一表面相对的第二表面；
形成一第一导电型半导体层、一活性层及一第二导电型半导体层于该基板的第一表面之上，其中该第一导电型半导体层具有至少四个边界，且以该四个边界可界定出一几何中心；及
形成多个孔洞结构于该第一导电型半导体层内，其中该多个孔洞结构自该第一导电型半导体层的边界形成至该第一导电型半导体层的该几何中心，且该多个孔洞结构使该第一导电型半导体层具有一孔隙度。
2.如权利要求1所述的方法，其中这些孔洞结构于该第一导电型半导体层内以该第一导电型半导体层的该几何中心呈一对称图形。
3.如权利要求1所述的方法，其中于该第一导电型半导体层中形成该多个孔洞结构的步骤包括进行一侧向电化学蚀刻，且该电化学蚀刻包括施加一偏压于该第一导电型半导体层，且该施加偏压大小与这些孔洞结构形成于该第一导电型半导体层内的孔隙度成正比。
4.如权利要求1所述的方法，其中于该第一导电型半导体层中形成该多个孔洞结构的步骤包括于一蚀刻液中进行该电化学蚀刻，其中该蚀刻液包括草酸、氢氧化钾、磷酸、硫酸、氢氟酸或上述溶液的混合溶液。
5.一种光电元件，包括：
基板；
第一导电型半导体层、活性层及第二导电型半导体层形成于该基板之上，其中该第一导电型半导体层具有四个边界，以该四个边界可界定该第一导电型半导体层具有一几何中心及四个角落；及
多个孔洞结构，于该第一导电型半导体层内，其中该多个孔洞结构形成于该第一导电型半导体层内，自该第一导电型半导体层的边界形成至该第一导电型半导体层的该几何中心，且该多个孔洞结构使该第一导电型半导体层具有一孔隙度。
6.如权利要求5所述的光电元件，其中这些孔洞结构于该第一导电型半导体层内以该第一导电型半导体层的该几何中心呈一对称图形。
7.如权利要求6所述的光电元件，其中该对称图形可为一第一星状图形，其中该第一星状图形的星芒尖端指向该第一导电型半导体层的该四个角落，且该星状图形的对称点指向该第一导电型半导体层的该几何中心。
8.如权利要求5所述的光电元件，还包括一过渡层，形成于该基板与该第一导电型半导体层之间，其中该过渡层为一非故意掺杂层(unintentionaldoped layer)或一未掺杂层(undoped layer)；该第一导电型半导体层具有一第一杂质浓度，且该过渡层具有一第二杂质浓度，该过渡层与该第一导电型半导体层具有相同的导电性，且该第二杂质浓度低于该第一杂质浓度。
9.如权利要求5所述的光电元件，其中这些孔洞结构相互连结形成一个或多个网状孔洞结构，且这些孔洞结构形成于该第一导电型半导体层内的孔隙度介于10%-65%或为至少可维持该基板与该第一导电型半导体层呈一接合状态。
10.如权利要求5所述的光电元件，还包括第三导电型半导体层，形成于该第一导电型半导体层与该活性层之间，且该第三导电型半导体层的掺杂电性与该第一导电型半导体层相同。
CN201310693715.5A 2012-12-14 2013-12-13 光电元件及其制造方法 Pending CN103872202A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101147715A TW201424059A (zh) 2012-12-14 2012-12-14 光電元件及其製造方法
TW101147715 2012-12-14

Publications (1)

Publication Number Publication Date
CN103872202A true CN103872202A (zh) 2014-06-18

Family

ID=50910540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310693715.5A Pending CN103872202A (zh) 2012-12-14 2013-12-13 光电元件及其制造方法

Country Status (3)

Country Link
US (1) US20140167097A1 (zh)
CN (1) CN103872202A (zh)
TW (1) TW201424059A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309001A (en) * 1991-11-25 1994-05-03 Sharp Kabushiki Kaisha Light-emitting diode having a surface electrode of a tree-like form
DE10056292A1 (de) * 2000-11-14 2002-09-19 Osram Opto Semiconductors Gmbh Lumineszenzdiode
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
CA2466141C (en) * 2002-01-28 2012-12-04 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
KR100576853B1 (ko) * 2003-12-18 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자
US20070085098A1 (en) * 2005-10-17 2007-04-19 Luminus Devices, Inc. Patterned devices and related methods
US7601989B2 (en) * 2007-03-27 2009-10-13 Philips Lumileds Lighting Company, Llc LED with porous diffusing reflector
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US20110272011A1 (en) * 2009-06-05 2011-11-10 Amberwave, Inc. Solar Cell
KR100969127B1 (ko) * 2010-02-18 2010-07-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8519430B2 (en) * 2010-10-29 2013-08-27 Epistar Corporation Optoelectronic device and method for manufacturing the same
TWI419367B (zh) * 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
US8343788B2 (en) * 2011-04-19 2013-01-01 Epistar Corporation Light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
US20140167097A1 (en) 2014-06-19
TW201424059A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
TWI419367B (zh) 光電元件及其製造方法
TWI451597B (zh) 光電元件及其製造方法
US8519430B2 (en) Optoelectronic device and method for manufacturing the same
US9070827B2 (en) Optoelectronic device and method for manufacturing the same
TWI501421B (zh) 光電元件及其製造方法
KR101550117B1 (ko) 광전 소자 및 그 제조 방법
CN104659175A (zh) 光电元件及其制造方法
TWI614916B (zh) 光電元件及其製造方法
TWI618264B (zh) 光電元件及其製造方法
TWI431810B (zh) 光電元件及其製造方法
CN102420281B (zh) 光电元件及其制造方法
CN102544287B (zh) 光电元件及其制造方法
CN103872202A (zh) 光电元件及其制造方法
CN102623580B (zh) 光电元件及其制造方法
TWI495155B (zh) 光電元件及其製造方法
US10396246B2 (en) Optoelectronic device and method for manufacturing the same
TWI625869B (zh) 光電元件及其製造方法
TWI669834B (zh) 光電元件及其製造方法
TWI721501B (zh) 光電元件及其製造方法
TWI619264B (zh) 光電元件及其製造方法
JP2012142473A (ja) 光電素子及びその製造方法
CN110350059A (zh) 光电元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140618