CN102623442B - 电子封装结构 - Google Patents

电子封装结构 Download PDF

Info

Publication number
CN102623442B
CN102623442B CN201210063227.1A CN201210063227A CN102623442B CN 102623442 B CN102623442 B CN 102623442B CN 201210063227 A CN201210063227 A CN 201210063227A CN 102623442 B CN102623442 B CN 102623442B
Authority
CN
China
Prior art keywords
electronic component
package structure
base plate
electron package
circuit base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210063227.1A
Other languages
English (en)
Other versions
CN102623442A (zh
Inventor
陈大容
温兆均
刘春条
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qiankun Science and Technology Co Ltd
Original Assignee
Qiankun Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qiankun Science and Technology Co Ltd filed Critical Qiankun Science and Technology Co Ltd
Publication of CN102623442A publication Critical patent/CN102623442A/zh
Application granted granted Critical
Publication of CN102623442B publication Critical patent/CN102623442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种内部空间利用率较高的电子封装结构，包括一线路基板、至少一第一电子元件和一第二电子元件，线路基板具有一第一表面；第一电子元件配置于该线路基板的该第一表面上且电性连接至该线路基板；第二电子元件配置于该线路基板的该第一表面上方，包括一本体以及多个引脚，其中各引脚具有一第一端与一第二端，各引脚的该第二端由该本体延伸而出以与该线路基板电性连接，且该第一电子元件位于该第二电子元件的本体与该线路基板的第一表面之间以及该些引脚之间。

Description

电子封装结构
本申请是中国专利CN200810081574.0(原申请)的分案申请，原申请的申请日为2008年02月28日，发明创造名称为电子封装结构。
技术领域
本发明是有关于一种封装结构，且特别是有关于一种电子封装结构。
背景技术
电子封装结构是经由繁复的封装制程步骤后所形成的产品。各种不同的电子封装结构具有不同的电气性能(electricalperformance)及散热性能(capacityofheatdissipation)，因此设计者可依照其设计需求而选用符合其电气性能及散热性能需求的电子封装结构。
请参考图1，其绘示现有的一种电子封装结构的示意图。现有电子封装结构100包括一印刷电路板(printedcircuitboard，PCB)110与多个电子元件(electronicelement)120。这些电子元件120配置于印刷电路板110的一表面112上且与印刷电路板110电性连接。印刷电路板110具有多个接脚(pin)116，这些接脚116由印刷电路板110的另一表面114伸出，印刷电路板110可借由这些接脚116电性连接至下一层级的电子装置(例如主机板，但未绘示)。
请参考图2，其绘示现有的另一种电子封装结构的示意图。现有电子封装结构200包括一线路基板(circuitsubstrate)210与多个电子元件220。这些电子元件220配置于线路基板210的一表面212上，且这些电子元件220可借由打线接合技术(wirebondingtechnology)、覆晶接合技术(flip-chipbondingtechnology)或表面粘着技术(surfacemounttechnology)而电性连接至线路基板210。此外，现有电子封装结构200可借由锡膏(solderpaste)或多个焊球(solderball)(未绘示)而电性连接至下一层级的电子装置(例如主机板，但未绘示)。
必须说明的是，现有电子封装结构100的这些电子元件120皆配置于印刷电路板110的表面112上，且现有电子封装结构200的这些电子元件220皆配置于线路基板210的表面212上。因此，在现有电子封装结构100与200中，印刷电路板110与线路基板210的空间利用率较低，且现有电子封装结构100与200的体积较大。
发明内容
本发明提供一种电子封装结构，其内部空间利用率较高，以达到缩小电子封装结构的尺寸。
本发明提出一种电子封装结构，包括至少一第一电子元件、一第二电子元件与一第一导线架(leadframe)。第二电子元件包括一具有一凹槽(cavity)的本体(body)，且第一电子元件配置于凹槽内。导线架具有多个引脚(lead)。各个引脚具有一第一端与一第二端，且这些引脚的至少一个的第一端延伸至凹槽以电性连接至第一电子元件。
在本发明的一实施例中，上述的电子封装结构还包括一线路基板，配置于凹槽内。第一电子元件配置于线路基板上且电性连接至线路基板，并且线路基板电性连接至延伸至凹槽的引脚的第一端。
在本发明的一实施例中，上述的本体具有彼此相对的一第一表面与一第二表面。凹槽由第一表面以朝向第二表面的方向凹陷(sink)，且各个引脚的第二端配置于第一表面上。
在本发明的一实施例中，上述的本体具有彼此相对的一第一表面与一第二表面。凹槽由第二表面以朝向第一表面的方向凹陷，且各个引脚的第二端配置于第一表面上。
在本发明的一实施例中，上述的本体具有彼此相对的一第一表面与一第二表面以及一侧面(sidesurface)。侧面连接第一表面与第二表面，且各个引脚的连接第一端与第二端的一部分配置于侧面上。
在本发明的一实施例中，上述的各个引脚的连接第一端与第二端的一部分穿过本体。
在本发明的一实施例中，上述的各个引脚的第一端嵌入本体。
在本发明的一实施例中，上述的电子封装结构还包括一绝缘胶体(insulatingencapsulant)，其配置于凹槽内且包覆(encapsulate)第一电子元件。
在本发明的一实施例中，上述的第二电子元件为一电感元件，其还包括一线圈(coil)。本体包覆线圈且为一磁性包覆体(magneticwrap)。此外，电子封装结构还包括一磁性胶体，其配置于凹槽内且包覆第一电子元件。
在本发明的一实施例中，上述的第一电子元件为一控制元件(controlelement)或一功率元件(powerelement)，且第二电子元件为一储能元件(energy-storageelement)。
在本发明的一实施例中，上述的第二电子元件还包括配置于本体的一第一表面上的多个第一外部电极(externalelectrode)，且各个引脚的第二端配置于第一表面上以形成一第二外部电极。
在本发明的一实施例中，上述的电子封装结构还包括一第二导线架，配置于凹槽内。第一电子元件配置于第二导线架上且电性连接至第二导线架，并且第二导线架电性连接至延伸至凹槽的引脚的第一端。
本发明提出另一种电子封装结构，包括至少一第一电子元件、一第二电子元件与一导线架。第二电子元件包括具有一第一表面的一本体。导线架具有多个引脚，且各个引脚具有一第一端与一第二端。这些第一端配置于第一表面上，且第一电子元件配置于第一表面上且电性连接至这些引脚的至少一个。
在本发明的一实施例中，上述的本体还具有一相对于第一表面的第二表面，且各个引脚的第二端配置于第二表面上。此外，本体还具有一侧面，其连接第一表面与第二表面，且各个引脚的连接第一端与第二端的一部分配置于侧面上。
在本发明的一实施例中，上述的各个引脚的连接第一端与第二端的一部分穿过本体。
在本发明的一实施例中，上述的电子封装结构还包括一线路基板。线路基板配置于第一表面上且电性连接至这些引脚的至少一个，并且第一电子元件配置于线路基板上且电性连接至线路基板。
本发明提出又一种电子封装结构，包括一线路基板、至少一第一电子元件与一第二电子元件。线路基板具有一第一表面。第一电子元件配置于线路基板的第一表面上且电性连接至线路基板。第二电子元件配置于线路基板的第一表面上方，且包括一本体与多个引脚。各个引脚具有一第一端与一第二端，且各个引脚的第二端由本体延伸而出以与线路基板电性连接。第一电子元件位于第二电子元件的本体与线路基板的第一表面之间以及这些引脚之间。
在本发明的一实施例中，上述的第二电子元件覆盖这些第一电子元件。
在本发明的一实施例中，上述的电子封装结构还具有一绝缘胶体，其配置于第二电子元件与线路基板之间并包覆至少部分第一电子元件。
在本发明的一实施例中，上述的电子封装结构还包括一防电磁干扰元件(electromagnetic-interference-shieldingelement，EMI-shieldingelement)，其覆盖(cover)第一电子元件。
在本发明的一实施例中，上述的线路基板还具有一第一线路层(circuitlayer)、一第二线路层、一配置于第一线路层与第二线路层之间的介电层以及至少一导电通道(conductivechannel)。第一电子元件配置于第一线路层上，且导电通道贯穿介电层或位于介电层的一侧面以电性连接第一线路层与第二线路层。
在本发明的一实施例中，上述的这些第一电子元件可为一控制元件或一功率元件，且第二电子元件为一储能元件。
在本发明的一实施例中，上述的第二电子元件为一电感元件，其还包括一线圈。本体包覆线圈且为一磁性包覆体，且各个引脚的第一端连接线圈的相对两端的其中之一。
在本发明的电子封装结构中，由于第一电子元件可配置于第二电子元件的凹槽内或第二电子元件上，或者第二电子元件堆迭于第一电子元件上，所以与现有技术相较，本发明的实施例的电子封装结构的内部空间利用率较高。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1绘示现有的一种电子封装结构的示意图。
图2绘示现有的另一种电子封装结构的示意图。
图3A绘示本发明第一实施例的一种电子封装结构的示意图。
图3B绘示本发明第一实施例的另一种电子封装结构的示意图。
图3C绘示本发明第一实施例的又一种电子封装结构的示意图。
图3D绘示本发明第一实施例的再一种电子封装结构的示意图
图4A绘示本发明第二实施例的一种电子封装结构的示意图。
图4B绘示本发明第二实施例的另一种电子封装结构的示意图。
图5A绘示本发明第三实施例的一种电子封装结构的示意图。
图5B绘示本发明第三实施例的另一种电子封装结构的示意图。
主要元件符号说明：
100、200、300、300’、300”、300”’、400、400’、500、500’：电子封装结构
110：印刷电路板
112、114、212、322b、322c、322b”、322c”、422a、422b、532：表面
116：接脚
120、220、310、320、320’、410、420、510、520、520’：电子元件
210、340、440、530：线路基板
322、322’、322”、422、422’、522、522’：本体
322a、322a’、322a”：凹槽
322d、422c：侧面
324、526：线圈
326、332c：外部电极
330、330”’、360、430：导线架
332、332’、332”、432、432’、524：引脚
332a、332b、332a’、332b’、332a”、332b”、432a、432b、432a’、432b’、524a、524b：端
342、344、534、536：线路层
346、536：介电层
348、539：导电通道
350、350”、540：绝缘胶体
350’：磁性胶体
550、550’：防电磁干扰元件
具体实施方式
第一实施例
请参考图3A，其绘示本发明第一实施例的一种电子封装结构的示意图。本实施例的电子封装结构300包括至少一第一电子元件310(图3A举例绘示两个)、一第二电子元件320与一第一导线架330。电子封装结构300通常应用于电压调整器模组(voltageregulatormodule)、网络配接器(networkadapter)或图形处理器(graphicsprocessingunit)、电压-电压直流转换器(DC/DCConverter)或负载点(point-of-load，POL)转换器中。各个第一电子元件310可为一逻辑控制元件、一驱动元件或一无源元件。无源元件例如为电容器(capacitor)、电感量较小的电感器(inductor)或电阻器(resistor)。各个第一电子元件310亦可为包括金属氧化物半导体导体场效晶体管(metal-oxide-semiconductorfieldeffecttransistor，MOSFET)、绝缘栅极双极性晶体管(insulatedgatebipolartransistor，IGBT)或二极管(diode)的功率元件。
第二电子元件320包括一具有一凹槽322a的本体322，且这些第一电子元件310配置于凹槽322a内。本实施例的第二电子元件320的本体322具有彼此相对的一第一表面322b与一第二表面322c以及一侧面322d。凹槽322a由第二表面322c以朝向第一表面322b的方向凹陷。侧面322d连接第一表面322b与第二表面322c。此外，第二电子元件320可为一储能元件，其用来储存电能。具体地说，第二电子元件320还包括一线圈324与多个第一外部电极326。这些第一外部电极326分别连接至线圈324的相对两端，且延伸至本体322外而配置于第一表面322b及侧面322d上。本体322包覆线圈324且为一磁性包覆体。第二电子元件320可视为电感量(inductance)较大且体积较大的电感元件(inductiveelement)。
第一导线架330具有多个引脚332。各个引脚332具有一第一端332a与一第二端332b，且各个引脚332的第一端332a例如嵌入本体322而延伸至凹槽322a以电性连接至这些第一电子元件310。各个引脚332的第二端332b配置于本体322的第一表面322b上以形成一第二外部电极332c，且各个引脚332的连接第一端332a与第二端332b的一部分配置于本体322的侧面322d上。
在本实施例中，电子封装结构300还包括一线路基板340与一绝缘胶体350。线路基板340配置于本体322的凹槽322a内。这些第一电子元件310可配置于线路基板340上且电性连接至线路基板340，并且线路基板340电性连接至各个引脚332的延伸至凹槽322a的第一端332a。这些电子元件310可借由打线接合技术、覆晶接合技术或表面粘着技术而电性连接至线路基板340。线路基板340具有一第一线路层342、一第二线路层344、一配置于第一线路层342与第二线路层344之间的介电层346以及至少一导电通道348。这些第一电子元件310配置于第一线路层342上，且导电通道348贯穿介电层346以电性连接第一线路层342与第二线路层344。在此必须说明的是，电子封装结构300可依照设计者的需求而省略线路基板340的配置，但是并未以图面绘示。
此外，绝缘胶体350配置于凹槽322a内且包覆这些第一电子元件310与线路基板340，以保护这些第一电子元件310与线路基板340并且增加电子封装结构300整体的机械强度。
由于，这些第一电子元件310与线路基板340配置于第二电子元件320的凹槽322a内，所以与现有技术相较，本实施例的电子封装结构300的内部空间利用率较高，且这些第一电子元件310与线路基板340可受到凹槽322a的保护。此外，由于绝缘胶体350配置于凹槽322a内，所以在形成绝缘胶体350的过程中，绝缘胶体350的材料可直接填入凹槽322a内而不需额外的模具。
图3B绘示本发明第一实施例的另一种电子封装结构的示意图。请参考图3A与图3B，电子封装结构300’与电子封装结构300的不同之处在于，电子封装结构300’的各个引脚332’的连接第一端332a’与第二端332b’的一部分穿过本体322’。此外，电子封装结构300的绝缘胶体350替换为电子封装结构300’的一磁性胶体350’，其配置于本体322’的凹槽322a’内。因此，若第二电子元件320’为一电感元件，则磁性胶体350’可弥补凹槽322a’对于第二电子元件320’的电感特性的影响。在此必须说明的是，电子封装结构300的各个引脚332的连接第一端332a与第二端332b的一部分也可依照设计需求穿过本体322，但是并未以图面绘示。
图3C绘示本发明第一实施例的又一种电子封装结构的示意图。请参考图3A与图3C，电子封装结构300”与电子封装结构300的不同之处在于，本体322”的凹槽322a”由第一表面322b”以朝向第二表面322c”的方向凹陷。必须说明的是，绝缘胶体350”可依设计需求而替换为磁性胶体，且各个引脚332”的连接第一端332a”与第二端332b”的一部分也可依照设计需求穿过本体322”，但是并未以图面绘示。
图3D绘示本发明第一实施例的再一种电子封装结构的示意图。请参考图3A与图3D，电子封装结构300”’可依照设计者的需求采用第二导线架360以取代线路基板340的配置。这些第一电子元件310”’配置于第二导线架360上且电性连接至第二导线架360，且第二导线架360电性连接至第一导线架330”’的各个引脚332”’的延伸至凹槽322a”’的第一端332a”’。
第二实施例
图4A绘示本发明第二实施例的一种电子封装结构的示意图。请参考图4A与图3A，第二实施例的电子封装结构400与第一实施例的电子封装结构300的不同之处在于，第二电子元件420的本体422不具有凹槽322a。具体地说，导线架430的各个引脚432的第一端432a配置于本体422的第一表面422a上，且这些第一电子元件410配置于第一表面422a上且电性连接至这些引脚432。此外，各个引脚432的第二端432b配置于本体422的相对于第一表面422a的第二表面422b上，且各个引脚432的连接第一端432a与第二端432b的一部分配置于本体422的侧面422c上。
进一步说，线路基板440配置于第一表面422a上且电性连接至这些引脚432，并且这些第一电子元件410配置于线路基板440上且电性连接至线路基板440。在此必须说明的是，电子封装结构400可依照设计者的需求而省略线路基板440的配置或采用导线架以取代线路基板440的配置，但是并未以图面绘示。
图4B绘示本发明第二实施例的另一种电子封装结构的示意图。请参考图4A与图4B，电子封装结构400’与电子封装结构400的不同之处在于，各个引脚432’的连接第一端432a’与第二端432b’的一部分穿过本体422’。
第三实施例
请参考图5A，其绘示本发明第三实施例的一种电子封装结构的示意图。在本实施例的电子封装结构500中，这些第一电子元件510配置于线路基板530的第一表面532上且电性连接至线路基板530。第二电子元件520配置于线路基板530的第一表面532上方，这些第一电子元件510位于第二电子元件520的本体522与线路基板530的第一表面532之间，且这些第一电子元件510位于第二电子元件520的这些引脚524之间。换言之，在本实施例中，第二电子元件520覆盖这些第一电子元件510。此外，绝缘胶体540配置于第二电子元件520与线路基板530之间并包覆这些第一电子元件510，以保护这些第一电子元件510并且增加电子封装结构500整体的机械强度。而且，线路基板530还可包括至少一导电通道539，各个导电通道539贯穿介电层538以电性连接第一线路层534与第二线路层536，且这些导电通道539的至少一个(例如图5A所示的左侧的两导电通道539)位于这些第一电子元件510的至少一个(例如图5所示的左侧的第一电子元件510)的下方，使得左侧的第一电子元件510所产生的热也可透过左侧的两导电通道539而快速地传递至电子封装结构500外。第二电子元件520的各个引脚524的第二端524b由本体522延伸而出以与线路基板530电性连接。第二电子元件520可为一电感元件，其还包括一线圈526。本体522包覆线圈526且为一磁性包覆体，且各个引脚524的第一端524a连接线圈526的相对两端的其中之一。
值得注意的是，电子封装结构500还包括一防电磁干扰元件550，其覆盖这些第一电子元件510。在本实施例中，防电磁干扰元件550是配置于第二电子元件520的本体522上，且位于第二电子元件520的本体522与线路基板530之间。因此，电子封装结构500运作时，防电磁干扰元件550可降低例如为电感元件的第二电子元件520所产生的磁力对于线路基板530所传输的电性信号的干扰。
图5B绘示本发明第三实施例的另一种电子封装结构的示意图。请参考图5A与图5B，电子封装结构500’与电子封装结构500的不同之处在于，电子封装结构500’的防电磁干扰元件550’是配置于第二电子元件520’的本体522’内。
综上所述，在本发明的上述实施例中，由于第一电子元件可配置于第二电子元件的凹槽内或第二电子元件上，或者第二电子元件堆迭于第一电子元件上，所以与现有技术相较，本发明的实施例的电子封装结构的内部空间利用率较高，借此可达到缩小电子封装结构的尺寸。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (8)

1.一种电子封装结构，包括：
一线路基板，具有上表面；
第一电子元件，配置于该线路基板的该上表面上且电性连接至该线路基板；以及
第二电子元件，配置于该第一电子元件上方，包括：
磁性本体，具有一连续的底部；以及
多个引脚，多个所述引脚向该线路基板延伸并与该线路基板电性连接，其中，每一引脚均包括低于该磁性本体的该连续的底部的一部分，该多个部分与该线路基板相接触但不与该磁性本体接触，该第一电子元件位于由所述多个引脚的该多个部分、该磁性本体底部与该线路基板所形成的空间中。
2.如权利要求1所述的电子封装结构，其特征在于，还具有一绝缘胶体，配置于该第二电子元件与该线路基板之间并包覆至少部分该第一电子元件。
3.如权利要求1所述的电子封装结构，其特征在于，还包括一防电磁干扰元件，覆盖该第一电子元件。
4.如权利要求1所述的电子封装结构，其特征在于，该线路基板上表面具有上层线路层、下表面具有下层线路层、一介电层配置于该上层线路层与该下层线路层之间、一导电通道，贯穿该介电层以电性连接该上层线路层中的特定电路与该下层线路层中的特定电路。
5.如权利要求1所述的电子封装结构，其特征在于，该第一电子元件为一控制元件或一功率元件，且该第二电子元件为一储能元件。
6.如权利要求1所述的电子封装结构，其特征在于，该第二电子元件为一电感元件，还包括一线圈，并且该磁性本体包覆该线圈，且该引脚的上端电性连接于该线圈。
7.如权利要求2所述的电子封装结构，其特征在于，还包括一防电磁干扰元件设置于该第一电子元件与该第二电子元件之间，且该防电磁干扰元件设置于该绝缘胶体内部。
8.如权利要求3所述的电子封装结构，其特征在于，该防电磁干扰元件设置于该磁性本体内部。
CN201210063227.1A 2008-02-28 2008-02-28 电子封装结构 Active CN102623442B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810081574 CN101521193A (zh) 2008-02-28 2008-02-28 电子封装结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN 200810081574 Division CN101521193A (zh) 2008-02-28 2008-02-28 电子封装结构

Publications (2)

Publication Number Publication Date
CN102623442A CN102623442A (zh) 2012-08-01
CN102623442B true CN102623442B (zh) 2015-11-25

Family

ID=41081691

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210063227.1A Active CN102623442B (zh) 2008-02-28 2008-02-28 电子封装结构
CN 200810081574 Pending CN101521193A (zh) 2008-02-28 2008-02-28 电子封装结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN 200810081574 Pending CN101521193A (zh) 2008-02-28 2008-02-28 电子封装结构

Country Status (1)

Country Link
CN (2) CN102623442B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9723766B2 (en) * 2010-09-10 2017-08-01 Intersil Americas LLC Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides
TWI449136B (zh) * 2011-04-20 2014-08-11 Cyntec Co Ltd 金屬芯印刷電路板及電子封裝結構
CN104470209B (zh) * 2012-04-20 2018-11-27 乾坤科技股份有限公司 金属芯印刷电路板及电子封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696100A (en) * 1985-02-21 1987-09-29 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a chip coil
CN1199494A (zh) * 1996-08-23 1998-11-18 株式会社东金 抗电磁干扰元件及拥有该元件的有源器件
CN1548494A (zh) * 2003-05-06 2004-11-24 千如电机工业股份有限公司 防止电磁干扰的环氧树脂胶体及防止电磁干扰的电感组件
CN101019464A (zh) * 2004-09-13 2007-08-15 奥迪康有限公司 具有封装电子元件的音频处理设备
CN101071806A (zh) * 2006-05-12 2007-11-14 乾坤科技股份有限公司 封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566731B2 (en) * 1999-02-26 2003-05-20 Micron Technology, Inc. Open pattern inductor
TWI226110B (en) * 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
US7531893B2 (en) * 2006-07-19 2009-05-12 Texas Instruments Incorporated Power semiconductor devices having integrated inductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696100A (en) * 1985-02-21 1987-09-29 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a chip coil
CN1199494A (zh) * 1996-08-23 1998-11-18 株式会社东金 抗电磁干扰元件及拥有该元件的有源器件
CN1548494A (zh) * 2003-05-06 2004-11-24 千如电机工业股份有限公司 防止电磁干扰的环氧树脂胶体及防止电磁干扰的电感组件
CN101019464A (zh) * 2004-09-13 2007-08-15 奥迪康有限公司 具有封装电子元件的音频处理设备
CN101071806A (zh) * 2006-05-12 2007-11-14 乾坤科技股份有限公司 封装结构

Also Published As

Publication number Publication date
CN102623442A (zh) 2012-08-01
CN101521193A (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
US8837168B2 (en) Electronic package structure
US9287231B2 (en) Package structure with direct bond copper substrate
CN203882995U (zh) 半导体组件
US9171773B2 (en) Semiconductor device
JP2009543349A (ja) 完全なパワートレインのためのチップモジュール
US20140334203A1 (en) Power converter and method for manufacturing power converter
US9538660B2 (en) Electronic package structure
US7514777B2 (en) Power semiconductor module
CN104620372B (zh) 半导体装置
CN104979297B (zh) 用于电子模块的基板以及制造用于电子模块的基板的方法
US20080136015A1 (en) High power semiconductor device
US10068819B2 (en) Semiconductor device
US20120014079A1 (en) Electronic package structure
US11616353B2 (en) Busbar and power module
CN111987053A (zh) 封装结构
CN102456679A (zh) 具有集成电容器的高效功率转换器
CN102623442B (zh) 电子封装结构
US9655265B2 (en) Electronic module
US20080179722A1 (en) Electronic package structure
CN112968025A (zh) 智能功率模块和智能功率模块的制造方法
CN112242450B (zh) 二极管器件及其制造方法
CN110676233B (zh) 一种压接式功率开关模块及其制备方法
CN114743756A (zh) 电子模块
CN100552946C (zh) 电子封装结构
US20020030276A1 (en) Dimple array interconnect technique for semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant