CN102611465B - 结构化多元非规则重复累积码的编码器与编码方法 - Google Patents

Abstract

本发明公开了一种结构化多元非规则重复累积S-QIRA码的编码器与编码方法，主要解决现有多元非规则重复累积QIRA码的编码器缺乏并行性且编码速度较低的问题。该编码器将待编码的信息符号序列划分为若干分组，再对分组后的符号序列按组依次进行分组重复、分组交织、分组GF(q)加权、分组合并、分组累加运算，并在每个步骤中均对同一分组内的符号进行并行处理，且对每组内符号同时进行运算，有效的提高了编码器的并行度和编码速度；生成的S-QIRA码的校验矩阵具有一种‘类’准循环结构，不仅大大减少了译码器存储该校验矩阵所需的存储单元，而且有效降低了译码器的硬件实现复杂度，可用于现代通信***中物理层的信息传输纠错。

Description

结构化多元非规则重复累积码的编码器与编码方法

技术领域

本发明属于通信技术领域，特别是涉及一种结构化多元非规则RA码的编码器及其编码方法，可用于物理层数据传输的差错控制。

背景技术

低密度校验LDPC码最早由Gallager于1962年提出，MacKay、Neal等于1995年对LDPC码进行了“再发现”，并证明了其码长趋于无穷时具有逼近Shannon限的差错控制性能。1998年，Davey和MacKay将二元LDPC码推广到了高阶有限域GF(q)，q＞2上。广泛的研究表明，基于GF(q)的多元LDPC码在中短码长性能优于二元LDPC码和Turbo码。具体而言，多元LDPC码相比二元LDPC码有如下优点：1)多元LDPC码具有更强的抗突发错误能力；2)多元LDPC码具有更低的错误平层；3)多元LDPC码更适宜与高阶调制***相结合；然而，最初的多元LDPC码定义在随机构造的稀疏校验矩阵上，因此其编码复杂度很高。为了解决这一问题，需要构造具有可快速编码结构且差错控制性能优良的多元LDPC码。

在众多可快速编码的多元LDPC码构造方案中，多元非规则重复累积(Q-aryIrregular Repeat-Accumulate，QIRA)码可通过重复和累加运算进行简单快速编码。该类码综合了Turbo码的低编码复杂度和多元LDPC码的优良的并行迭代译码性能。图1显示了QIRA码的编码器结构，其中包括重复码、加权器、符号交织器、合并器、累加器和复用器六部分。由图1可见，QIRA码可通过串行级联的方式完成低复杂度编码。假设码长为N的QIRA码的信息符号长度为K，校验符号长度为M，则其具体编码过程包括下述步骤：

1)输入信息符号序列u中的符号u_i，i＝1，...，K由重复码重复r_i次，得到符号序列v；

2)符号序列v中各符号由加权器进行GF(q)乘法加权，随后由符号交织器进行序列交织，得到输出符号序列

3)符号序列由合并器逐符号按系数a_i，i＝1，...，M进行合并运算，得到长为M的符号序列w；

4)累加器对w中各符号进行累加和加权运算，输出的长为M的符号序列p即为编码器的校验符号序列；

5)复用器对信息符号序列u和校验符号序列p进行复用，得到编码器的最终输出QIRA码码字c＝(u，p)；

以上编码过程中各运算均定义在有限域GF(q)上。由该编码方式生成的QIRA码的校验矩阵H由两部分组成：H＝[H_u，H_p]，其中H_u部分具有随机结构，H_p部分为：

生成的QIRA码的因子图如图2所示，其译码则可在该因子图上进行并行迭代译码，图2中m＝r₁+r₂。

综上所述，QIRA码如同串行级联码一样可通过级联重复码和卷积码进行快速编码，同时如同多元LDPC码一样可在其因子图上进行并行迭代译码以获得优良的性能。

然而，所述的传统QIRA码的编码器及编码方法缺乏一定的并行性，从而影响了其编码速度。并且该编码方法生成的QIRA码缺乏结构性，从而不利于译码器的存储和高速实现。

发明内容

本发明的目的在于克服上述传统QIRA码的编码器及编码方法的不足，提供一种结构化多元非规则重复累积S-QIRA码的编码器及相应编码方法，以提高编码器的并行性及编码速度，并使生成的S-QIRA码具有‘类’准循环结构特性，从而简化相应译码器的存储和硬件实现。

为实现上述目的，本发明的编码器包括：

分组重复器：用于完成对符号序列的分组重复操作，其中每组长度为s；

分组符号交织器：用以完成对符号序列的分组交织操作；

分组GF(q)加权器I：用以完成对符号序列按GF(q)非零元素进行分组加权操作，其中每组内符号采用同一加权系数；

分组合并器：用以完成对符号序列的分组合并操作，其中生成的每组符号采用相等的合并系数；

分组累加器：用以对符号序列进行排序，并对排序后的符号序列分组进行GF(q)上的加权和累加操作；

复用器：用以将两个符号序列串行复用为1个符号序列；

以上各部分自上而下串行连接在一起，完成对信息符号序列的串行编码操作。

所述的分组累加器包括：

排序器、分组GF(q)加权器II、寄存器和GF(q)加法单元，分组累加器的输入直接进入排序器，排序器完成对符号序列的排序操作后输出至GF(q)加法单元，GF(q)加法单元对排序器和分组GF(q)加权器II的输出进行GF(q)加法运算，其输出作为分组累加器的输出，同时通过寄存器进入分组GF(q)加权器II，分组GF(q)加权器II对符号序列按GF(q)非零元素进行分组加权后反馈输入至GF(q)加法单元，其中GF(q)表示大小为q的有限域。

为实现上述目的，本发明的编码方法，包括如下步骤：

(1)分组重复步骤：

对码长为N、信息符号长度为K、校验符号长度为M＝N-K的多元非规则重复累积码进行编码，即首先将待编码的信息符号序列u＝(u₀，u₁，...，u_K-1)划分为长为s的k＝K/s个分组U⁽⁰⁾，...，U^(k-1)，再逐组对各个分组U^(l)中的符号进行重复，其中0≤l＜k，同组中各个符号的重复次数均为r_l，令r＝(r₁+...+r_k-1)/k为所有符号的平均重复次数为r，则得到长为rK的重复符号序列v：

(2)分组交织步骤：

2a)定义编码器所对应的‘类’准循环校验矩阵H＝[H_u，H_p]，其中H_u为信息矩阵阵列，H_p为双对角矩阵阵列，表示如下：

式中表示大小为s的单位阵I_s各行向右循环移位B_i，j次得到的方阵，δ_i，j表示GF(q)上的非零元素，0≤i≤m-1，0≤j≤k-1；

式中0_s表示大小为s的全零方阵，γ_i为GF(q)上的非零元素，表示大小为s的方阵：

2b)令a_i表示编码器所对应的校验矩阵H中信息矩阵阵列的第i行行重，h_i，j为该矩阵阵列的第i行中第j个非零循环移位矩阵的列标，b_i，j为该循环移位矩阵的循环移位系数，则定义交织下标序列(π(0)，...，π(rK-1))＝(π₀，π₁，...，π_m-1)，其中m＝M/s，

π_i＝(π_i(0)，π_i(1)，...，π_i(s-1))，0≤i≤m-1，

${\mathrm{\π}}_i\left(t\right)=({\mathrm{sh}}_{i,0}+(b_{i,0}+t)\mathrm{mod}s...,{\mathrm{sh}}_{i,a_i-1}+(b_{i,a_i-1}+t)\mathrm{mod}s),0\≤t\≤s-1,$

2c)根据上述交织下标序列对重复符号序列v进行分组交织，得到交织符号序列

$\stackrel{\‾}{v}=({\stackrel{\‾}{v}}_1,...,{\stackrel{\‾}{v}}_{\mathrm{rK}-1})=(u_{\mathrm{\π}\left(0\right)},u_{\mathrm{\π}\left(1\right)},...,u_{\mathrm{\π}(\mathrm{rK}-1)});$

(3)分组GF(q)加权步骤：

3a)令β表示加权系数序列，将β划分为m＝M/s个长为s的分组：

其中是编码器所对应的信息矩阵阵列的第i行中的GF(q)非零元素序列，其中GF(q)表示大小为q的有限域；

3b)对交织符号序列中各项与加权系数序列β中各项按顺序两两相乘，得到加权符号序列

(4)分组合并步骤：

4a)令A_d表示编码器所对应的信息矩阵的第d行行重，0≤d≤M-1，定义合并系数序列A＝(A₀，...，A_M-1)，其中A₀+A₁+…+A_M-1＝rK；

4b)对加权符号序列中各符号按合并系数序列A中各项依次进行合并，得到长为M的合并符号序列w＝(w₀，...，w_M-1)，其中

$w_0={\hat{v}}_0+\·\·\·+{\hat{v}}_{A_0-1}$

$w_1={\hat{v}}_{A_0}+\·\·\·+{\hat{v}}_{A_0+A_1-1}$

$\begin{array}{c}.\\ .\\ .\end{array};$

$w_{M-1}={\hat{v}}_{A_0+A_1+\·\·\·+A_{M-2}}+\·\·\·+{\hat{v}}_{A_0+A_1+\·\·\·+A_{M-1}-1}$

(5)分组累加步骤：

5a)将合并符号序列w中各符号w₀，...，w_M-1按如下顺序进行排序：

((w₍₀₎，...，w_(0)+(m-1)s)，...，(w_(s-1)，w_(s-1)+s，...，w_(s-1)+(m-1)s))，

该序列即为排序符号序列

5b)对进行累加运算，即将中符号通过寄存器并经GF(q)加权后再与符号进行累加，得到符号p_d，其中0＜d≤M-1，进而生成长为M的校验符号序列p＝(p₀，...，p_M-1)；

(6)复用器将信息符号序列u与校验符号序列p进行复用，得到编码器长为N的最终输出码字c＝(u，p)。

本发明具有如下优点：

本发明的编码器由于将待编码的信息符号序列划分为若干分组，再对分组后的符号序列按组依次进行分组重复、分组交织、分组GF(q)加权、分组合并、分组累加运算，并在每个步骤中均对同一分组内的符号进行并行处理，有效的提高了编码器的并行度；同时由于编码器对每组内符号同时进行运算，进一步提高了编码速度；此外由于本发明的编码方法生成的S-QIRA码的校验矩阵H具有‘类’准循环结构，不仅大大减少了译码器存储该校验矩阵所需的存储单元，并有效降低了译码器的硬件实现复杂度。

仿真结果表明，所提出的编码器和具体编码方法生成的基于GF(64)的S-QIRA码在BPSK-AWGN信道和64QAM-Rayleigh衰落信道下均具有优良的差错控制性能。

下面结合附图对本发明进行详细说明。

附图说明

图1是传统QIRA码的编码器结构框图；

图2是传统QIRA码的因子图；

图3是本发明S-QIRA码的编码器结构；

图4是本发明S-QIRA码的编码流程图；

图5是本发明S-QIRA码在BPSK-AWGN信道上的仿真图；

图6是本发明S-QIRA码在64QAM-Rayleigh衰落信道上的仿真图。

具体实施方式

参照图3，本发明提出的结构化多元非规则重复累积码的编码器包括：分组重复器、分组符号交织器、分组GF(q)加权器、分组合并器、分组累加器和复用器六部分。其中，编码器的输入信息符号序列u直接进入分组重复器，由分组重复器完成对u的分组重复操作，每组长度为s，得到重复符号序列v；分组符号交织器对分组重复器的输出符号序列v进行分组交织操作，其输出为交织符号序列分组GF(q)加权器对交织符号序列按GF(q)非零元素进行分组加权操作，其中每组内符号采用同一加权系数，得到加权符号序列分组合并器对加权符号序列进行分组合并操作，生成的每组符号采用相等的合并系数，其输出合并符号序列w连接至分组累加器；分组累加器包括：排序器、累加GF(q)加权器、寄存器和GF(q)加法单元四部分。该排序器完成对符号序列的排序操作后输出至GF(q)加法单元，该GF(q)加法单元对排序器和累加GF(q)加权器的输出进行GF(q)加法运算，其输出即为分组累加器输出的校验符号序列p，同时校验符号序列p通过寄存器进入累加GF(q)加权器，该累加GF(q)加权器对p中各项按GF(q)非零元素进行分组加权后反馈输入至GF(q)加法单元，上述符号GF(q)表示大小为q的有限域；复用器对信息符号序列u和校验符号序列p进行串行复用，得到编码器的最终输出码字c＝(u，p)。

参照图4，利用上述编码器进行编码，包括如下步骤：

步骤1，对信息符号序列进行分组重复操作：

1a)分组划分：

对码长为N、信息符号长度为K、校验符号长度为M＝N-K的多元非规则重复累积码进行编码，即首先将待编码的信息符号序列u＝(u₀，u₁，...，u_K-1)划分为长为s的k＝K/s个分组U⁽⁰⁾，...，U^(k-1)，

其中：

$U^{\left(l\right)}=(U_0^{\left(l\right)},...,U_{s-1}^{\left(l\right)}),0\&le;l<k;$

1b)符号重复：

逐组按照l＝0，1，...，k-1的顺序对各个分组U^(l)中的符号进行重复，同组中各个符号的重复次数均设为rl，令r_l＝(r₀+...+r_k-1)/k为所有符号的平均重复次数，则得到长为rK的重复符号序列v：

步骤2，对重复符号序列进行分组交织操作：

2a)定义校验矩阵：

定义编码器所对应的‘类’准循环校验矩阵H＝[H_u，H_p]，其中H_u为信息矩阵阵列，H_p为双对角矩阵阵列，表示如下：

式中δ_i，j表示GF(q)上的域元素，0≤i≤m-1，0≤j≤k-1，表示大小为s的单位阵I_s各行向右循环移位B_i，j次得到的方阵，例如B_i，j＝1时：

式中0_s表示大小为s的全零方阵，γ_i为GF(q)上的非零元素，表示大小为s的方阵：

2b)定义交织下标序列：

令a_i表示编码器所对应的校验矩阵H中信息矩阵阵列H_u的第i行行重，h_i，j为该矩阵阵列的第i行中第j个非零循环移位矩阵的列标，b_i，j为该循环移位矩阵的循环移位系数，则定义交织下标序列(π(0)，...，π(rK-1))＝(π₀，π₁，...，π_m-1)，其中m＝M/s，

π_i＝(π_i(0)，π_i(1)，...，π_i(s-1))，0≤i≤m-1，

${\mathrm{\&pi;}}_i\left(t\right)=({\mathrm{sh}}_{i,0}+(b_{i,0}+t)\mathrm{mod}s,...,{\mathrm{sh}}_{i,a_i-1}+(b_{i,a_i-1}+t)\mathrm{mod}s),0\&le;t\&le;s-1;$

2c)分组交织：

根据上述交织下标序列对重复符号序列v进行分组交织，得到交织符号序列

$\stackrel{\&OverBar;}{v}=({\stackrel{\&OverBar;}{v}}_1,...,{\stackrel{\&OverBar;}{v}}_{\mathrm{rK}-1})=(u_{\mathrm{\&pi;}\left(0\right)},u_{\mathrm{\&pi;}\left(1\right)},...,u_{\mathrm{\&pi;}(\mathrm{rK}-1)}).$

步骤3，对交织符号序列进行GF(q)加权操作：

3a)定义加权系数序列：

令β表示加权系数序列，将β划分为m＝M/s个长为s的分组：

其中是编码器所对应的信息矩阵阵列的第i行中的GF(q)非零元素序列，其中GF(q)表示大小为q的有限域；

3b)序列相乘：

对交织符号序列中各项与加权系数序列β中各项按顺序两两相乘，得到加权符号序列

步骤4，对加权符号序列进行分组合并操作：

4a)定义合并系数序列：

令A_d表示编码器所对应的信息矩阵的第d行行重，0≤d≤M-1，定义合并系数序列A＝(A₀，...，A_M-1)，其中A₀+A₁+…+A_M-1＝rK；

4b)符号合并：

对加权符号序列中各符号按合并系数序列A中各项依次进行合并，得到长为M的合并符号序列w＝(w₀，...，w_M-1)，其中

$w_0={\hat{v}}_0+\&CenterDot;\&CenterDot;\&CenterDot;+{\hat{v}}_{A_0-1}$

$w_1={\hat{v}}_{A_0}+\&CenterDot;\&CenterDot;\&CenterDot;+{\hat{v}}_{A_0+A_1-1}$

$w_{M-1}={\hat{v}}_{A_0+A_1+\&CenterDot;\&CenterDot;\&CenterDot;+A_{M-2}}+\&CenterDot;\&CenterDot;\&CenterDot;+{\hat{v}}_{A_0+A_1+\&CenterDot;\&CenterDot;\&CenterDot;+A_{M-1}-1};$

步骤5，对合并符号序列进行分组累加操作：

5a)对合并符号序列w中各符号w₀，...，w_M-1进行排序，得到排序符号序列 $\stackrel{\&OverBar;}{w}=({\stackrel{\&OverBar;}{w}}_0,...,{\stackrel{\&OverBar;}{w}}_{M-1}),$ 其中：

$({\stackrel{\&OverBar;}{w}}_0,...,{\stackrel{\&OverBar;}{w}}_{M-1})=((w_{\left(0\right)},...,w_{\left(0\right)+(m-1)s}),...,(w_{(s-1)},w_{(s-1)+s},...,w_{(s-1)+(m-1)s}));$

5b)对排序符号序列进行累加运算，即将中符号通过寄存器并经GF(g)加权后再与符号进行累加，得到符号p_d，其中0＜d≤M-1，进而生成长为M的校验符号序列p＝(p₀，…，p_M-1)，具体为：

$p_0={\stackrel{\&OverBar;}{w}}_0$

$p_s={\mathrm{\&gamma;}}_0{p}_0+{\stackrel{\&OverBar;}{w}}_1$

$p_{(m-1)s}={\mathrm{\&gamma;}}_{m-2}{p}_{(m-2)s}+{\stackrel{\&OverBar;}{w}}_{m-1}$

对于i＝1，2，...，s-1，则有

$p_i={\mathrm{\&gamma;}}_{m-1}{p}_{i-1+(m-1)s}+{\stackrel{\&OverBar;}{w}}_{\mathrm{mi}}$

$p_{i+s}={\mathrm{\&gamma;}}_0{p}_i+{\stackrel{\&OverBar;}{w}}_{\mathrm{mi}+1}$

$p_{i+(m-1)s}={\mathrm{\&gamma;}}_{m-2}{p}_{i+(m-2)s}+{\stackrel{\&OverBar;}{w}}_{m(i+1)-1}$

其中γ₀，γ₁，...，γ_m-2为双对角矩阵阵列H_p中GF(g)非零元素。

步骤6，对信息符号序列和校验符号序列进行复用操作：

复用器将信息符号序列u与校验符号序列p进行复用，即将u与p串行连接在一起，得到编码器长为N的最终输出码字c＝(u，p)。

本发明提出S-QIRA码性能可通过以下仿真进一步说明：

仿真参数：本发明仿真选用的S-QIRA码基于有限域GF(64)，其码长为84符号即504比特、码率为1/2、循环移位矩阵大小s＝7。同时，选取码长、码率与该S-QIRA码均相同的二元低密度校验BLDPC码进行性能比较。其中，S-QIRA码分别采用多元和积算法QSPA和扩展最小和EMS译码算法，而BLDPC码则采用置信传播BP译码算法。

仿真内容：

仿真一：对本发明的S-QIRA码和现有的BLDPC码在BPSK-AWGN信道下的误帧率BLER性能进行计算机仿真，仿真结果见图5。

仿真二：对本发明的S-QIRA码和现有的BLDPC码在64QAM-Rayleigh衰落信道下的BLER性能进行计算机仿真，仿真结果见图6。

仿真结果分析：

从图5可见，在BPSK-AWGN信道上，本发明的S-QIRA码在***BLER性能为10-4时，其信噪比Eb/N0优于BLDPC码约0.43dB。

从图6可见，在64QAM-Rayleigh衰落信道上，本发明的S-QIRA码在***BLER性能为10-4时，其信噪比Eb/N0优于BLDPC码约3.7dB。

本发明未详细描述内容为本领域技术人员公知技术。

Claims (1)

1.一种结构化多元非规则重复累积码的LDPC编码方法，包括：

(1)分组重复步骤：

对码长为N、信息符号长度为K、校验符号长度为M＝N-K的多元非规则重复累积码进行编码，即首先将待编码的信息符号序列u＝(u₀,u₁,…,u_K-1)划分为长为s的k＝K/s个分组U⁽⁰⁾,…,U^(k-1)，再逐组对各个分组U^(l)中的符号进行重复，其中0≤l＜k，同组中各个符号的重复次数均为r_l，令r＝(r₀+…+r_k-1)/k为所有符号的平均重复次数，则得到长为rK的重复符号序列v：

(2)分组交织步骤：

2a)定义编码器所对应的‘类’准循环校验矩阵H＝[H_u,H_p]，其中H_u为信息矩阵阵列，H_p为双对角矩阵阵列，表示如下：

式中表示大小为s的单位阵I_s各行向右循环移位B_i,j次得到的方阵，δ_i,j表示GF(q)上的域元素，0≤i≤m-1，0≤j≤k-1；

式中0_s表示大小为s的全零方阵，γ_i为GF(q)上的非零元素，表示大小为s的方阵：

2b)令a_i表示编码器所对应的校验矩阵H中信息矩阵阵列H_u的第i行行重，h_i,j为该矩阵阵列的第i行中第j个非零循环移位矩阵的列标，b_i,j为该循环移位矩阵的循环移位系数，则定义交织下标序列(π(0),…,π(rK-1))＝(π₀,π₁,…,π_m-1)，其中m＝M/s，

π_i＝(π_i(0),π_i(1),…,π_i(s-1))，0≤i≤m-1，

${\mathrm{\&pi;}}_1\left(t\right)=({\mathrm{sh}}_{i,0}+(b_{i,0}+t)\mathrm{mod}s,...,{\mathrm{sh}}_{i,a_i-1}+(b_{i,a_i-t}+t)\mathrm{mod}s),0\&le;t\&le;s-1,$

2c)根据上述交织下标序列对重复符号序列v进行分组交织，得到交织符号序列 $\stackrel{\&OverBar;}{v}=({\stackrel{\&OverBar;}{v}}_1,...,{\stackrel{\&OverBar;}{v}}_{\mathrm{rK}-1})=(u_{\mathrm{\&pi;}\left(0\right)},u_{\mathrm{\&pi;}\left(1\right)},...,u_{\mathrm{\&pi;}(\mathrm{rK}-1)});$

(3)分组GF(q)加权步骤：

3a)令β表示加权系数序列，将β划分为m＝M/s个长为s的分组：

其中是编码器所对应的信息矩阵阵列H_u的第i行中的GF(q)非零元素序列，其中GF(q)表示大小为q的有限域；

3b)对交织符号序列中各项与加权系数序列β中各项按顺序两两相乘，得到加权符号序列

(4)分组合并步骤：

4a)令A_d表示编码器所对应的信息矩阵的第d行行重，0≤d≤M-1，定义合并系数序列A＝(A₀,…,A_M-1)，其中A₀+A₁+…+A_M-1＝rK；

4b)对加权符号序列中各符号按合并系数序列A中各项依次进行合并，得到长为M的合并符号序列w＝(w₀,…,w_M-1)，其中

$w_0={\hat{v}}_0+...+{\hat{v}}_{A_0-1}$

$w_1={\hat{v}}_{A_0}+...+{\hat{v}}_{A_0+A_1-1}$

……

$w_{M-1}={\hat{v}}_{A_0+A_1+...+A_{M-2}}+...+{\hat{v}}_{A_0+A_1+...+A_{M-1}-1};$

(5)分组累加步骤：

5a)对合并符号序列w中各符号w₀,…,w_M-1进行排序，得到排序符号序列 $\stackrel{\&OverBar;}{w}=({\stackrel{\&OverBar;}{w}}_0,...,{\stackrel{\&OverBar;}{w}}_{M-1}),$ 其中：

$({\stackrel{\&OverBar;}{w}}_0,...,{\stackrel{\&OverBar;}{w}}_{M-1})=((w_{\left(0\right)},...,w_{\left(0\right)+(m-1)s}),...,(w_{(s-1)},w_{(s-1)+s},...,w_{(s-1)+(m-1)s}));$

5b)对进行累加运算，即将中符号通过寄存器并经GF(q)加权后再与符号进行累加，得到符号p_d，其中0＜d≤M-1，进而生成长为M的校验符号序列p＝(p₀,…,p_M-1)；

(6)复用器将信息符号序列u与校验符号序列p进行复用，即将u与p串行连接在一起，得到编码器长为N的最终输出码字c＝(u,p)。