CN102595066B - 低功耗数字域累加cmos-tdi图像传感器 - Google Patents

低功耗数字域累加cmos-tdi图像传感器 Download PDF

Info

Publication number
CN102595066B
CN102595066B CN201210054725.XA CN201210054725A CN102595066B CN 102595066 B CN102595066 B CN 102595066B CN 201210054725 A CN201210054725 A CN 201210054725A CN 102595066 B CN102595066 B CN 102595066B
Authority
CN
China
Prior art keywords
memory
digital
bus
signal
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210054725.XA
Other languages
English (en)
Other versions
CN102595066A (zh
Inventor
姚素英
聂凯明
徐江涛
高静
史再峰
高岑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201210054725.XA priority Critical patent/CN102595066B/zh
Priority to US13/882,181 priority patent/US8976278B2/en
Priority to PCT/CN2012/076326 priority patent/WO2013131329A1/zh
Publication of CN102595066A publication Critical patent/CN102595066A/zh
Application granted granted Critical
Publication of CN102595066B publication Critical patent/CN102595066B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/768—Addressed sensors, e.g. MOS or CMOS sensors for time delay and integration [TDI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及数模混合集成电路设计领域。为提供一种不降低CMOS-TDI图像传感器行频的基础上可以降低ADC的转换速率，进而降低传感器的功耗，为达到上述目的，本发明采取的技术方案是，低功耗数字域累加CMOS-TDI图像传感器，包括：n+k行×m列的像素阵列、列并行信号预处理电路、列并行逐次逼近型模数转换器、列并行数字域累加器、列并行除法器、时序控制电路和输出移位寄存器，此外还包括：在列并行数字域累加器中再增加n+k+1个粗量化存储单元，用于存储粗量化结果；n次细量化结果的存储单元；将n次细量化的结果进行累加后输出即完成n级TDI信号累加。本发明主要应用于数模混合集成电路设计。

Description

低功耗数字域累加CMOS-TDI图像传感器
技术领域
本发明涉及数模混合集成电路设计领域，特别涉及降低数字域累加CMOS-TDI图像传感器功耗的方法，具体讲涉及低功耗数字域累加CMOS-TDI图像传感器。
背景技术
图像传感器可将镜头获得的光信号转换成易于存储、传输和处理的电学信号。图像传感器按照工作方式可以分为面阵型和线阵型。面阵型图像传感器的工作原理是以呈二维面阵排布的像素阵列对物体进行拍摄以获取二维图像信息，而线阵型图像传感器的工作原理是以呈一维线阵排布的像素阵列通过对物体扫描拍摄的方式来获取二维图像信息，其中线阵型图像传感器的工作方式参考图1。线阵型图像传感器以其特殊的工作方式被广泛应用在航拍、空间成像、机器视觉和医疗成像等众多领域。但是由于在线阵型图像传感器的像素曝光期间物体始终在移动，因此像素的曝光时间严重受限于线阵型图像传感器相对被拍摄物体的移动速度，尤其在高速运动低照度应用环境下(例如空间成像)线阵型图像传感器的信噪比(Signalto Noise Ratio，SNR)会变得非常低。为解决SNR低的问题，有人提出了时间延时积分(TimeDelay Integration，TDI)技术，其能够增加线阵图像传感器的SNR和灵敏度，它以其特殊的扫描方式，通过对同一目标进行多次曝光，实现很高的SNR和灵敏度，因此特别适用于高速运动低照度的环境下。TDI的基本原理是使用面阵排布的像素阵列以线阵扫描的方式工作，进而可实现不同行的像素对移动中的同一物体进行多次曝光，并将每次曝光结果进行累加，等效延长了像素对物体的曝光积分时间，因此可以大幅提升SNR和灵敏度。
TDI技术最早是通过电荷耦合器件(Charge Coupled Device，CCD)图像传感器实现的，CCD图像传感器也是实现TDI技术的理想器件，它能够实现无噪声的信号累加。目前TDI技术多应用在CCD图像传感器中，普遍采用的CCD-TDI图像传感器的结构类似一个长方形的面阵CCD图像传感器，但是其以线扫的方式工作，如图2所示，CCD-TDI图像传感器的工作过程如下：n级CCD-TDI图像传感器一共有n行像素，某一列上的第一行像素在第一个曝光周期内收集到的电荷并不直接输出，而是与同列第二个像素在第二个曝光周期内收集到的电荷相加，以此类推CCD-TDI图像传感器最后一行(第n行)的像素收集到的电荷与前面n-1次收集到的电荷累加后再按照普通线阵CCD器件的输出方式进行读出。在CCD-TDI图像传感器中，输出信号的幅度是n个像素积分电荷的累加，即相当于一个像素n倍曝光周期内所收集到的电荷，输出信号幅度扩大了n倍而噪声的幅度只扩大了
Figure BDA0000140648130000011
倍，因此信噪比可以提高
Figure BDA0000140648130000012
倍。
但是由于CCD图像传感器存在功耗大集成度低等缺点，目前其在各个领域的应用都在逐渐被CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)图像传感器所替代。在现有技术中，有人提出通过在CMOS图像传感器内部集成模拟信号累加器的方法来实现TDI技术，即像素输出的模拟信号先进入模拟信号累加器中完成对相同曝光信号的累加，然后将完成累加的模拟信号送入ADC进行量化输出。但是通过累加模拟信号的方式实现CMOS-TDI图像传感器会消耗较大功耗和较大的芯片面积，而且模拟信号加法器本身也会在模拟信号累加过程中引入较大噪声，因此很难实现较高的TDI级数。而通过数字域信号累加完成CMOS-TDI图像传感器就会大幅缩减芯片功耗和面积的开销并且容易实现较高的TDI级数，数字域信号累加是先将像素输出的信号送入ADC经行量化然后将量化后的数字信号送入数字域累加器中完成相同曝光信号的累加，最后将完成累加的信号直接输出。但是在现有技术中要实现较高行频的数字域累加的CMOS-TDI图像传感器需要转换速率较高的ADC，因此在实现高行频时很难降低CMOS-TDI图像传感器的功耗。
发明内容
本发明旨在解决克服现有技术的不足，提供一种不降低CMOS-TDI图像传感器行频的基础上可以降低ADC的转换速率，进而降低传感器的功耗，为达到上述目的，本发明采取的技术方案是，低功耗数字域累加CMOS-TDI图像传感器，包括：n+k行×m列的像素阵列、列并行信号预处理电路、列并行逐次逼近型模数转换器、列并行数字域累加器、列并行除法器、时序控制电路和输出移位寄存器，此外还包括：在列并行数字域累加器中再增加n+k+1个粗量化存储单元，用于存储粗量化结果；n次细量化结果的存储单元；将n次细量化的结果进行累加后输出即完成n级TDI信号累加。
所述粗量化存储单元、n次细量化结果的存储单元及累加装置进一步具体为：由数字加法器、多路选通器、存储器A阵列、另一存储器B阵列、单向总线1、双向总线2、双向总线3、双向总线4和单向总线5组成，其中存储器A用于存储细量化结果，另一存储器B用于存储粗量化结果；逐次逼近型模数转换器的输出端通过单向总线1连接到数字加法器的输入端，数字加法器的输出端和另一输入端通过双向总线2连接到多路选通器，多路选通器的通路B与另一存储器B阵列通过双向总线3连接，多路选通器的通路A与存储器A阵列通过双向总线4连接，存储器B阵列再通过单向总线5与逐次逼近型模数转换器中的数模转换器相连接。
所述粗量化存储单元、n次细量化结果的存储单元及累加装置进一步连接、时序控制关系为：图像传感器共有原始n行像素和新增加的k行像素，开始工作后添加的k行像素预先对出现的物体A进行了k次曝光，第P1行像素的输出结果经过列并行逐次逼近型模数转换器粗量化后存入数字累加器中存储器B中，假设存入第n个存储器，即存储器Bn；然后第P2行像素对相同物体A的曝光结果经过逐次逼近型模数转换器粗量化后的数字信号通过总线1送入数字加法器的输入端，存储器Bn中的数据经过总线3和多路选通器再经过总线2送入数字加法器的另一输入端，最后数字加法器的输出结果通过总线2、多路选通器、总线3再送回到存储器Bn中，以此类推直到前k行像素输出的信号均累加后存储在存储器Bn中；在逐次逼近型模数转换器细量化阶段，当第1行像素完成物体A的曝光后，其输出的信号送入逐次逼近型模数转换器的比较器的正输入端，同时将存储器Bn中的数据除以k取平均后经过总线5送入到逐次逼近型模数转换器中的数模转换器中，使逐次逼近型模数转换器在粗量化结果的基础上继续对输入模拟信号进行逐次逼近以完成细量化的过程，最终逐次逼近型模数转换器的输出结果即是对当前曝光信号的完整量化，量化的结果存储在存储器An中，以此类推，当存储器An中的信号完成n次累加后进行输出；累加器的输出结果送入到除法器中以还原信号位宽，最后通过移位寄存器将所有列的信号串行输出。
本发明的技术特点及效果：
在原像素阵列的基础上再额外增加k行像素，通过SAR ADC为这k行像素对相同物体A的曝光结果进行k次粗量化，对k次粗量化结果除以k进行平均以降低粗量化出错的风险。对于x位的SAR ADC需要逐次逼近x次完成量化，将SAR ADC的x次逼近操作分成只有x/2次逼近操作的粗量化过程和只有x/2次逼近操作的细量化过程。当原始像素阵列开始对物体A曝光后，其像素输出信号的量化可以在粗量化的基础上继续量化。因此SAR ADC每次对像素输出信号的量化过程由原来的x次逼近变为x/2次逼近，所以在保持量化时间不变的情况下可以将SAR ADC的转换速率降低为原来的1/2，进而可以降低整体芯片的功耗。
附图说明
图1是现有技术提供的线阵图像传感器的工作模式示意图。
图2是现有技术提供的CCD-TDI图像传感器的工作原理示意图。
图3是本发明提供的CMOS-TDI图像传感器电路架构图。
图4是本发明提供的数字域累加器的架构图。
图5是本发明提供的SAR ADC的工作过程示意图。
具体实施方式
在n行m列像素阵列的基础上再增加k行(P1～Pk)预处理像素，新增加的k行预处理像素位于原像素阵列迎着物体移动的方向，传感器架构可参考图3。所述的数字域累加CMOS-TDI图像传感器主要包括：n+k行×m列的像素阵列、列并行信号预处理电路(CDS&信号放大)、列并行SAR ADC(逐次逼近型ADC)、列并行数字域累加器、列并行除法器、时序控制电路和输出移位寄存器。在现有技术中，有人使用过采样的方法实现CMOS-TDI图像传感器对相同物体曝光的同步性，所述的数字域累加CMOS-TDI图像传感器同样采用过采样率为(n+k+1)/(n+k)的滚筒式曝光以实现增加k行像素后仍能保证不同行像素对相同物体曝光的同步性。所谓过采样率为(n+k+1)/(n+k)的滚筒式曝光即在一个曝光周期内从第1行像素到第n+k行像素逐次开始曝光后第1行再增加一次曝光开始，这样在一个曝光周期内n+k行像素会输出n+k+1个数据，因此数字域累加器中需要n+k+1级存储单元，为简化存储单元的控制时序，对同一物体的曝光结果的粗细量化结果分别存储在同级的粗细存储单元中，因此分别需要n+k+1级粗量化和细量化存储单元。
TDI图像传感器的特点是相同物体会逐次通过图像传感器的每一行像素进行曝光，因此对同一物体曝光后输出的信号会重复多次出现，最后将这些信号进行累加即可提升图像传感器的SNR。因为这些信号都是对相同物体的曝光结果，所以在电压幅值上可以认为这些信号都近似相等，而这些信号的微小差别是由噪声引起的。因此新增加的k行像素可以对相同物体额外增加k次曝光输出，这样可以通过现有技术提供的SAR ADC(逐次逼近型ADC)先对这k个曝光输出信号进行k次粗量化，然后取k次粗量化的平局值作为粗量化的结果以降低粗量化出错的风险，然后当原像素阵列开始曝光后可以在粗量化的基础上再进行n次细量化，将n次细量化的结果进行累加后输出即可完成n级TDI信号累加。如果使用的SAR ADC的位数为x位，对于现有技术其需要逐次逼近x次才能完成对输入信号的x位量化；如果使用本发明提出的量化方法可设粗量化阶段逐次逼近x/2次，然后细量化阶段再逐次逼近x/2次，因此对于同样的读出时间SAR ADC的逐次逼近的次数可以降低为原来的一半，因此在保持读出时间不变的情况下可以将SAR ADC的转换速率降低为原来的0.5倍。
因为SAR ADC每次逼近的结果都可以通过数字信号存储和还原，所以SAR ADC的粗量化结果可以很容易的通过数字存储器进行保存，因此在数字域累加器中再增加n+k+1个粗量化存储单元。本发明提出的SAR ADC和数字累加器的结构参考图4，其主要由SAR ADC、数字加法器、多路选通器、存储器A阵列(A1～An+k+1)、存储器B阵列(B1～Bn+k+1)、单向总线1、双向总线2、双向总线3、双向总线4和单向总线5组成，其中存储器A用于存储细量化结果，存储器B用于存储粗量化结果。SAR ADC的输出端通过单向总线1连接到数字加法器的输入端，数字加法器的输出端和另一输入端通过双向总线2连接到多路选通器，多路选通器的通路B与存储器B阵列通过双向总线3连接，多路选通器的通路A与存储器A阵列通过双向总线4连接，存储器B阵列再通过单向总线5与SAR ADC中的DAC相连接。其具体工作过程如下：图像传感器开始工作后添加的k行像素(P1～Pk)预先对出现的物体A进行了k次曝光，第P1行像素的输出结果经过列并行SAR ADC粗量化后存入数字累加器中存储器B中(假设存入第n个存储器，即存储器Bn)；然后第P2行像素对相同物体A的曝光结果经过SARADC粗量化后的数字信号通过总线1送入数字加法器的输入端，存储器Bn中的数据经过总线3和多路选通器再经过总线2送入数字加法器的另一输入端，最后数字加法器的输出结果通过总线2、多路选通器、总线3再送回到存储器Bn中，以此类推直到前k行像素输出的信号均累加后存储在存储器Bn中；在SAR ADC细量化阶段，当第1行像素完成物体A的曝光后，其输出的信号送入SAR ADC的比较器的正输入端，同时将存储器Bn中的数据除以k取平均后经过总线5送入到SAR ADC中的DAC中，使SAR ADC在粗量化结果的基础上继续对输入模拟信号进行逐次逼近以完成细量化的过程，最终SAR ADC的输出结果即是对当前曝光信号的完整量化，量化的结果存储在存储器An中，以此类推，当存储器An中的信号完成n次累加后进行输出。累加器的输出结果送入到除法器中以还原信号位宽，最后通过移位寄存器将所有列的信号串行输出。
为使本发明的目的、技术方案和优点更加清晰，下面将结合实例给出本发明实施方式的具体描述。首先以一个6位满量程为Vref的SAR ADC为例说明其粗细量化的过程，量化过程参考图5，在粗量化阶段逐次逼近三次，然后将粗量化结果进行存储，进入细量化阶段后SARADC在粗量化结果的基础上再逐次逼近四次即完成了对输入信号的6位精度量化，因此SARADC的细量化时间就可以降低为约原量化时间的一半。
下面结合一个CMOS-TDI图像传感器的实例来对本发明作进一步的描述：像素阵列大小为128行×1024列的CMOS-TDI图像传感器，像素大小15μm×15μm，如果采用双边读出(即在版图Layout的布局上，像素阵列上下两侧各放置512个读出电路)每列读出电路可用的Layout宽度为30μm。其中列并行ADC采用10位的SAR ADC。要实现128级累加时达到8K的行频，如果采用现有技术提供的工作方式，传感器需要转换率为1MHz的SAR ADC，即在1μs的时间内要逐次逼近10次，每次逼近需要100ns时间。采用本发明提供的方式如果粗细量化均设定为5位，则同样实现8K行频时SAR ADC在1μs的时间内只需逐次逼近5次，每次逼近变为200ns，因此可将SAR ADC的转换速率由原来的1MHz降低为500KHz。因此可以将SAR ADC的功耗降低约为原来的1/2。

Claims (2)

1.一种低功耗数字域累加CMOS-TDI图像传感器，包括：n+k行×m列的像素阵列、列并行信号预处理电路、列并行逐次逼近型模数转换器、列并行数字域累加器、列并行除法器、时序控制电路和输出移位寄存器，其特征是，还包括：在列并行数字域累加器中再增加n+k+1个粗量化存储单元，用于存储粗量化结果；n次细量化结果的存储单元；将n次细量化的结果进行累加后输出即完成n级TDI信号累加，在n行m列像素阵列的基础上再增加k行预处理像素，新增加的k行预处理像素位于原像素阵列迎着物体移动的方向；所述粗量化存储单元、n次细量化结果的存储单元及累加装置进一步具体为：由数字加法器、多路选通器、存储器A阵列、另一存储器B阵列、单向总线1、双向总线2、双向总线3、双向总线4和单向总线5组成，其中存储器A用于存储细量化结果，另一存储器B用于存储粗量化结果；逐次逼近型模数转换器的输出端通过单向总线1连接到数字加法器的输入端，数字加法器的输出端和该数字加法器另一输入端通过双向总线2连接到多路选通器，多路选通器的通路B与另一存储器B阵列通过双向总线3连接，多路选通器的通路A与存储器A阵列通过双向总线4连接，存储器B阵列再通过单向总线5与逐次逼近型模数转换器中的数模转换器相连接。
2.如权利要求1所述的传感器，其特征是，所述粗量化存储单元、n次细量化结果的存储单元及累加装置进一步连接、时序控制关系为：图像传感器共有原始n行像素和新增加的k行像素，开始工作后添加的k行像素预先对出现的物体A进行了k次曝光，第P1行像素的输出结果经过列并行逐次逼近型模数转换器粗量化后存入数字累加器中存储器B中的存储器Bn；然后第P2行像素对相同物体A的曝光结果经过逐次逼近型模数转换器粗量化后的数字信号通过总线1送入数字加法器的输入端，存储器Bn中的数据经过总线3和多路选通器再经过总线2送入数字加法器的另一输入端，最后数字加法器的输出结果通过总线2、多路选通器、总线3再送回到存储器Bn中，以此类推直到前k行像素输出的信号均累加后存储在存储器Bn中；在逐次逼近型模数转换器细量化阶段，当第1行像素完成物体A的曝光后，其输出的信号送入逐次逼近型模数转换器的比较器的正输入端，同时将存储器Bn中的数据除以k取平均后经过总线5送入到逐次逼近型模数转换器中的数模转换器中，使逐次逼近型模数转换器在粗量化结果的基础上继续对输入模拟信号进行逐次逼近以完成细量化的过程，最终逐次逼近型模数转换器的输出结果即是对当前曝光信号的完整量化，量化的结果存储在存储器An中，以此类推，当存储器An中的信号完成n次累加后进行输出；累加器的输出结果送入到除法器中以还原信号位宽，最后通过移位寄存器将所有列的信号串行输出。
CN201210054725.XA 2012-03-05 2012-03-05 低功耗数字域累加cmos-tdi图像传感器 Expired - Fee Related CN102595066B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210054725.XA CN102595066B (zh) 2012-03-05 2012-03-05 低功耗数字域累加cmos-tdi图像传感器
US13/882,181 US8976278B2 (en) 2012-03-05 2012-05-31 Digital domain accumulative CMOS-TDI image sensor with low power consumption
PCT/CN2012/076326 WO2013131329A1 (zh) 2012-03-05 2012-05-31 低功耗数字域累加cmos-tdi图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210054725.XA CN102595066B (zh) 2012-03-05 2012-03-05 低功耗数字域累加cmos-tdi图像传感器

Publications (2)

Publication Number Publication Date
CN102595066A CN102595066A (zh) 2012-07-18
CN102595066B true CN102595066B (zh) 2013-07-24

Family

ID=46483229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210054725.XA Expired - Fee Related CN102595066B (zh) 2012-03-05 2012-03-05 低功耗数字域累加cmos-tdi图像传感器

Country Status (3)

Country Link
US (1) US8976278B2 (zh)
CN (1) CN102595066B (zh)
WO (1) WO2013131329A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595068B (zh) * 2012-03-15 2013-05-22 天津大学 数字域累加cmos-tdi图像传感器
US8969774B2 (en) * 2012-12-27 2015-03-03 Omnivision Technologies, Inc. Conversion circuitry for reducing pixel array readout time
CN103546695B (zh) * 2013-10-18 2016-05-25 天津大学 应用于tdi-cis的时域累加方法及累加器
JP2015185860A (ja) * 2014-03-20 2015-10-22 株式会社東芝 固体撮像装置
CN104219468B (zh) * 2014-09-15 2017-06-20 天津大学 高行频cmos‑tdi图像传感器
EP3018894A1 (en) * 2014-11-06 2016-05-11 IMEC vzw Image sensor
US9374540B1 (en) * 2015-01-13 2016-06-21 Exelis, Inc. Multi-register bank enhanced digital time delay integration using CMOS ROIC
KR102382183B1 (ko) * 2015-05-20 2022-04-01 삼성전자주식회사 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
US10056915B2 (en) * 2015-07-16 2018-08-21 Semiconductor Components Industries, Llc Digital-to-analog converter
JP6666043B2 (ja) * 2015-09-10 2020-03-13 キヤノン株式会社 撮像装置及び撮像システム
US10003761B2 (en) 2015-09-10 2018-06-19 Canon Kabushiki Kaisha Imaging device having multiple analog-digital conversion circuits that perform multiple ad conversions for a singular one of a pixel signal
KR102332942B1 (ko) * 2015-11-27 2021-12-01 에스케이하이닉스 주식회사 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
JP2018072390A (ja) * 2016-10-24 2018-05-10 オリンパス株式会社 撮像装置
US10638069B2 (en) * 2017-04-07 2020-04-28 Raytheon Company System for and method of configurable line scan array imaging
CN108471505B (zh) * 2018-01-31 2020-10-13 中国科学院上海技术物理研究所 一种数字域tdi探测器的优化匹配成像方法及装置
CN109040526B (zh) * 2018-07-06 2021-01-05 思特威(上海)电子科技有限公司 基于片内多帧合成的led闪烁消除的***及方法
CN110198423B (zh) * 2019-04-25 2022-04-19 北京贯月芯通科技有限责任公司 信号转换装置及方法
CN110650299A (zh) * 2019-09-09 2020-01-03 北京空间机电研究所 一种电荷域和数字域混合双向tdi累加***及方法
CN112019777B (zh) * 2020-09-16 2021-10-26 南京大学 基于时间延迟积分(tdi)的图像传感器及其成像方法
CN112737587B (zh) * 2020-12-07 2023-06-23 西安理工大学 采用互补细斜坡的并行两步式单斜模数转换方法及电路
CN113079330B (zh) * 2021-04-16 2022-08-09 锐芯微电子股份有限公司 多线阵图像传感器及图像处理方法
CN114499529B (zh) * 2022-04-01 2022-07-19 浙江地芯引力科技有限公司 模拟数字转换器电路、模拟数字转换器及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445464B1 (en) * 1998-01-23 2002-09-03 Sony Corporation Image processing method and apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009163B2 (en) * 2001-06-22 2006-03-07 Orbotech Ltd. High-sensitivity optical scanning using memory integration
US7675561B2 (en) * 2006-09-28 2010-03-09 Cypress Semiconductor Corporation Time delayed integration CMOS image sensor with zero desynchronization
GB0806427D0 (en) * 2008-04-09 2008-05-14 Cmosis Nv Parallel analog-to-digital conversion in pixel arrays
CN101854489B (zh) * 2010-04-12 2011-08-17 中国科学院长春光学精密机械与物理研究所 实现面阵cmos图像传感器时间延迟积分的装置
DE102010021819B4 (de) * 2010-05-28 2018-10-18 Deutsches Zentrum für Luft- und Raumfahrt e.V. Detektor-Modul und höchstauflösender Satellit
CN101883221B (zh) * 2010-06-29 2011-10-05 天津大学 在cmos图像传感器中实现tdi的电路及方法
US8754972B2 (en) * 2012-02-01 2014-06-17 Kla-Tencor Corporation Integrated multi-channel analog front end and digitizer for high speed imaging applications
CN102595068B (zh) 2012-03-15 2013-05-22 天津大学 数字域累加cmos-tdi图像传感器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445464B1 (en) * 1998-01-23 2002-09-03 Sony Corporation Image processing method and apparatus

Non-Patent Citations (13)

* Cited by examiner, † Cited by third party
Title
.基于数字域TDI算法改进面阵CMOS图像传感器功能.《基于数字域TDI算法改进面阵CMOS图像传感器功能》.2010,全文. *
史再峰 *
姚素英 *
姚素英.TDI型CMOS图像传感器时序控制设计与实现.《传感技术学报》.2011,正文第1、2部分. *
张叶 *
徐江涛 *
徐江涛.CMOS图像传感器中时间延迟积分的实现与优化.《光电子.激光》.2007,全文. *
曲宏松 *
桑美贞 *
聂凯明 *
金光 *
陈中建.红外焦平面CMOS读出电路TDI功能的测试方法研究.《红外与毫米波学报》.2008,全文. *
高静 *

Also Published As

Publication number Publication date
US20140368703A1 (en) 2014-12-18
US8976278B2 (en) 2015-03-10
WO2013131329A1 (zh) 2013-09-12
CN102595066A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
CN102595066B (zh) 低功耗数字域累加cmos-tdi图像传感器
CN102595068B (zh) 数字域累加cmos-tdi图像传感器
CN103139500B (zh) 用于图像传感器基于sigma-delta ADC的读出电路及工作方法
CN106454164B (zh) 电荷与数字混合累加型cmos-tdi图像传感器
CN102291543A (zh) 固态图像拾取元件及相机***
CN104219468B (zh) 高行频cmos‑tdi图像传感器
CN101867374A (zh) 模拟数字转换器、固体摄像器件及照相机***
CN103024309A (zh) 用于快速获取单幅低阶累加图像的cmos图像传感器
CN102595060A (zh) Cmos图像传感器内部实现tdi功能的模拟累加器
CN102801930A (zh) 低功耗时间延时积分型 cmos 图像传感器
DE102014114353A1 (de) Analog-Digital-Wandler, Bildsensor mit demselben und Verfahren zum Betreiben des Bildsensors
CN102510450A (zh) 图像传感器、摄像装置及图像数据生成方法
CN103618860A (zh) 一种用于图像传感器的模数转换器
CN203775318U (zh) 基于像素级模数转换的紫外焦平面读出电路
CN108184081A (zh) 一种用于cmos图像传感器中的高速数据读出电路
CN104219469A (zh) 提高图像传感器模拟域累加器累加效果的装置和方法
CN103477629A (zh) A/d转换器、固态成像装置及驱动方法和电子设备
CN103546695B (zh) 应用于tdi-cis的时域累加方法及累加器
CN104301639A (zh) 超高帧率cmos图像传感器
CN202841351U (zh) 一种图像像元合并的电路
CN102868865B (zh) 一种图像像元合并的电路及方法
CN201639647U (zh) 一种模数转换电路及图像处理***
CN101478633B (zh) Cmos图像传感器模拟输出合并电路、图像传感器及电子设备
CN103957365A (zh) 用于实现预测编码图像压缩的cmos图像传感器结构
CN104270584A (zh) 用于cmos-tdi图像传感器的电流累加型像素结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130724

Termination date: 20210305