CN102594352A - 采样保持电路和采用该电路的流水线模数转换器动态范围扩展方法 - Google Patents

Abstract

本发明公开了一种采样保持电路和采用该电路的流水线模数转换器动态范围扩展方法，用于解决现有的采样保持电路，在应用到CMOS图像传感器中的流水线模数转换器时，动态范围窄的技术问题。技术方案是在流水线模数转换器应用于CMOS图像传感器***中时，通过在流水线模数转换器的采样保持电路中加入一个1位的数模转换器DAC使采样保持电路在失调校准和正常工作两种模式下分别实现(-Vref，Vref)和(0，2Vref)。使流水线模数转换器在正常工作模式下获的更大的动态范围。经测试，采用本发明方法可以使动态范围提高6dB。

Description

采样保持电路和采用该电路的流水线模数转换器动态范围扩展方法

技术领域

本发明涉及一种采样保持电路。还涉及采用这种采样保持电路的流水线模数转换器动态范围扩展方法。

背景技术

参照图1～2。文献1“郑晓燕，仇玉林，10bit 80Msample/s流水线ADC的电路级设计，《电子器件》，第30卷，第5期，2007.10.”公开了一种10位流水线模数转换器，该模数转换器由10级流水结构和一个采样保持电路构成。每个流水级是一个1.5bit的子ADC；采样保持电路设计为单位增益，所以采样保持电路的输入范围与后续流水级的输入范围一致。

参照图3。文献2“Xiaomin Pei，Lixin Song Design of a 10-bit，50MSPS pipelineCMOS ADC 2010 International Conference on Computer，Mechatronics，Control andElectronic Engineering(CMCE)，Volume 6，pp 41-44，Aug24-26，2010.”公开了一种流水线模数转换器中使用的单位增益差分采样保持电路。

当流水线模数转换器应用到CMOS图像传感器中时，需要完成两个任务：

1、对差分信号电路进行失调电压校准。

2、对从传感器获得的一对差分信号(复位、积分信号)进行差分采样、数字化。

由于失调电压的正负取决于电路的制造过程，失调校准时要求流水线模数转换器必须允许正的或负的差模信号输入。从图2中可以看到输入差模范围V_ip-V_in为：

V_ip-V_in∈(-Vref，Vref)    (1)

其中，包含了正负电压范围，可以满足对失调电压的采样。

然而当流水线模数转换器对复位和积分这一对信号进行采样及模数转换时(其中复位信号接入正相端即V_ip，积分信号接入负相端即V_in)，由于复位信号总是大于积分信号，模数转换器所接受到的差分输入信号总是大于零的。也就是说有一半的输入范围(-Vref，0)被浪费掉了，实际能够被使用的输入范围只有(0，Vref)。假设模数转换器输入端的等效噪声电压为V_N，那么根据动态范围的定义，此时的动态范围为

DR₁＝20lg(Vref/V_n)    (2)

被浪费掉的输入范围造成了动态范围的减小。

发明内容

为了克服现有的流水线模数转换器，在应用到CMOS图像传感器中时，无法充分利用自身动态范围的问题。本发明提供一种采样保持电路，通过增加一个1位数模转换器DAC，使采样保持电路的输入范围在失调校准和正常工作两种模式下可调，可以保证流水线模数转换器在正常工作时能获得最大的动态范围。

本发明还提供采用这种采样保持电路的流水线模数转换器动态范围扩展方法。

本发明解决其技术问题所采用的技术方案是：一种采样保持电路，包括运算放大器，电容C_S和电容C_f构成反馈通路，其特点是还包括表示一个1位的数模转换器DAC；所述运算放大器是跨导运算放大器OTA，V_COM是采样保持电路工作时的输入/输出共模电压，Φ1/Φ2是两相不交叠时钟分别控制采样相和保持相的开关，数模转换器DAC的输出通过Φ1控制的开关连接到运算放大器，数模转换器DAC的输入是1位数字码D1，输出是一对差分电压V_DAC0和V_DAC1。

一种采用上述采样保持电路的流水线模数转换器动态范围扩展方法，其特点是包括以下步骤：

(a)设置1位寄存器，其输出为D1，

当D1＝0时，流水线模数转换器工作在失调校准模式，

当D1＝1时，流水线模数转换器工作在正常工作模式；

(b)设置一个1位数模转换器DAC，

输入为信号D1，

输出为一对差模信号V_DAC0和V_DAC1，并满足

当D1＝0时，V_DAC0-V_DAC1＝0，

当D1＝1时，V_DAC0-V_DAC1＝Vref；

(c)使用保持相时钟Φ1控制数模转换器DAC输出与跨导运算放大器OTA输入的通断；

(d)当D1＝0时，V_DAC0-V_DAC1＝0，此时采样保持电路的输入范围为

V_ip-V_in∈(-Vref，Vref)

(e)当D1＝1时，V_DAC0-V_DAC1＝Vref，此时采样保持电路的输入范围为

V_ip-V_in∈(0，2Vref)。

本发明的有益效果是：在流水线模数转换器应用于CMOS图像传感器***中时，由于在流水线模数转换器的采样保持电路中加入一个1位的数模转换器DAC，使采样保持电路在失调校准和正常工作两种模式下分别实现(-Vref，Vref)和(0，2Vref)的输入范围，使流水线模数转换器在正常工作模式下获的更大的动态范围。经测试，采用本发明方法可以使动态范围提高6dB。

下面结合附图和实例对本发明作详细说明。

附图说明

图1是背景技术中10位流水线模数转换器结构图。

图2是背景技术中1.5位子ADC传输曲线。

图3是背景技术中的差分采样保持电路的电路图。

图4是本发明采样保持电路的电路图。

具体实施方式

参照图4。图中DAC表示一个1位的数模转换器，D1是该数模转换器的输入码字。OTA表示一个跨导运算放大器，C_S，C_f构成反馈通路，V_COM是采样保持电路工作时的输入/输出共模电压，Φ1/Φ2为两相不交叠时钟分别控制采样相和保持相的开关。本发明提出的1位数模转换器的输出通过Φ1控制的开关连接到采样保持电路。这个数模转换器的输入为1位数字码D1，输出为一对差分电压V_DAC0和V_DAC1。根据开关电容运放的工作原理，得到

(V_com-V_ip)C_S＝(V_X-V_DAC0)C_S+(V_X-V_op)C_f    (1)

(V_com-V_in)C_S＝(V_X-V_DAC1)C_S+(V_X-V_on)C_f    (2)

由(1)、(2)相减得到(3)

$V_{\mathrm{op}}-V_{\mathrm{on}}=(V_{\mathrm{ip}}-V_{\mathrm{in}})\frac{C_S}{C_f}-(V_{\mathrm{DAC}0}-V_{\mathrm{DAC}1})\frac{C_S}{C_f}---\left(3\right)$

在单位采样器中C_S＝C_f，所以有

V_ip-V_in＝V_op-V_on+(V_DAC0-V_DAC1)(4)

采样保持电路的输出V_op-V_on对应为第一级流水级的输入，第一个流水级具有的输入范围为(-Vref，Vref)，将(-Vref，Vref)代入(4)式，得到经过改进后的采样保持电路的输入范围为

V_ip-V_in∈(-Vref+(V_DAC0-V_DAC1)，Vref+(V_DAC0-V_DAC1))(5)

本发明在采样保持电路中接入的数模转换器DAC在不同模式下具有表1所示的输入输出特性

表1

模式	D1	VDAC0-VDAC1＝
			失调校准	0	0
正常工作	1	Vref

在正常工作模式下，V_DAC0-V_DAC1＝V_ref，根据式(5)得到改进后的流水线模数转换器的输入范围(也即采样保持电路的输入范围)为(0，2Vref)，这一范围位于0以上，符合CMOS图像传感器正常工作时复位电压总是高于积分电压的特性。同样假设输入端的等效噪声电压为V_N，那么此时的动态范围为

DR₂＝20lg(2Vref/V_n)(6)

而在采用本发明之前动态范围为DR₁＝20lg(Vref/V_n)，采用本发明方法可以使动态范围提高6dB。

发明中涉及到的流水线模数转换器的流水级电路、模数转换器、跨导运算放大器可采用常见的形式实现，开关可采用CMOS传输门实现，电容可采用“金属—氧化层—金属”电容。

Claims (2)

1.一种采样保持电路，包括运算放大器，电容C_S和电容C_f构成反馈通路，其特征在于还包括表示一个1位的数模转换器DAC；所述运算放大器是跨导运算放大器OTA，V_COM是采样保持电路工作时的输入/输出共模电压，Φ1/Φ2是两相不交叠时钟分别控制采样相和保持相的开关，数模转换器DAC的输出通过Φ1控制的开关连接到运算放大器，数模转换器DAC的输入是1位数字码D1，输出是一对差分电压V_DAC0和V_DAC1。

2.一种采用上述采样保持电路的流水线模数转换器动态范围扩展方法，其特征在于包括以下步骤：

(a)设置1位寄存器，其输出为D1，

当D1＝0时，流水线模数转换器工作在失调校准模式，

当D1＝1时，流水线模数转换器工作在正常工作模式；

(b)设置一个1位数模转换器DAC，

输入为信号D1，

输出为一对差模信号V_DAC0和V_DAC1，并满足

当D1＝0时，V_DAC0-V_DAC1＝0，

当D1＝1时，V_DAC0-V_DAC1＝Vref；

(c)使用保持相时钟Φ1控制数模转换器DAC输出与跨导运算放大器OTA输入的通断；

(d)当D1＝0时，V_DAC0-V_DAC1＝0，此时采样保持电路的输入范围为

V_ip-V_in∈(-Vref，Vref)

(e)当D1＝1时，V_DAC0-V_DAC1＝Vref，此时采样保持电路的输入范

V_ip-V_in∈(0，2Vref)。

Images