CN102592068B

CN102592068B - 采用功耗分析检测fpga芯片中恶意电路的方法及其***

Info

Publication number: CN102592068B
Application number: CN201110259418.0A
Authority: CN
Inventors: 王力纬; 罗宏伟
Original assignee: Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Current assignee: China Electronic Product Reliability and Environmental Testing Research Institute
Priority date: 2011-09-05
Filing date: 2011-09-05
Publication date: 2018-04-27
Anticipated expiration: 2031-09-05
Also published as: CN102592068A

Abstract

本发明公开了一种采用功耗分析检测FPGA芯片中恶意电路的***，它包括：直流稳压电源，给被测FPGA芯片和施加激励FPGA芯片提供直流电源；电流探头，测量被测FPGA芯片电源端的瞬态电流；示波器，在被测FPGA芯片生成的触发信号的触发下，采集电流探头测量到的电流信号；施加激励FPGA芯片，给被测FPGA芯片施加激励信号，并将被测FPGA芯片的响应信号传输至计算机中，以备与预期响应进行比较校验；计算机，接收用户编写的激励约束，产生测试向量，并完成响应校验、示波器设置、波形数据收集、数据分析与处理工作。本发明还公开了一种利用上述***进行FPGA芯片中恶意电路检测的方法。

Description

采用功耗分析检测FPGA芯片中恶意电路的方法及其***

技术领域

本发明涉及电路检测技术，尤其涉及一种分析检测FPGA芯片中恶意电路的方法及其***。

背景技术

近年来，虽然我国的集成电路产业得到了长足的发展，但很多关键、高端、高档集成电路(如高性能CPU、DSP、FPGA等芯片)仍主要依赖进口，这些进口集成电路被广泛应用于国防***、武器装备、政府机构、金融、交通、电信等安全敏感领域。其中的FPGA芯片是可重复配置的，现有的主流FPGA芯片均基于SRAM技术，通过配置数据(bitstream)来确定其实际完成的功能，这使得FPGA芯片在设计、编程配置、使用等阶段容易遭到对手的篡改，使得在使用这些芯片时面临极大的安全隐患：对手可以篡改bitstream配置数据，从而往FPGA芯片中加入一些额外的恶意电路(这些恶意电路也被称为“硬件木马”)。硬件木马可能在将来某个时刻被对手触发或在某些情况下自行触发，从而达到扰乱***功能、使整个***失效的目的；而且某些硬件木马被触发后能将加密信息、密钥等隐蔽地泄露给对手。因此，需要对FPGA芯片中恶意电路的检测方法进行研究。

美国从2007年开始关注FPGA等可配置集成电路中的恶意电路问题，目前也已经提出了一些检测恶意电路的方法和技术。这些方法和技术主要分为三大类：基于失效分析的破坏性物理检测方法、基于ATPG(自动测试图形生成)的电学测试方法、基于旁路信号分析的非破坏性检测方法。其中基于旁路信号分析的检测方法与本发明最相近似。所谓旁路信号主要包括芯片工作过程中所产生的热、电磁辐射、功耗、时延等信号，它们的特征与芯片工作的实际情况密切相关，具有紧密的联系。IBM的Dakshi Agrawal等人于2007年发表的《Trojan Detection using IC Fingerprinting》一文，首次提出了采用功耗分析检测恶意电路的方法，该方法与本发明属于同一领域。此外还有其他研究人员也提出了类似的方法和技术。

现有的采用功耗分析检测恶意电路的研究成果都是利用仿真模拟技术来加以验证(即通过运行在计算机上的软件进行仿真模拟来验证这些成果的有效性)，还没有一个实际的硬件***可用于这些研究成果的验证和确认。现有技术还停留在恶意电路检测的理论研究、仿真数据分析这一层面上。假如给定一个实际的FPGA芯片，由于缺乏相应的硬件检测***，现有技术并不能确定该FPGA芯片中是否存在恶意电路。

发明内容

针对现有技术的缺点，本发明的目的是提供一种采用功耗分析检测FPGA芯片中恶意电路的方法及其***，对被测FPGA芯片中是否存在恶意电路(硬件木马)进行检测，帮助剔除可疑的FPGA芯片，从而保障使用FPGA芯片的整机***的安全与可靠性。

为了实现上述目的，本发明采用功耗分析检测FPGA芯片中恶意电路的***包括：直流稳压电源，给被测FPGA芯片和施加激励FPGA芯片提供直流电源；电流探头，测量被测FPGA芯片电源端的瞬态电流；示波器，在被测FPGA芯片生成的触发信号的触发下，采集电流探头测量到的电流信号；施加激励FPGA芯片，给被测FPGA芯片施加激励信号，并将被测FPGA芯片的响应信号传输至计算机中，以备与预期响应进行比较校验；计算机，接收用户编写的激励约束，产生测试向量，并完成响应校验、示波器设置、波形数据收集、数据分析与处理工作。

优选地，被测FPGA芯片与施加激励的FPGA芯片位于同一块PCB板上，且被测FPGA芯片通过IC插座的方式安装到该PCB上。

优选地，电流探头串接在被测FPGA芯片的内核电源端与上述直流稳压电源输出端之间。

优选地，示波器设置为“单次触发模式”，示波器的信号输入端与所述电流探头连接，示波器的触发输入端与被测FPGA芯片的触发信号波形输出端相连，示波器的数据传输端与计算机相应输入端相连。

优选地，施加激励FPGA芯片的输出端与被测FPGA芯片的输入端相连，而输入端与计算机的相应输出端相连。

同时，本发明的一种采用功耗分析检测FPGA芯片中恶意电路的方法包括如下步骤：(101)计算机根据用户提供的激励约束生成相应的测试向量；(102)采集功耗波形数据；(103)计算机对从示波器中读取到的功耗波形数据进行处理与分析，通过比较被测FPGA芯片的功耗波形数据的特征与参考FPGA芯片功耗波形数据的特征是否一致，来判断被测FPGA芯片中是否存在恶意电路。

优选地，在步骤(101)中，所述的激励约束是由用户手动输入的。

优选地，在步骤(102)中，功耗波形数据的获得包含以下步骤：(102a)计算机通过相应的通信接口对示波器进行设置，设置其处于“单次触发”模式；(102b)计算机通过相应的通信接口把测试向量传输给负责施加激励的FPGA芯片；(102c)上述负责施加激励的FPGA芯片产生相应的激励信号来驱动被测FPGA芯片工作；(102d)被测FPGA芯片产生一个触发信号，来触发示波器采集电流探头测量到的电流信号，该电流信号再乘以电源电压以得到功耗波形数据；(102e)计算机校验被测FPGA芯片返回的响应信号；(102f)计算机从示波器中读取其采集到的功耗波形数据。

优选地，在步骤(103)中，计算机对从示波器中读取到的功耗波形数据进行处理与分析具体包括：(103a)数据处理与分析流程的输入为参考FPGA芯片和被测FPGA芯片的功耗波形数据；(103b)通过对多个功耗波形取平均，消除测量噪声；(103c)计算参考FPGA芯片的逐点平均功耗曲线P_mean；(103d)将参考FPGA和被测FPGA芯片的所有功耗波形数据都减去P_mean；103e)利用特征值分解算法找到投影子空间S；(103f)将参考FPGA和被测FPGA芯片的功耗波形数据都投影到子空间S上；(103g)比较上述两个投影值的特征。如果特征一致，表明被测FPGA芯片中不存在恶意电路，否则表明被测FPGA芯片中存在恶意电路。

与现有技术相比：(1)本发明采用高带宽、高精度的电流探头来测量FPGA芯片电源端的瞬态电流，实现了对该电流的高速、高精确度测量，与传统的利用采样电阻两端的电压降来测量电流的方法相比，本发明的电流测量精度更高。(2)采用另一个FPGA芯片给被测FPGA施加激励，使得被测FPGA能够正常工作，从而可以测量得到其正常工作状态下的电流消耗情况，虽然集成电路ATE(自动测试设备)也能够完成此项工作，但由于ATE价格一般比较昂贵，因此本发明所采用的实现方案能极大地降低检测***的成本。(3)采用集成电路插座的方式把被测FPGA芯片安装到检测***中，从而灵活地实现了被测FPGA芯片的安装与卸载，避免了焊接，也使得被测FPGA芯片免受焊接过程中可能导致的损伤。(4)用户在计算机上编写激励约束，计算机上的软件将根据这些约束来自动生成测试向量，并通过一定的通信方式(如RS-232串口等)将这些测试向量发送给负责施加激励的FPGA芯片，被测FPGA芯片在激励信号的激励下，会返回一些响应信号，这些响应信号会被传送到计算机中，由计算机中的软件进行校验，检查其与预期的响应信号是否一致。在本发明中，上述测试向量生成和响应校验过程都是自动化的，用户只需编写激励约束，其余工作都由计算机中的软件来完成，无需用户干预。(5)本发明中示波器波形数据的采集也是自动化的，示波器采集模式和相关参数的设置、采集到的波形数据从示波器传输至计算机这些过程都由计算机中的软件来控制，无需用户手动干预，减少了操作人员的工作量。

下面结合附图对本发明作进一步详细说明，但本发明不局限于这些实施例，任何在本发明基本精神上的改进或替代，仍属于本发明权利要求书中所要求保护的范围。

附图说明

图1是本发明的检测***组成示意图。

图2是本发明的被测FPGA芯片功耗测量结果示意图。

图3是本发明的检测方法流程图。

图4是本发明的检测方法中的功耗波形数据处理与分析部分的流程图。

图5是“时间炸弹”恶意电路图。

图6是内部存在恶意电路I的待测FPGA芯片与参考FPGA芯片的功耗波形数据在子空间上的投影值的对比图。

图7图是内部存在恶意电路II的待测FPGA芯片与参考FPGA芯片的功耗波形数据在子空间上的投影值的对比图。

具体实施方式

请参阅图1，本发明的检测***主要由计算机(包括计算机中运行的软件程序)、数字采集示波器、直流稳压电源、电流探头、施加激励FPGA芯片(亦称参考FPGA芯片)和被测FPGA芯片(亦称待测FPGA芯片)等部分组成。直流稳压电源给被测FPGA芯片和施加激励FPGA芯片提供直流电源。电流探头测量被测FPGA芯片电源端的瞬态电流，该电流值乘上被测FPGA芯片的直流电压，可得到被测FPGA芯片的功耗曲线测量结果(一个典型的功耗曲线测量结果如图2所示)，为了保证功耗测量结果的准确性，电流探头的带宽应在200MHz以上，且应具备mA级电流的测量灵敏度；此外需要注意的是，一个FPGA芯片一般具有三种不同类型的电源端：内部逻辑电源端、IO电源端和片上辅助逻辑的电源端，而本实施例中的电流探头应加在被测FPGA芯片的内部逻辑电源端上，其余两种电源端上的电流消耗情况不予关心。数据采集示波器在被测FPGA芯片生成的触发信号的触发下，采集电流探头测量到的电流信号，该示波器与计算机之间具有一定的通信连接方式(如GPIB接口等)，通过这些通信接口，计算机中的软件程序能设置示波器的采集模式、采集参数；而且示波器采集得到的波形数据也能通过该通信接口传输至计算机中，以备进行下一步的数据处理与分析；本检测***中的示波器，其带宽应在500MHz以上，采样率2GS/s以上。施加激励FPGA芯片给被测FPGA芯片施加激励信号，并将被测FPGA芯片的响应信号传输至计算机中，以备与预期响应进行比较校验；施加激励的FPGA芯片与计算机之间应具有一定的通信连接方式(如RS-232串口等)。被测FPGA芯片与施加激励的FPGA芯片位于同一块PCB板上，且被测FPGA芯片通过IC插座的方式(如各种BGA插座等)安装到该PCB上；被测FPGA芯片产生一个具有明显工作状态标志的启动信号作为示波器采样的触发信号，以密码加密功能为例，如果被测FPGA芯片实现了一个密码加密功能，那么它可以在每次加密过程开始的时刻生成一个具有跳变沿的触发信号。计算机是整个检测***的控制核心，它主要依靠运行的软件程序实现测试向量生成、响应校验、示波器设置、波形数据收集、数据分析与处理等工作。

请参阅图3，利用上述的检测***，可以进行FPGA芯片中恶意电路的检测，具体检测方法的流程如下：(1)用户手动输入激励约束，计算机中的软件程序依据该约束生成测试向量；(2)功耗波形数据采集：a)示波器设置；b)给FPGA芯片施加测试向量；c)触发示波器采集电流探头测量到的电流信号，电流信号乘上电源电压可得到功耗数据；d)校验FPGA芯片返回的响应信号；e)计算机从示波器中读取其采集到的功耗波形数据；(3)功耗波形数据的处理与分析，这一步骤由计算机中的软件程序来完成，主要通过比较待测FPGA芯片的功耗波形数据的特征与参考FPGA芯片功耗波形数据的特征是否一致，来判断待测FPGA芯片中是否存在恶意电路。需要将待测FPGA芯片与参考FPGA芯片的功耗数据作对比，才能检测出待测FPGA中是否存在恶意电路。该参考FPGA芯片应该与待测FPGA芯片同型号、同批次，而且其逻辑设计过程和编程下载过程应该是安全可控的，从而保障参考FPGA芯片内部未被***任何恶意电路。

请参阅图4，功耗波形数据处理与分析的详细流程步骤如下：(1)数据处理与分析流程的输入为参考FPGA芯片和待测FPGA芯片的功耗波形数据；(2)通过对多个功耗波形取平均，消除测量噪声；(3)计算参考FPGA芯片的逐点平均功耗曲线P_mean；(4)将参考FPGA和待测FPGA芯片的所有功耗波形数据都减去P_mean；(5)利用特征值分解算法找到投影子空间S；(6)将参考FPGA和待测FPGA芯片的功耗波形数据都投影到子空间S上；(7)比较上述两个投影值的特征。如果特征一致，表明待测FPGA芯片中不存在恶意电路，否则表明待测FPGA芯片中存在恶意电路。

下面的例子是利用本发明提供的检测***和检测方法对一个Xilinx公司生产的FPGA芯片(Spartan-3E XC3S500E)进行恶意电路检测的实例。该待测FPGA芯片采用90nmCMOS工艺制造，规模为50万门。在实验中，我们通过直流稳压电源给待测FPGA芯片的内部逻辑电源端V_CCINT提供1.2V的直流电压，电流探头选用Tektronix公司的CT1，示波器选用Tektronix TDS3052B型号。示波器与计算机之间通过GPIB接口进行通信，而施加激励的FPGA芯片与计算机之间通过RS-232串口进行通信。待测FPGA芯片所完成的功能是一个64位的DES加密模块。实验中采用的恶意电路是一个同步计数器(又称为“时间炸弹”)，其电路结构如图5所示。该恶意电路当计数器计满数值之后，通过一个异或门使FPGA芯片内部逻辑发生错误。

在实验中我们使用了两个不同规模的“时间炸弹”恶意电路，它们的区别在于计数器的位数不相同。表1总结了这两个恶意电路所占待测FPGA芯片内部逻辑资源的情况。从该表可知，恶意电路I和恶意电路II分别占64位DES加密电路总面积的7.8％和1.3％。

表1两个恶意电路所占待测FPGA芯片内部逻辑资源的情况

针对上述实际情况，利用本发明提供的恶意电路检测***和方法对待测FPGA芯片进行恶意电路检测，得到的实验结果如图6和图7所示。在图6和图7中，我们对待测FPGA芯片和参考FPGA芯片都各进行了20组功耗数据的测量(每组测量100次，每次采集10000个采样点的数据)。然后利用图4所示的功耗波形数据处理与分析流程对采集到的功耗数据进行处理。最后我们将待测FPGA和参考FPGA芯片的功耗数据投影到子空间上(在图6和图7中，参考FPGA芯片的功耗数据投影值标注为“Golden”，内部存在恶意电路的待测FPGA芯片的功耗数据投影值分别标注为“Trojan I”和“Trojan II”)，并比较这些投影值的特征。在上述两个图中，横坐标为子空间的特征向量，纵坐标为投影值，可以看到，参考FPGA芯片的投影值随着特征向量的变大，其均值和方差都越来越趋近于0，而内部存在恶意电路的FPGA芯片，其投影值随着特征向量的变大，并未体现出这种特征，即其投影值的特征与参考FPGA芯片的投影值的特征不一致；而且恶意电路的规模越大，这种特征不一致性就越明显。

因此，上述实验结果表明，利用本发明提供的检测***和方法，能方便地检测出FPGA芯片中微小规模的恶意电路(面积微小至参考电路面积的10^-2倍的恶意电路都可以检测出来)，从而帮助剔除可疑的FPGA芯片，保障使用FPGA芯片的整机***的安全与可靠性。

Claims

1.一种采用功耗分析检测FPGA芯片中恶意电路的方法，其特征在于，它包括如下步骤：

(101)计算机根据用户提供的激励约束生成相应的测试向量；

(102)采集功耗波形数据，功耗波形数据的获得包含以下步骤：

(102a)计算机通过相应的通信接口对示波器进行设置，设置其处于“单次触发”模式；

(102b)计算机通过相应的通信接口把测试向量传输给负责施加激励的FPGA芯片；

(102c)上述负责施加激励的FPGA芯片产生相应的激励信号来驱动被测FPGA芯片工作；

(102d)被测FPGA芯片产生一个触发信号，来触发示波器采集电流探头测量到的电流信号，该电流信号再乘以电源电压以得到功耗波形数据；

(102e)计算机校验被测FPGA芯片返回的响应信号；

(102f)计算机从示波器中读取其采集到的功耗波形数据；

(103)计算机对从示波器中读取到的功耗波形数据进行处理与分析，通过比较被测FPGA芯片的功耗波形数据的特征与参考FPGA芯片功耗波形数据的特征是否一致，来判断被测FPGA芯片中是否存在恶意电路；

计算机对从示波器中读取到的功耗波形数据进行处理与分析具体包括：

(103a)数据处理与分析流程的输入为参考FPGA芯片和被测FPGA芯片的功耗波形数据；

(103b)通过对多个功耗波形取平均，消除测量噪声；

(103c)计算参考FPGA芯片的逐点平均功耗曲线P_mean；

(103d)将参考FPGA和被测FPGA芯片的所有功耗波形数据都减去P_mean；

(103e)利用特征值分解算法找到投影子空间S；

(103f)将参考FPGA和被测FPGA芯片的功耗波形数据都投影到子空间S上；

(103g)比较上述两个投影值的特征，如果特征一致，表明被测FPGA芯片中不存在恶意电路，否则表明被测FPGA芯片中存在恶意电路。

2.根据权利要求1所述的采用功耗分析检测FPGA芯片中恶意电路的方法，其特征在于，在步骤(101)中，所述的激励约束是由用户手动输入的。