CN102577645A - 用于形成微电路的用于嵌入图案的铜箔 - Google Patents

用于形成微电路的用于嵌入图案的铜箔 Download PDF

Info

Publication number
CN102577645A
CN102577645A CN2010800387300A CN201080038730A CN102577645A CN 102577645 A CN102577645 A CN 102577645A CN 2010800387300 A CN2010800387300 A CN 2010800387300A CN 201080038730 A CN201080038730 A CN 201080038730A CN 102577645 A CN102577645 A CN 102577645A
Authority
CN
China
Prior art keywords
layer
copper foil
seed layer
embedded
embedded copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800387300A
Other languages
English (en)
Inventor
柳锺虎
梁畅烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iljin Copper Foil Corp
Original Assignee
Iljin Copper Foil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iljin Copper Foil Corp filed Critical Iljin Copper Foil Corp
Publication of CN102577645A publication Critical patent/CN102577645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供一种用于嵌入图案的铜箔,所述铜箔不具有团块且包含:铜载体层;阻挡层,其形成于铜载体层的表面上;以及种子层,其形成于阻挡层的表面上,以形成电路。阻挡层为镍层或镍合金层,且种子层为铜层。种子层的平均表面粗糙度Rz小于1.5μm且Rmax小于2.5μm。

Description

用于形成微电路的用于嵌入图案的铜箔
技术领域
本发明涉及一种用于精细图案的嵌入式铜箔,且更具体来说,涉及一种包含阻挡层的嵌入式铜箔。
背景技术
随着电子组件被高度集成、小型化,且变得较轻,电路被小型化且树脂的厚度减小。为此,已开发出用于形成嵌入式精细电路图案的技术(其中将电路嵌入树脂中),来取代通过使用典型的蚀刻法形成电路。
为制造包含此类精细电路图案的嵌入式接线板(embedded wiringboard),已尝试使用包含典型剥离层的金箔或铜箔的方法,所述典型剥离层以物理方式被剥离。然而,在这种情况下,当以物理方式移除剥离层时,由于可能产生折痕或化学物可渗透到剥离层中,因此实际上难以使用嵌入式接线板。另外,在嵌入型接线板的情况下,当种子层的表面粗糙度较高时,种子层与抗电镀层之间的粘合强度会减小。因此,在用于形成电路的电镀期间,甚至种子层与抗电镀层之间的边缘也会电镀有铜,且因而精细电路图案的电线之间的间隔会减小。另外,当载体铜箔层(carrier copper foillayer)、阻挡层(barrier layer)以及种子层按顺序被完全蚀刻时,种子层的一部分(其表面粗糙度较高)可能被过度蚀刻,且因而可能出现短路。
因此,需要用于精细电路图案的嵌入式铜箔,通过增加种子层与抗电镀层之间的粘合强度,所述精细电路图案的电线之间具有均匀的间隔。
发明内容
技术问题
本发明提供一种用于精细电路图案的嵌入式铜箔。
技术解决方案
根据本发明的一个方面,提供一种用于精细电路图案的嵌入式铜箔,所述精细电路图案包含载体铜箔层;阻挡层,其形成于载体箔层的表面上;以及种子层,其形成于阻挡层的表面上,其中阻挡层为镍层或镍合金层,种子层为铜层,且种子层的平均表面粗糙度Rz为1.5μm或更小且Rmax为2.5μm或更小。
有利影响
根据本发明的实施例,由于使用包含表面粗糙度较低的种子层的铜箔来形成精细电路图案,因此不会出现短路且电路的宽度不会减小。另外,不存在折痕且化学物不会由于物理剥离而渗透到剥离层中,且因而可获得包含高密度电路图案的嵌入式接线板。
附图说明
图1是用于描述通过使用包含表面粗糙度较低的种子层的铜箔来制造嵌入式接线板的方法的图。
图2是用于描述通过使用包含表面粗糙度较高的种子层的铜箔来制造嵌入式接线板的方法的概念图。
图3是用于实例1中制成的嵌入式图案的铜箔的扫描电子显微镜(scanning electron microscope,SEM)图像。
图4是用于比较性实例1中制造的嵌入式图案的铜箔的SEM图像。
图5是在载体铜箔层的表面上对阻挡层、种子层和防锈层(antirustlayer)按顺序执行电沉积的表面处理机的图。
具体实施方式
最佳模式
在下文中,将相对于本发明的示范性实施例对嵌入式铜箔、制造嵌入式接线板的方法以及通过使用所述方法而制造的嵌入式接线板进行描述。
根据本发明的实施例的用于精细电路图案的嵌入式铜箔包含:载体铜箔层;阻挡层,其形成于载体铜箔层的表面上;以及种子层(其为电路形成之前的层),其形成于阻挡层的表面上,其中阻挡层为镍层或镍合金层,种子层为铜层,且种子层的平均表面粗糙度Rz为1.5μm或更小且Rmax为2.5μm或更小。
当种子层的平均表面粗糙度超出Rz小于1.5μm且Rmax小于2.5μm的范围时,抗电镀层与种子层的一部分(其表面粗糙度较高)之间的粘合强度可能会减小,从而在边缘部分中形成空隙。因此,在具有精细电路图案的镀铜层的形成期间,在空隙上形成镀箔层,因此电路的宽度可能会减小且可能不均匀。另外,当为了制造最终的嵌入式接线板而按顺序移除载体铜箔层、阻挡层以及种子层时,种子层的表面粗糙度较高的所述部分会被相对过度地蚀刻,且因而可能会出现短路等问题。
在嵌入式铜箔中,阻挡层为镍层或镍合金层。镍层或镍合金层可各自为稳定的,以使得所述镍层或镍合金层在种子层以及由铜形成的载体铜箔层的蚀刻步骤期间可不会溶解在铜蚀刻溶液中,且在阻挡层的蚀刻步骤期间可被完全蚀刻,而无任何残余物。
在嵌入式铜箔中,载体箔层的厚度范围可为18μm到70μm,且具体而言,从18μm到35μm。当载体箔层过厚时,在形成嵌入式图案后移除载体铜箔层所花费的时间可能会增加,且蚀刻溶液的使用期限可能会缩短,从而降低生产率。另一方面,当载体箔层过薄时,载体箔层在整个操作期间作为支撑物的功能可能会被削弱,且可能会产生很多折痕。另外,由于在铜电路图案的形成期间,载体箔层被迅速蚀刻,因此镍阻挡层可能会被相对过度地蚀刻。
在嵌入式铜箔中,阻挡层的厚度范围可为0.1μm到10μm,且具体而言,从0.3μm到3μm。当阻挡层过厚时,用于电镀的表面变得粗糙,在种子层的电镀期间,种子层的表面粗糙度可能会增加,用于蚀刻的时间可能会增加,且蚀刻溶液的使用期限可能会减少,从而降低生产率。另一方面,当阻挡层过薄时,由于电镀失误,例如电镀层中形成针孔(pin holes),当移除载体箔层时,甚至精细铜电路层也可能会经由所述针孔被蚀刻。阻挡层的表面粗糙度可较低。
在嵌入式铜箔中,相对于用于种子层的蚀刻溶液,阻挡层可为惰性的。即,用以蚀刻种子层的蚀刻溶液可能无法蚀刻阻挡层。由于阻挡层相对于用于种子层的蚀刻溶液是惰性的,因此阻挡层可稳定地形成。
在嵌入式铜箔中,种子层的厚度范围可为0.1μm到10μm,且具体而言,从2μm到5μm。当种子层过厚时,在形成嵌入式图案后移除种子层所花费的时间可能会增加,且蚀刻溶液的使用期限可能会缩短,从而降低生产率。另一方面,当种子层过薄时,在抗电镀层和精细电路图案的形成期间,用于种子层表面的改质以及例如清洗等其它过程的时间会不充足,且因而利用铜电镀精细电路图案时,可能会出现针孔等失误以及其它电镀失误。
在嵌入式铜箔中,用以形成阻挡层的电镀溶液作为镍源可包含氨基磺酸镍、硫酸镍、氯化镍或其类似物。电镀溶液作为pH调节剂可包含碳酸镍、硫酸或其类似物。电镀溶液作为用于调节电镀速度并防止电镀金属溶解的复合剂可包含柠檬酸、乙醇酸、乳酸或其类似物,且作为用于提高电镀层性质的润湿剂可包含芳基磺酸钠(sodium aryl sulfonate)、苯磺酸、月桂基磺酸钠或其类似物。另外,电镀溶液可包含光亮剂(brightening agent)。
在嵌入式铜箔中,可通过光亮电镀(bright electroplating)形成种子层。通过光亮电镀形成的种子层的表面粗糙度可能较低。
光亮电镀中所使用的电镀溶液可包含氰化铜、硫酸铜或其类似物。举例来说,光亮电镀中所使用的电镀溶液可包含80到400g/L的CuSO45H2O、10到250g/L的H2SO4、1到100ppm的Cl-、1到100ppm的光亮剂、1到100ppm的载体以及1到100ppm的整平剂(leveler)。在必要时,电镀溶液可进一步包含含氮化合物或其类似物,以便增强电解铜箔的强度。
光亮剂可为含硫化合物。含硫化合物的硫与铜亲和力较高。因此,硫容易被吸附到负电极上,以防止金属离子移动到活性部位,从而促进电镀颗粒的小型化。举例来说,光亮剂可包含(但不限于)选自由双-(3-磺丙基)-二硫化二钠盐(bis-(3-sulfopropyl)-disulfide,disodium salt,SPS)、巯基丙烷磺酸(mercaptopropane sulfonic acid,MPS)和N,N-二甲基二硫代氨基甲酸组成的群组中的至少一者,且可为本发明所属的领域中通常使用的任何光亮剂。
载体被吸附到负电极上,以增加金属离子的扩散距离,从而防止铜的迅速沉淀。载体被吸附到负电极上,以改变金属离子的扩散路径且扩大活化极化,从而提高电沉积的均匀性。举例来说,载体可包含(但不限于)与具有C-O键的负电极具有亲和力的聚合物,例如聚乙二醇和聚丙二醇、羟乙基纤维素(hydroxyethyl cellulose,HEC)或其组合,且可包含本发明所属的领域中通常使用的任何载体。
整平剂被吸附到电流密度相对较高的部分上并扩大活化极化,从而减小沉淀的速度。举例来说,整平剂可包含(但不限于)具有聚胺形式的胺(例如明胶和胶水)、具有含氮键的表面活性剂(例如酰胺)或其组合,且可包含本发明所属的领域中通常使用的任何整平剂。
嵌入式铜箔可进一步包含形成于种子层上的防锈层。防锈层可包含选自由锌(Zn)、镍(Ni)、铬(Cr)、钼(Mo)、铁(Fe)和锡(Sn)组成的群组中的至少一个元素。
根据本发明的另一实施例,制造用于精细图案的嵌入式铜箔的方法可包含在载体箔层上按顺序执行对阻挡层和种子层的电沉积。另外,可通过在载体箔层上执行对阻挡层、种子层和防锈层的电沉积来制造嵌入式铜箔。举例来说,可通过利用表面处理机在载体箔层的表面上执行对阻挡层、种子层和防锈层的连续电沉积来制造用于嵌入式图案的铜箔,所述表面处理机包含若干电解槽(electrolyzers)(分别向电解槽连续供应不同的电解质溶液)、导电辊(向其施加负电压)以及阳极(其分别包含在电解槽中)(如图5中所示),以便连续地对阻挡层和种子层进行电镀。
根据本发明的另一实施例,制造嵌入式接线板的方法可包含制备用于嵌入式图案的铜箔,所述嵌入式图案包含载体箔层、阻挡层和种子层;在用于嵌入式图案的铜箔的种子层的表面上形成抗电镀层;将用于形成精细图案的精细镀铜层电镀在种子层的上面未形成抗电镀层的部分上;完全移除抗电镀层以制备用于嵌入式图案的铜箔,在上面形成具有精细图案的镀铜层;用绝缘层浸渍具有精细图案的镀铜层以制备包铜叠层(copper cladlaminate);移除位于绝缘层对面的载体箔层以暴露阻挡层;移除阻挡层以暴露种子层;以及移除种子层。
将参考图1对制造嵌入式接线板的方法进行更详细的描述。如图1的第一操作中所示,制备包含载体箔层、阻挡层(其形成于载体箔层的表面上)以及种子层(其形成于阻挡层上)的嵌入式铜箔。
所制备的用于嵌入式图案的铜箔可为上述用于嵌入式图案的铜箔。即,由于制造方法中所使用的用于嵌入式图案的铜箔的种子层的表面粗糙度较低,因此抗电镀层与种子层之间的粘合强度增加,从而防止由于部分显影抗电镀层而在种子层与抗电镀层之间所形成的图案的边缘形成空隙。
接着,在种子层上形成抗电镀层,将种子层用作电极,在种子层的上面未形成抗电镀层的部分上形成精细镀铜层,且接着完全移除抗电镀层以形成最终精细图案。用以形成抗电镀层的抗电镀剂(Plating resist)可并不受特别限制,只要所述抗电镀剂通常用于本发明所属的领域中即可。显影抗电镀层的方法可为本发明所属的领域中通常使用的任何方法。
接着,将种子层用作电极,将镀铜层电镀在种子层的上面未形成抗电镀层的部分上,且完全移除抗电镀层。用于形成镀铜层的电镀溶液可为电镀中通常使用的任何电镀溶液。
将具有精细图案的镀铜层浸入绝缘层(如预浸渍体(prepreg))中以制备包铜叠层。最后,在包铜叠层上对载体箔层、阻挡层和种子层按顺序进行蚀刻以最终获得精细嵌入式接线板。预浸渍体可为(但不限于)环氧树脂、聚酰亚胺、苯酚、双马来酰亚胺三嗪树脂(bismaleimide triazine resin,BT)或其类似物且可为本发明所属的领域中通常使用的任何预浸渍体。
另一方面,如图2中所示,在包含表面粗糙度较高的种子层的铜箔中,由于种子层表面的不平整,抗电镀层与种子层之间的粘合强度可能会减小。因此,在部分显影抗电镀层后所获得的图案的边缘中形成种子层与抗电镀层之间的空隙。另外,电路的宽度由于镀铜层渗透到空隙中而减少且是不均匀的。因此,难以获得均匀的精细电路图案。
在制造方法中,用于选择性地移除载体箔层和种子层的蚀刻溶液可选自由硫磺酸、过氧化氢和硝酸组成的群组。
在制造方法中,用于选择性地移除阻挡层的蚀刻溶液可选自由浓度为550ml/l到650ml/l的有保证的硫酸溶液(guaranteed sulfuric solution)、硫酸、硝酸和添加性混合溶液组成的群组。举例来说,通过使用浓度为600到620ml/L的硫酸溶液,可在硫酸溶液中对镍层或镍合金层选择性地进行蚀刻。
通过使用上述制造嵌入式接线板的方法来制造根据本发明的另一实施例的嵌入式接线板。通过使用所属制造方法而制造的嵌入式接线板在精细电线之间具有均匀的间隔且故障率较低,从而具有卓越的生产率。
本发明的模式
在下文中,将参考以下实例对本发明进行详细描述。然而,这些实例无意限制本发明的目的和范围。
(用于嵌入式接线板的箔的制造)
实例1
1.载体箔的制备
通过使厚度为20μm的电解铜箔沉浸在100g/L的硫酸中5秒钟来对电解铜箔执行酸处理,并用纯水清洗电解铜箔。
2.阻挡层的形成
通过在以下条件下在电镀槽中电镀镍来形成阻挡层。
氨基磺酸镍:350~600g/L
硼酸(H3BO3):15~40g/L
电镀槽的温度:40~60℃
电流密度:20A/dm2
所形成的阻挡层的厚度为2μm。
3.种子层的形成(其为精细电路形成之前的层)
在以下条件下,在具有以下组合物的镀铜槽中形成光亮电镀层。
电镀槽的温度:25到30℃
电流密度:10到20A/dm2
硫酸铜光亮电镀槽的组合物
CuSO45H2O:200g/L以及H2SO4:100g/L
氯离子(Cl-):5~30ppm
MPS(光亮剂):5到10ppm
羟乙基纤维素(载体):1到5ppm
明胶(整平剂):10到20ppm
所形成种子层的厚度为4μm。
实例3
以与实例1中相同的方式形成阻挡层和种子层,且通过使用以下方法在种子层上形成防锈层。
4.防锈层的形成
电镀槽的温度:25到30℃
电流密度:0.5到1A/dm2
铬酸(CrO3):1.5g/L
处理时间:4秒
在以上条件下形成防锈层。
比较性实例1
以与实例1中相同的方式制造嵌入式铜箔,除此之外,在种子层的形成步骤中,在以下条件下在普通电镀槽中形成普通电镀层(而不是光亮电镀层)。
电镀槽的温度:40到60℃
电流密度:10到20A/dm2
硫酸铜电镀槽的组合物
CuSO45H2O:200g/L以及H2SO4:100g/L
氯离子(Cl-):5到30ppm
种子层的厚度为4μm。
(嵌入式接线板的制造)
实例2
在实例1中所制造的嵌入式铜箔的种子层的表面上形成抗电镀层。通过使用由GMP公司提供的干膜来形成抗电镀层。抗电镀层经部分显影以形成精细图案。接着,通过使用镀铜溶液来形成精细图案镀铜层。接着,通过使用清洗溶液来完全移除抗电镀层。接着,在预浸渍体对面定位其中形成了精细图案的铜箔以便与预浸渍体接触。所得的结构经堆叠和热压以制造包铜叠层。接着,通过使用蚀刻溶液来对载体箔层、阻挡层和种子层按顺序进行蚀刻以制造嵌入式接线板。
在与种子层的条件相同的条件下,精细图案镀铜层经形成为具有35μm的电镀厚度。
用于蚀刻载体箔层和种子层(光亮镀铜层)的蚀刻溶液以及蚀刻条件如下所示。
通过包含600ml/L的硫酸、60ml/L的过氧化氢以及60ml/L的添加剂的蚀刻溶液来完全蚀刻载体铜箔。
用于蚀刻阻挡层(镍层)的蚀刻溶液以及蚀刻条件如下所示。
通过包含650ml/L硫酸的蚀刻溶液仅仅选择性地蚀刻阻挡层,而不蚀刻载体箔层和种子层。
在上述条件下制造嵌入式接线板。
比较性实例2
通过使用嵌入式铜箔以与实例2中相同的方式制造嵌入式接线板。
评估实例1:对嵌入式铜箔的表面粗糙度的评估
通过使用扫描电子显微镜(SEM)捕获实例1和比较性实例1中制造的嵌入式铜箔的种子层的图像。SEM图像显示于图3和图4中。通过IPCTM 6502.217A方法测量表面粗糙度Rz和Rmax。测量结果显示在下表1中。
如图3和图4中所示,实例1中制造的嵌入式铜箔的表面粗糙度非常低且具有平坦的表面,但比较性实例1中制造的嵌入式铜箔的表面粗糙度较高且具有不平整的表面。
评估实例2:对嵌入式精细图案的均匀性的评估
通过分别按照图1和图2中所示的顺序使用实例1和比较性实例1中制造的嵌入式铜箔来制造嵌入式接线板。根据以下基准对嵌入式接线板的嵌入式精细图案的截面视图的SEM图像的测量结果进行评估。评估结果显示在下表1中。
<电路宽度的减小>
X:没有电路宽度减小的点
△:若干电路宽度减小的点
O:很多电路宽度减小的点
<短路>
X:没有出现短路的点
△:若干出现短路的点
O:很多出现短路的点
表1
  Rz(μm)  Rmax(μm)   电路宽度的减小   短路
 实例1   0.87  1.41   X   X
 比较性实例1   1.69  2.61   O   O
如表1中所示,当根据本发明的实施例的铜箔用以制造嵌入式精细图案时,与根据比较性实例的铜箔相比,所述铜箔具有非常低的精细图案故障率。
产业适用性
根据本发明的实施例,由于使用包含表面粗糙度较低的种子层的铜箔来形成精细图案,因此不会出现短路且电路的宽度不会减小。另外,种子层不存在折痕且化学物不会由于物理剥离而渗透到剥离层中,且因而可获得包含高密度电路图案的嵌入式接线板。

Claims (10)

1.一种嵌入式铜箔,用于精细图案,所述嵌入式铜箔包括:
载体箔层;
阻挡层,形成于所述载体箔层的表面上;以及
种子层,其形成于所述阻挡层的表面上,
其中所述阻挡层为镍层或镍合金层,
其中所述种子层为铜层,且
其特征在于所述种子层的平均表面粗糙度Rz为1.5μm或更小且Rmax为2.5μm或更小。
2.根据权利要求1所述的嵌入式铜箔,其特征在于所述阻挡层的厚度范围为0.1μm到10μm。
3.根据权利要求1所述的嵌入式铜箔,其特征在于所述阻挡层相对于用于所述种子层的蚀刻溶液是惰性的。
4.根据权利要求1所述的嵌入式铜箔,其特征在于所述种子层的厚度范围为0.1μm到10μm。
5.根据权利要求1所述的嵌入式铜箔,其特征在于所述种子层是通过光亮电镀形成。
6.根据权利要求5所述的嵌入式铜箔,其特征在于所述光亮电镀中所使用的电镀溶液包括10到400g/L的五水硫酸铜、10到400g/L的硫酸、1到100ppm的氯离子、光亮剂、载体以及整平剂。
7.根据权利要求6所述的嵌入式铜箔,其特征在于所述光亮剂包括选自由双-(3-磺丙基)-二硫化二钠盐、巯基丙烷磺酸以及N,N-二甲基二硫代氨基甲酸组成的群组中的至少一者。
8.根据权利要求6所述的嵌入式铜箔,其特征在于所述载体包括选自由聚乙二醇、聚丙二醇和羟乙基纤维素组成的群组中的至少一者。
9.根据权利要求6所述的嵌入式铜箔,其特征在于所述整平剂包括选自由明胶和胶水组成的群组中的至少一者。
10.根据权利要求1所述的嵌入式铜箔,进一步包括形成于所述种子层上的防锈层。
CN2010800387300A 2009-09-01 2010-08-31 用于形成微电路的用于嵌入图案的铜箔 Pending CN102577645A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020090081909A KR101298999B1 (ko) 2009-09-01 2009-09-01 미세회로 형성을 위한 임베디드용 동박
KR10-2009-0081909 2009-09-01
PCT/KR2010/005860 WO2011028004A2 (ko) 2009-09-01 2010-08-31 미세회로 형성을 위한 임베디드용 동박

Publications (1)

Publication Number Publication Date
CN102577645A true CN102577645A (zh) 2012-07-11

Family

ID=43649764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800387300A Pending CN102577645A (zh) 2009-09-01 2010-08-31 用于形成微电路的用于嵌入图案的铜箔

Country Status (4)

Country Link
JP (1) JP5464722B2 (zh)
KR (1) KR101298999B1 (zh)
CN (1) CN102577645A (zh)
WO (1) WO2011028004A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105765110A (zh) * 2013-11-27 2016-07-13 Jx金属株式会社 附载体铜箔、积层体、印刷配线板、及印刷配线板的制造方法
CN111491456A (zh) * 2019-01-29 2020-08-04 上海美维科技有限公司 一种含有隐埋线路的印制电路板的制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5723971B2 (ja) * 2011-03-25 2015-05-27 Jx日鉱日石金属株式会社 複合銅箔及びその製造方法
WO2012132574A1 (ja) * 2011-03-25 2012-10-04 Jx日鉱日石金属株式会社 複合銅箔及びその製造方法
JP6403969B2 (ja) * 2013-03-29 2018-10-10 Jx金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
JP6425401B2 (ja) * 2013-04-26 2018-11-21 Jx金属株式会社 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法
KR20160089364A (ko) * 2013-11-22 2016-07-27 미쓰이금속광업주식회사 매설 회로를 구비하는 프린트 배선판의 제조 방법 및 그 제조 방법으로 얻어지는 프린트 배선판
KR101682555B1 (ko) * 2015-08-07 2016-12-07 대덕전자 주식회사 미세 패턴 제조방법
WO2019208461A1 (ja) 2018-04-24 2019-10-31 三菱瓦斯化学株式会社 銅箔用エッチング液およびそれを用いたプリント配線板の製造方法ならびに電解銅層用エッチング液およびそれを用いた銅ピラーの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2927968B2 (ja) * 1995-02-16 1999-07-28 三井金属鉱業株式会社 高密度多層プリント回路内層用銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
JP2000269637A (ja) * 1999-03-18 2000-09-29 Furukawa Circuit Foil Kk 高密度超微細配線板用銅箔
CN1620221A (zh) * 2003-11-11 2005-05-25 古河电路铜箔株式会社 带载体的极薄铜箔以及使用带载体的极薄铜箔的电路板
CN1925982A (zh) * 2004-03-16 2007-03-07 三井金属矿业株式会社 具有绝缘层形成用树脂层的带载体箔的电解铜箔、覆铜箔层压板、印刷电路板、多层覆铜箔层压板的制造方法及印刷电路板的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3081026B2 (ja) * 1991-07-18 2000-08-28 古河サーキットフォイル株式会社 プリント配線板用電解銅箔
KR100389061B1 (ko) * 2002-11-14 2003-06-25 일진소재산업주식회사 전해 동박 제조용 전해액 및 이를 이용한 전해 동박 제조방법
JP3977790B2 (ja) * 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP2007186797A (ja) * 2007-02-15 2007-07-26 Furukawa Circuit Foil Kk キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
US20100084275A1 (en) * 2007-03-15 2010-04-08 Mikio Hanafusa Copper electrolytic solution and two-layer flexible substrate obtained using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2927968B2 (ja) * 1995-02-16 1999-07-28 三井金属鉱業株式会社 高密度多層プリント回路内層用銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
JP2000269637A (ja) * 1999-03-18 2000-09-29 Furukawa Circuit Foil Kk 高密度超微細配線板用銅箔
CN1620221A (zh) * 2003-11-11 2005-05-25 古河电路铜箔株式会社 带载体的极薄铜箔以及使用带载体的极薄铜箔的电路板
CN1925982A (zh) * 2004-03-16 2007-03-07 三井金属矿业株式会社 具有绝缘层形成用树脂层的带载体箔的电解铜箔、覆铜箔层压板、印刷电路板、多层覆铜箔层压板的制造方法及印刷电路板的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105765110A (zh) * 2013-11-27 2016-07-13 Jx金属株式会社 附载体铜箔、积层体、印刷配线板、及印刷配线板的制造方法
CN111491456A (zh) * 2019-01-29 2020-08-04 上海美维科技有限公司 一种含有隐埋线路的印制电路板的制作方法

Also Published As

Publication number Publication date
WO2011028004A2 (ko) 2011-03-10
JP5464722B2 (ja) 2014-04-09
KR101298999B1 (ko) 2013-08-23
KR20110024055A (ko) 2011-03-09
WO2011028004A3 (ko) 2011-07-14
JP2013503965A (ja) 2013-02-04

Similar Documents

Publication Publication Date Title
CN102577645A (zh) 用于形成微电路的用于嵌入图案的铜箔
US5863410A (en) Process for the manufacture of high quality very low profile copper foil and copper foil produced thereby
TWI605735B (zh) Copper foil excellent in adhesion to resin, method for producing the same, and printed wiring board or battery negative electrode using the same
JP5481577B1 (ja) キャリア付き銅箔
TWI479958B (zh) Copper foil for printed wiring board and manufacturing method thereof
JPS6113688A (ja) 印刷回路用銅箔およびその製造方法
CN105813378A (zh) 附载体铜箔、积层体、印刷配线板、电子机器及印刷配线板的制造方法
CN104943270A (zh) 附载体的铜箔、印刷布线板、层压体、电子机器及印刷布线板的制造方法
CN104582299B (zh) 一种电路板及其镀金方法
CN105209252A (zh) 附载体铜箔、使用其的覆铜积层板、印刷配线板、电子机器及印刷配线板的制造方法
CN103992235B (zh) 用于电沉积的添加剂
US20140098504A1 (en) Electroplating method for printed circuit board
TW201340796A (zh) 具有承載箔之銅箔、具有承載箔之銅箔的製造方法及使用該具有承載箔之銅箔而得之雷射開孔加工用之貼銅積層板
Yin et al. Effect of PEG molecular weight on bottom-up filling of copper electrodeposition for PCB interconnects
KR101752945B1 (ko) 구리 및 구리 합금의 에칭 방법
US6270648B1 (en) Process and apparatus for the manufacture of high peel-strength copper foil useful in the manufacture of printed circuit boards, and laminates made with such foil
EP0520640A1 (en) Metal foil with improved peel strength and method for making said foil
JP2020183565A (ja) 電解銅箔、該電解銅箔を用いた表面処理銅箔、並びに該表面処理銅箔を用いた銅張積層板及びプリント配線板
US6042711A (en) Metal foil with improved peel strength and method for making said foil
CN114657610A (zh) 一种可剥离超薄载体铜箔的制备方法
JP5575320B2 (ja) キャリア付き銅箔
JP2017066528A (ja) 微細回路基板用表面処理銅箔及びその製造方法
KR102504286B1 (ko) 표면 처리 동박 및 그 제조방법
JP2021019019A (ja) 銅張積層板の密着強度評価サンプル作製方法
JP2021042455A (ja) 金属めっき皮膜の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120711