CN102569642B - 存储节点、包括该存储节点的磁存储器件及其制造方法 - Google Patents
存储节点、包括该存储节点的磁存储器件及其制造方法 Download PDFInfo
- Publication number
- CN102569642B CN102569642B CN201110404641.XA CN201110404641A CN102569642B CN 102569642 B CN102569642 B CN 102569642B CN 201110404641 A CN201110404641 A CN 201110404641A CN 102569642 B CN102569642 B CN 102569642B
- Authority
- CN
- China
- Prior art keywords
- layer
- magnetic
- memory node
- free
- magnetic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title abstract description 29
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 45
- 239000000126 substance Substances 0.000 claims abstract description 29
- 230000005415 magnetization Effects 0.000 claims abstract description 27
- 238000009987 spinning Methods 0.000 claims abstract description 4
- 239000012212 insulator Substances 0.000 claims description 44
- 125000006850 spacer group Chemical group 0.000 claims description 44
- 230000009471 action Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 338
- 239000011229 interlayer Substances 0.000 description 28
- 239000000758 substrate Substances 0.000 description 18
- 238000003860 storage Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910019236 CoFeB Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供了存储节点、包括该存储节点的磁存储器件及其制造方法。磁存储器件的存储节点包括：下磁性层；隧道阻挡层，形成在下磁性层上；以及自由磁性层，形成在隧道阻挡层上且其中磁化方向通过自旋电流转换。自由磁性层包括平面内磁各向异性材料层或垂直磁各向异性材料层，并且具有围绕形成在自由磁性层下面的至少一个材料层的盖子结构。
Description
技术领域
本公开涉及存储器件，更具体地，涉及包括磁各向异性材料的自由磁性层的存储节点、包括该存储节点的磁性存储器件以及制造该存储节点和包括该存储节点的磁性存储器件的方法。
背景技术
在磁隧道结(MTJ)领域中，由于其诸如非易失性、高速运行和高耐久性，具有隧道磁致电阻(TMR)效应的磁随机存取存储器(MRAM)已经被广泛研究作为下一代非易失性存储器件之一。
初始的磁存储器件采用利用外部磁场转换MTJ的方法。另外，需要其中电流流动的分开的配线来产生外部磁场。考虑到存储器件的高度集成性，要求产生外部磁场的分开的配线的条件可能变为磁存储器件高度集成的障碍。
在近来引入的通过自旋电流的自旋转移矩来存储信息的自旋转移矩MRAM(STT-MRAM)的情况下，MTJ单元根据流过MTJ单元的电流的自旋状态转换。因而，不需要导线来产生外部磁场，与传统的磁存储器件不同。因此，STT-MRAM被评价为满足实现高集成度的目标的磁存储器件。
发明内容
本发明提供满足磁存储器件的高集成度且可实现具有非易失性或易失性的磁存储器的存储节点。
本发明提供包括该存储节点的磁存储器件。
本发明提供制造该存储节点的方法以及制造包括该存储节点的磁存储器件的方法。
其它的方面将在以下的描述中部分阐述，并将部分地从该描述而显然，或者可以通过实践呈现的实施例而习知。
根据本发明的一个方面，磁存储器件的存储节点包括：下磁性层；隧道阻挡层，形成下磁性层上；以及自由磁性层，形成在隧道阻挡层上且其中磁化方向通过自旋电流转换，其中自由磁性层具有盖子结构(capstructure)，该盖子结构围绕形成在自由磁性层下面的至少一个材料层。
隧道阻挡层可以具有盖子结构，该盖子结构围绕形成在隧道阻挡层下面的至少一个材料层。
自由磁性层可以由平面内磁各向异性材料或垂直磁各向异性材料形成。
间隔绝缘层可以提供在自由磁性层与形成在该自由磁性层下面的材料层的侧表面之间。
隧道阻挡层可以仅提供在下磁性层的上表面上。
下磁性层还可以包括顺序沉积的钉扎层和被钉扎层。
隧道阻挡层可以仅提供在被钉扎层的上表面上。
当自由磁性层包括垂直磁各向异性材料时，自由磁性层的平面形状可以为圆形，纵横比(aspectratio)可以为1，并且其直径可以为约19nm或26nm。
当自由磁性层包括平面内磁各向异性材料时，自由磁性层的纵横比可以为约2或更高，并且单元布图的面积可以为约10nm×15nm。
当没有外部影响时，自由磁性层可以为其中确定的磁化方向保持不变的非易失性材料层，或者对于每个确定周期需要刷新以保持确定的磁化方向的易失性材料层。
间隔绝缘层可以提供在隧道阻挡层与形成在隧道阻挡层下面的材料层的侧表面之间。
间隔绝缘层的侧表面可以形成约70°-90°的倾斜角。
刷新周期可以长于DRAM的刷新周期，例如小于或等于1秒，或者大于或等于1秒。
根据本发明的另一个方面，磁存储器件包括开关器件以及连接到该开关器件的存储节点。存储节点可以为根据本发明实施例的存储节点。
根据本发明的另一个方面，制造磁存储器件的存储节点的方法包括：在基板的部分区域上形成磁性堆叠，该磁性堆叠包括下磁性层和隧道阻挡层；形成覆盖磁性堆叠的侧表面且具有倾斜表面的间隔绝缘层；以及形成覆盖磁性堆叠的上表面且延伸在间隔绝缘层的侧表面之上的自由磁性层。
磁性堆叠可以通过顺序沉积下磁性层和隧道阻挡层且以相反的顺序图案化所沉积的层而形成。
第二隧道阻挡层可以进一步形成在自由磁性层上。
下磁性层还可以包括钉扎层以及其中磁化方向被固定的被钉扎层。
形成间隔绝缘层可以包括：在基板上形成绝缘层以覆盖磁性堆叠；以及在该绝缘层的整个表面上进行各向异性蚀刻直到基板被暴露。
间隔绝缘层的侧表面可以形成约70°-90°的倾斜角。
自由磁性层可以由平面内磁各向异性材料或垂直磁各向异性材料形成。
当自由磁性层包括平面内磁各向异性材料时，在形成自由磁性层之后，自由磁性层的纵横比可以为约2或更高。
自由磁性层可以由化学气相沉积(CVD)法、原子层沉积(ALD)法或物理气相沉积(PVD)法形成。
根据本发明的另一个方面，一种制造磁存储器件的存储节点的方法包括：在基板的部分区域上形成磁性堆叠，该磁性堆叠包括下磁性层；形成覆盖磁性堆叠的侧表面且具有倾斜侧表面的间隔绝缘层；以及顺序形成覆盖磁性堆叠的上表面且延伸在间隔绝缘层的侧表面之上的隧道阻挡层和自由磁性层。
在该制造工艺中，下磁性层可以通过顺序沉积钉扎层和其中磁化方向被固定的被钉扎层并且以相反的顺序图案化所沉积的层而形成。
形成间隔绝缘层可以包括：在基板上形成绝缘层以覆盖磁性堆叠，以及在绝缘层的整个表面上进行各向异性蚀刻直到暴露基板。
间隔绝缘层的侧表面可以形成约70°-90°的倾斜角。
自由磁性层可以由平面内磁各向异性材料或垂直磁各向异性材料形成。
当自由磁性层包括平面内磁各向异性材料时，在顺序形成隧道阻挡层和自由磁性层之后，自由磁性层可以被图案化为具有约2或更高的纵横比。
根据本发明的另一个方面，一种制造磁存储器件的方法包括：在基板上形成开关器件；在基板上形成层间绝缘层以覆盖该开关器件；以及在层间绝缘层上形成连接到该开关器件的存储节点，其中存储节点可以根据上述方法的任何一个形成。
在磁存储器件中，存储节点(MTJ单元)可以由垂直磁各向异性材料或平面内磁各向异性材料形成，并可以包括具有三维结构(围绕下层的一部分的侧表面的结构或围绕下层的盖子结构)的自由磁性层。
因而，存储节点的自由磁性层可以包括垂直磁各向异性材料，并且存储节点可以具有足够小的单元尺寸，以实施4F2或6F2结构(F＝15nm或20nm)的单元布图。
当自由磁性层包括平面内各向异性材料时，存储节点可以具有足够小的单元尺寸以实施4F2(F＝10nm)、5F2或6F2结构的单元布图，同时保持2或更高的纵横比。
因此，采用20nm或更小的设计标准的高度集成的磁存储器件可以通过使用根据本发明的磁存储器件来实施。
此外，当自由磁性层包括平面内各向异性材料时，自由磁性层的纵横比可以通过修改三维结构来调节，从而可以实施高度集成的非易失性磁存储器件。此外，一天一次的刷新周期是可得到的，或者DRAM可以以高于或低于一天一次的刷新率来操作。换言之，可以实施刷新周期长于通常DRAM所需的刷新周期的DRAM。
当自由磁性层包括垂直各向异性材料时，通过适当选择用于自由磁性层的垂直磁各向异性材料，可以实施具有上述刷新周期特点的高度集成的磁存储器件。
因此，通过采用根据本发明实施例的磁存储器件，可以实施作为下一代DRAM的磁性DRAM，与现有的DRAM相比，其可以极大地减少待机功率(standbypower)。
附图说明
通过下面结合附图对实施例的描述，这些和/或其它的方面将变得显然且更易于易懂，附图中：
图1是根据本发明实施例的磁存储器件的截面图；
图2是示出图1的磁存储器件的截面图，其还包括存储节点的下磁性层上的钉扎层和被钉扎层；
图3是图1的存储节点的放大截面图；
图4是示出当自由磁性层为平面内磁各向异性材料层时图1的自由磁性层的AR示例的平面图；
图5是当图1的自由磁性层为垂直磁各向异性材料层时自由磁性层的平面图；
图6是示出在图1的存储节点中隧道阻挡层仅提供在下磁性层上表面上的情况的截面图；
图7-9示出当自由磁性层为平面内磁各向异性材料层时用于验证根据本发明实施例的存储节点(MTJ单元)的操作而进行的模拟的结果；
图10是示出当自由磁性层为平面内磁各向异性材料层并且图1的存储器件的晶体管实施为4F2结构时单元布图中的存储节点之间的阵列的平面图；
图11是示出当自由磁性层为平面内磁各向异性材料层并且图1的存储器件的晶体管实施为5F2结构时单元布图中存储节点之间的阵列的平面图；
图12是示出当自由磁性层为平面内磁各向异性材料层并且图1的存储器件的晶体管实施为6F2结构时单元布图中存储节点之间的阵列的平面图；
图13是示出当图1的存储器件的单元尺寸为4F2时存储节点的布图的平面图；
图14是示出当图1的存储器件的单元尺寸为6F2时存储节点的布图的平面图；
图15-24是示出根据本发明实施例的制造磁存储器件的方法的截面图；
图25是示出根据示例实施例的存储***的示意图；以及
图26是示出根据示例实施例的电子***的方框图。
具体实施方式
现在将详细参照实施例，实施例的示例在附图中示出，其中相同的附图标记始终指代相同的元件。这样，本发明的实施例可以具有不同的形式，而不应解释为限于这里阐述的描述。从而，下面仅通过参照附图描述各实施例，用于说明本说明书的各方面。
首先，将描述根据本发明实施例的磁存储器件。此外，也将描述包括磁各向异性材料的自由层的存储节点。
图1是根据本发明实施例的磁存储器件的截面图。参照图1，第一和第二杂质区域32和34存在于基板30中以彼此分隔。基板30可以为半导体基板或掺杂有杂质的基板。第一和第二杂质区域32和34中的一个可以为源极区域，另一个可以为漏极区域。包括栅极电极的栅极沉积36形成在基板30上且在第一和第二杂质区域32和34之间。基板30、第一和第二杂质区域32和34以及栅极沉积36可以构成场效晶体管(在下文，称为晶体管)。晶体管仅为提供在基板30上的一种开关器件。诸如二极管的另一种开关器件可以被提供来代替晶体管。
导电塞42形成在第二杂质区域34上以与栅极沉积36分开。导电焊盘层44提供在导电塞42上。导电焊盘层44的直径可以大于导电塞42的直径。导电焊盘层44可以被省略。层间绝缘层38形成在基板30上以围绕导电塞42和导电焊盘层44。第一和第二杂质区域32和34以及栅极沉积36覆盖有层间绝缘层38。层间绝缘层38可以为用于半导体器件的通常绝缘材料。
存储节点S1提供在导电焊盘层44上。存储节点S1可以为磁隧道结(MTJ)单元。存储节点S1包括下磁性层48。下磁性层可以包括多个磁性层。下磁性层48可以为单层或多层，并可以包括种子层。当下述的自由磁性层58包括平面内磁各向异性材料时，如图2所示顺序沉积的钉扎层50和被钉扎层52还可以提供在下磁性层48上。钉扎层50和被钉扎层52可以被包括在下磁性层48中。钉扎层50可以为例如反铁磁层。被钉扎层52可以为磁性单层或多个磁性层，例如烧结的反铁磁层。
参照图1，存储节点S1包括覆盖下磁性层48的侧表面的间隔绝缘层54。间隔绝缘层54可以为氧化物保护层，例如硅氧化物。间隔绝缘层54的侧表面可以为倾斜表面。倾斜表面的宽度从上侧朝着下侧增加。
存储节点S1包括顺序沉积的隧道阻挡层56和自由磁性层58(在下文，称为自由层)。隧道阻挡层56覆盖下磁性层48的上表面，向下延伸，并且覆盖间隔绝缘层54的侧表面。自由层58覆盖隧道阻挡层56的外表面。因此，尽管没有直接接触，但是像隧道阻挡层56一样，自由层58覆盖下磁性层48的上表面，向下延伸，并且覆盖间隔绝缘层54的侧表面。
自由层58可以具有三维结构，与传统的二维平面结构不同。隧道阻挡层56可以例如为MgO膜。自由层58可以为磁性层，其中磁极性的方向可由在临界值之上的外部磁场或自旋极化电流转换(可逆的)。自由层58可以由磁各向异性材料形成，例如Co、Ni、Fe及其合金中的任何一个。自由层58是磁各向异性材料层，例如磁性层，其包含例如Co、Ni或Fe作为主要磁性成分，还包含非磁性成分。自由层58可以为CoFe层或者包含CoFe的合金层，例如CoFeB层。
自由层58可以为垂直磁各向异性材料层，特别地，具有界面垂直磁各向异性(IPMA)的材料层。例如，自由层58可以为CoFeB层。自由层58可以为包括IPMA材料成分和非磁性成分的磁性层。存储节点S1用层间绝缘层62覆盖。在层间绝缘层62中形成通孔64，通孔64暴露自由层58的一部分，例如自由层58的上表面。通孔64由导电塞66填充。与导电塞66接触的导电层70形成在层间绝缘层62上。导电层70可以为位线。
图3是图1的存储节点S1的放大截面图。参照图3，间隔绝缘层54的倾斜角θ的最大值可以不大于约90°。当自由层58为平面内磁各向异性材料层时，倾斜角θ可以通过考虑下磁性层48的侧表面和自由层58的最外表面之间的距离t1以及自由层58的纵横比(AR)来确定。距离t1可以为例如约2.5nm，或者高于或低于该值。
当自由层58展开在平面上时，如图4所示，自由层58的水平长度L可以为约30nm或更大，自由层58的垂直长度可以为约10nm。因此，包括自由层58的MTJ单元可以具有超过约10nm×30nm的尺寸以及约2或更高的AR。间隔绝缘层54的侧表面的倾斜角θ可以为满足MTJ单元的尺寸条件(也就是，自由层58的尺寸超过约10nm×30nm的条件)以及上述距离t1的条件的角度。
当自由层58为垂直磁各向异性材料层时，自由层58可以具有如图5所示的圆形平面形状。自由层58的直径D1在设计标准(designrule，D/R)为15nm时可以为例如19nm，并在D/R为20nm时可以为例如26nm。倾斜角θ的最小角可以为例如约70°或更高，或者约75°或更高。
在图3中，自由层58具有第一、第二和第三长度L1、L2和L3。当自由层58为平面内磁各向异性材料层时，第一、第二和第三长度L1、L2和L3的总和可以等于图4的自由层58的水平长度L。自由层58的上表面或自由层58的平行于下磁性层48的上表面的部分可以具有第二长度L2。第二长度L2可以例如为约10nm。当MTJ单元的尺寸为10nm×30nm并且倾斜角θ为约90°时，距离t1可以小于约2.5nm。在此情况下，自由层58的第二长度L2可以为约10nm或更大，并且自由层58的第一和第三长度L1和L3的每一个都可以小于约10nm。
当MTJ单元的尺寸大于约10nm×30nm时，自由层58的水平长度(L＝L1+L2+L3)长于约30nm，从而自由层58的第一和第三长度L1和L3可以为约10nm或更长。自由层58的第一和第三长度L1和L3可以相同，而与MTJ单元的尺寸无关。自由层58具有第一和第三长度L1和L3的部分平行于间隔绝缘层54的倾斜表面。随着倾斜角θ从最小角度增加，自由层58的第一和第三长度L1和L3可以增加。此外，当下磁性层48的厚度t2增加时，间隔绝缘层54的倾斜表面的长度增加。因此，自由层58的第一和第三长度L1和L3可以增加。因而，由于自由层58的水平长度L可以增加超过约30nm以满足上面的条件，所以MTJ单元的尺寸可以超过约10nm×30nm，例如超过约10nm×40nm。
当自由层58为诸如CoFeB的磁各向异性材料层时，其厚度为约3nm，并且MTJ单元的尺寸为约10nm×40nm，MTJ单元的KuV在约85°℃的温度大于约50KBT，其中Ku是有效磁各向异性能量，V是自由层58的体积，KB是玻尔兹曼常数，T是绝对温度。因而，MTJ单元满足非易失性条件KuV＞50KBT。当MTJ单元的其它条件相同并且MTJ单元的尺寸为约10nm×30nm时，MTJ单元可以通过热稳定有限时间(例如，约24小时)而保持非易失性状态。因而，为了使MTJ单元保持在相同的状态，对于该有限时间会需要一次刷新。当MTJ单元的尺寸小于约10nm×30nm时，MTJ单元的热稳定状态中的保持时间会短于一天(24小时)，刷新周期可以被缩短。
这样，通过调节自由层58的尺寸，图1的磁存储器件可以变为非易失性存储器件或易失性存储器件，该易失性存储器件的刷新周期远长于诸如DRAM的易失性存储器件。当图1的磁存储器件为刷新周期远长于诸如DRAM的易失性存储器件的易失性存储器件时，图1的磁存储器件称为磁性DRAM(MDRAM)，从而与诸如DRAM的典型易失性存储器件区别开。
同样，当自由层58为垂直磁各向异性材料层时，第一、第二和第三长度L1、L2和L3的总和可以等于图5的自由层58的直径D1。自由层58的上表面或自由层58的平行于下磁性层48的上表面的部分具有第二长度L2。第二长度L2可以根据设计标准为例如约15nm或20nm。当倾斜角θ为约90°时，距离t1可以小于约1.8nm或2.6nm。在此情况下，自由层58的第二长度L2可以为约15nm或20nm或更大，并且自由层58的第一和第三长度L1和L3的每一个都可以小于约7nm或10nm。
自由层58的第一和第三长度L1和L3可以相同，与MTJ单元的尺寸无关。自由层58的具有第一和第三长度L1和L3的部分平行于间隔绝缘层54的倾斜表面。随着倾斜角θ从最小值开始增加，自由层58的第一和第三长度L1和L3可以增加。此外，当下磁性层48的厚度t2增加时，间隔绝缘层54的倾斜表面的长度增加。因此，自由层58的第一和第三长度L1和L3可以增加。从而，自由层58的尺寸可以在直径D内增加，同时满足以上条件。
自由层58的体积V和自由层58所用的垂直磁各向异性材料的各向异性能量Ku的乘积KuV可以大于约50KBT。在此情况下，自由层58满足非易失性条件KuV＞50KBT。
然而，当KuV小于50KBT时，MTJ单元可以对于有限的时间(例如，约24小时)通过热稳定而保持非易失性状态。因而，为了使MTJ单元保持在相同的状态，对于有限的时间会需要一次刷新。根据自由层58的体积和自由层58所用的垂直磁各向异性材料，MTJ单元在热稳定状态下的保持时间可以短于一天(24小时)，并且刷新周期可以被缩短。
这样，通过适当选择自由层58的体积和用于自由层58的垂直磁各向异性材料，图1的磁存储器件可以变为非易失性存储器件或者易失性存储器件，该易失性存储器件的刷新周期远长于诸如DRAM的易失性存储器件的刷新周期。
如图6所示，隧道阻挡层56’可以仅提供在下磁性层48上。间隔绝缘层54可以覆盖隧道阻挡层56’的侧表面和下磁性层48的侧表面。
当隧道阻挡层56具有延伸在间隔绝缘层54的侧表面之上的部分时，如图3所示，隧道阻挡层56形成为完全覆盖下磁性层48的边缘(当被钉扎层52提供在下磁性层48上时，被钉扎层52的边缘)，使得隧道阻挡层56的对应于下磁性层48边缘的部分在制造工艺中不通过蚀刻暴露。因而，由于在每个存储单元的存储节点S1中下磁性层48和隧道阻挡层56的接触状态相同，所以各存储单元之间的电阻分布可以是均匀的。这样的结果可以改善存储器件的可靠性。此外，当隧道阻挡层56延伸在间隔绝缘层54的侧表面之上时，隧道阻挡层56与其下层之间的接触面积增加，这可以帮助改善存储器件的耐久性。
图7-9示出当根据本发明实施例的MTJ单元的自由层58是平面内磁各向异性材料层时用于验证MTJ单元的操作而进行的模拟的结果。在用于验证的模拟中，CoFeB用于自由层58，并且自由层58的厚度设定为约3nm。此外，SiO2用于间隔绝缘层54，并且间隔绝缘层54的倾斜角θ设定为约90°。
图7示出根据本发明实施例的MTJ单元由于外部磁场的转换。在图7中，箭头表示自由层58的磁化方向。参照图7，可以看到，自由层58的磁化方向根据外部磁场的方向正常地转换。当外部磁场的强度为约-200Oe和约460Oe时，磁化方向反转。
图8和9是示出通过施加自旋极化电流而不是外部磁场来转换自由层58的磁化方向的模拟结果的曲线图。在图8和9中，水平轴表示施加自旋极化电流的时间，垂直轴表示自由层58的磁化强度。
图8示出在自由层58的磁化方向平行于被钉扎层52的磁化方向的状态下施加自旋极化电流以转换自由层58的磁化方向到与被钉扎层52的磁化方向相反的方向时的模拟结果。在图8中，第一至第五曲线G1-G5表示当自旋极化电流的强度分别为100MA/cm2、120MA/cm2、130MA/cm2、150MA/cm2和200MA/cm2时的结果。
参照图8，当施加的自旋极化电流的强度为120MA/cm2或更高时，可以看到自由层58的磁化方向反转。此外，可以看出，当施加自旋极化电流时，自由层58的磁化方向在2ns内反转。
图9示出在自由层58的磁化方向与被钉扎层52的磁化方向相反的状态下施加自旋极化电流以转换自由层58的磁化方向到与被钉扎层52的磁化方向平行的方向时的模拟结果。在图9中，第一至第五曲线G1-G5表示当自旋极化电流的强度分别为100MA/cm2、120MA/cm2、130MA/cm2、150MA/cm2和200MA/cm2时的结果。参照图9，随着自旋极化电流的强度减小，自由层58的磁化方向反转时的时间增加。
由图7-9的模拟结果可以看出，根据本发明实施例的MTJ单元的自由层58的磁化方向通过外部磁场或自旋极化电流正常地反转。因而，可以看到，图1的平面内存储器件作为磁存储器件正常操作。
图10示出当存储节点S1的自由层58为平面内磁各向异性材料层时在图1的存储器件的晶体管被实施为4F2结构时的单元布图。单元布图的D/R为10nm，并与图11和12的单元布图中的相同。在图10中，存储节点S1的尺寸为10nm×15nm，在图11和12中，存储节点S1的尺寸也为10nm×15nm。存储节点S1的水平和垂直分隔距离分别为5nm和1F(也就是，10nm)。
图11示出当存储节点S1的自由层58为平面内磁各向异性材料层时在图1的存储器件的晶体管实施为5F2结构时的单元布图。在图11中，存储节点S1的水平和垂直分隔距离为10nm。
图12示出当存储节点S1的自由层58为平面内磁各向异性材料层时在图1的存储器件的晶体管实施为6F2结构时的单元布图。在图12中，存储节点S1的水平和垂直分隔距离分别为15nm和10nm。由于存储节点S1在盖子形状上为立方形的，如图3所示，所以基本上具有10nm×30nm尺寸的存储节点S1在图10-12所示的单元布图中形成为约10nm×15nm的大小。因此，高度集成的MRAM可以通过应用20nm或更小的工艺实施，例如10nm设计标准的工艺。可以实施一种MDRAM，其能够在超过当前DRAM工艺极限的区域中实现与DRAM相同的功能。
图13是示出当存储节点S1的自由层58为垂直磁各向异性材料层时图1的存储器件以4F2结构实施的布图的平面图。在此情况下，单元布图的D/R为约15nm或20nm。
在图13中，存储节点S1的直径D1可以为约19nm或26nm。在图13的布图中，存储节点S1的水平间隔w1根据D/R可以为约11nm(D/R15nm，当直径D1为19nm时)或约14nm(D/R20nm，当直径D1为26nm时)。垂直间隔可以与水平间隔相同。当D/R为15nm并且直径D1为19nm时，1F＝15nm，当D/R为20nm并且直径D1为26nm时，1F＝20nm。
图14是示出当存储节点S1的自由层58为垂直磁各向异性材料层时图1的存储器件以6F2结构实施的布图的平面图。在此情况下，单元布图的D/R为约15nm或20nm。
在图14中，存储节点S1的直径D1在D/R为15nm时可以为约19nm，或者在D/R为20nm时为约26nm。存储节点S1的水平间隔w2根据D/R可为约15nm或更大(D/R15nm，当直径D1为19nm时)或约20nm或更大(D/R20nm，当直径D1为26nm时)。当D/R为15nm并且直径D1为19nm时，垂直间隔为约11nm，当D/R为20nm并且直径D1为26nm时，垂直间隔为约14nm。
存储节点S1以如图3所示的盖子形状三维地提供。因而，当D/R为15nm并且直径D1为19nm时，存储节点S1的实际直径为约29nm。此外，当D/R为20nm并且直径D1为26nm时，存储节点S1的实际直径为约40nm。
因此，高集成度的MRAM可以通过应用D/R为约20nm或更小的工艺而实施。MDRAM可以在超出当前DRAM工艺极限的区域中通过执行与DRAM相同的功能实施。
接着，以下将参照图15-24描述根据本发明实施例的制造磁存储器件的方法。在下面的描述中，相同的附图标记与图1的平面内存储器件的描述中的相同，因此这里将省略其描述。
参照图15，通过在基板30上形成栅极沉积36和分别作为源极和漏极区域的第一和第二杂质区域32和34，形成晶体管。第一层间绝缘层38a形成在基板30上以覆盖栅极沉积36，并且第一层间绝缘层38a的表面被平坦化。接触孔40形成在第一层间绝缘层38a中以暴露第二杂质区域34。接触孔40由导电塞42填充。导电焊盘层44形成在第一层间绝缘层38a上以覆盖导电塞42。
接下来，参照图16，第二层间绝缘层38b形成在第一层间绝缘层38a上以覆盖导电焊盘层44。图1的层间绝缘层38可以由第一和第二层间绝缘层38a和38b构成。在形成第二层间绝缘层38b之后，第二层间绝缘层38b的上表面被平坦化直到导电焊盘层44的上表面被暴露。覆盖导电焊盘层44的磁性堆叠75形成在第二层间绝缘层38b上。磁性堆叠75可以包括种子层和图1的下磁性层48。磁性堆叠75还可以包括另一材料层。下磁性层48或其它材料层可以包括顺序沉积的钉扎层50和被钉扎层52。掩模M1形成在磁性堆叠75的区域上。掩模M1可以为光致抗蚀剂图案，并且可以位于导电塞42上方。掩模M1限定了磁性堆叠75将被包括在图1的存储节点S1中的部分。掩模M1周围的磁性堆叠75被蚀刻直到暴露导电焊盘层44。掩模M1在完成蚀刻之后被去除。
如图17所示，磁性堆叠图案75a形成在导电焊盘层44上。磁性堆叠图案75a可以为磁性堆叠，该磁性堆叠包括顺序沉积的下磁性层48、钉扎层50和被钉扎层52，如图2所示。
此外，在形成掩模M1之前，硬掩模(未示出)可以形成在磁性堆叠75上。在此情况下，掩模M1可以形成在硬掩模上。在掩模M1周围的硬掩模被蚀刻之后，去除掩模M1。结果，硬掩模保留在与掩模M1相同的位置。其周围的磁性堆叠75利用保留的硬掩模作为蚀刻掩模来蚀刻，然后去除硬掩模。随后的工艺可以与去除掩模M1之后的相同。
参照图17，在形成磁性堆叠图案75a之后，形成覆盖磁性堆叠图案75a的侧表面的间隔绝缘层54。间隔绝缘层54的倾斜表面可以形成为具有预定的角度θ。间隔绝缘层54可以通过对在第二层间绝缘层38b上形成以覆盖磁性堆叠图案75a的绝缘层(未示出)进行各向异性蚀刻而形成。由于各向异性蚀刻的特点，绝缘层仅保留在磁性堆叠图案75a的侧表面上。保留部分的倾斜表面具有预定的角度，像间隔绝缘层54一样。因此，通过控制各向异性蚀刻工艺的条件，间隔绝缘层54的侧表面的倾斜角θ可以为例如70°或更高。
在第二层间绝缘层38b和导电焊盘层44下面的材料层在从图18开始的图示中省略。参照图18，隧道阻挡层156和自由层158顺序形成在第二绝缘层38b上以覆盖磁性堆叠图案75a和间隔绝缘层54。隧道阻挡层156和自由层158可以形成为在形成它们的整个表面上具有均匀的厚度。隧道阻挡层156和自由层158可以用诸如化学气相沉积(CVD)法、原子层沉积(ALD)法或物理气相沉积(PVD)法的方法形成。在隧道阻挡层156下面的其它磁性材料层可以采用以上沉积方法中的任一种形成。掩模M2形成在自由层158上。掩模M2覆盖自由层158的覆盖磁性堆叠图案75a上表面的部分以及自由层158的延伸在间隔绝缘层54侧表面之上的另一部分。
当自由层158为平面内磁各向异性材料层时，在图18中，考虑最终形成的自由层158的平面尺寸或AR或者单元布图中存储节点S1之间的距离，掩模M2的边界可以定位得远离或靠近自由层158的上表面。当自由层158为垂直磁各向异性材料层时，考虑自由层158的直径D1和最终形成的单元布图中存储节点S1之间的间隔，掩模M2的边界可以定位得远离或靠近自由层158的上表面。
掩模M2可以为光致抗蚀剂膜图案或硬掩模。当掩模M2为硬掩模时，掩模M2可以为导电掩模，例如TiN掩模或W掩模。当掩模M2为硬掩模时，掩模M2可以通过如下形成：在自由层158上形成掩模形成材料，然后采用光致抗蚀剂掩模图案化该掩模形成材料。
在形成掩模M2之后，去除掩模M2周围的自由层158和隧道阻挡层156，然后去除掩模M2。当掩模M2是导电硬掩模时，掩模M2可以不被去除。在下面的工艺中，掩模M2被认为被去除。在去除掩模M2之后，如图19所示，形成具有沿着间隔绝缘层54的倾斜侧表面延伸的部分的隧道阻挡层56和自由层58，从而形成用作MTJ单元的存储节点S1。
参照图19，层间绝缘层62形成在第二层间绝缘层38b上以覆盖存储节点S1。接下来，如图20所示，通孔64形成在层间绝缘层62中以暴露自由层58的上表面。
通孔64由导电塞66填充。导电层70形成在层间绝缘层62上以接触导电塞66。因此，形成了具有MTJ单元的磁存储器件，在该MTJ单元中自由层58形成为盖子形状的三维结构。
同时，在制造工艺中，为了加强相对于自由层58的界面垂直磁化特性的另一隧道阻挡层(未示出)可以形成在自由层58上。另一隧道阻挡层可以为与隧道阻挡层56相同的材料或其它氧化物。
图21示出当图18的掩模M2为导电掩模且在形成存储节点S1之后保留时通孔64和导电塞66形成在掩模M2上的情况。
将参照图22-24描述在上述的制造方法中仅自由层58具有盖子结构时的制造工艺。参照图22，磁性堆叠80形成在第二层间绝缘层38b上以覆盖导电焊盘层44。磁性堆叠80通过顺序沉积下磁性层48和隧道阻挡层56而形成。磁性堆叠80可以包括种子层。磁性堆叠80可以包括钉扎层50和被钉扎层52。掩模M3形成在磁性堆叠80上。当蚀刻掩模M3周围的磁性堆叠80时，如图23所示形成磁性堆叠图案80a。然后去除掩模M3。
参照图23，间隔绝缘层90形成在第二层间绝缘层38b上以覆盖磁性堆叠图案80a的侧表面。间隔绝缘层90可以与形成图17的间隔绝缘层54所用相同的条件和方法形成。自由层158形成在第二层间绝缘层38b上以覆盖磁性堆叠图案80a的上表面和间隔绝缘层90的倾斜侧表面。掩模M4形成在自由层158上以覆盖磁性堆叠图案80a和间隔绝缘层90的一部分侧表面。掩模M4的形成位置和材料可以与图18的掩模M2的相同。掩模M4周围的自由层158被蚀刻。结果，如图24所示，形成覆盖磁性堆叠图案80a且具有延伸在间隔绝缘层90的侧表面之上的部分的自由层58，从而形成存储节点S2。然后，去除掩模M4。当掩模M4为导电硬掩模时，掩模M4可以不被去除，而可以保留。为了说明的方便，掩模M4可以被去除，并且随后的工艺可以与参照图20描述的相同。
图25是示出根据示例实施例的存储***(例如，存储卡)500的示意图。
参照图25，控制器510和存储器件520配置为交换电信号。在一个示例中，存储器件520和控制器510可以根据控制器510的指令来交换数据。存储***500可以将数据存储在存储器件520中和/或将数据从存储器件520输出。存储器件520可以包括这里描述的一个或多个磁存储器件或其部件。存储***500可以用作用于各种便携式电子设备的存储介质。例如，存储***500可以是多媒体卡(MMC)或安全数字(SD)卡。
图26是粗略地示出根据示例实施例的电子***600的方框图。
参照图26，处理器610、输入/输出器件630和存储器件620配置为经由总线640进行彼此的数据通讯。处理器610可以执行程序和/或控制电子***600。输入/输出器件630可以用于将数据输入到电子***600以及将数据从电子***600输出。电子***600可以经由输入/输出器件630连接到外部器件，诸如个人计算机或网络，并可以配置为与外部器件交换数据。
存储器件620可以存储用于处理器610的操作的代码或程序。例如，存储器620可以包括这里描述的一个或多个磁存储器件或其部件。
电子***600可以包括需要存储器620的各种电子控制***，例如可以使用在移动电话、MP3播放器、导航装置、固态盘(SSD)或家用电器中。
如上所述，在根据本发明的一个或多个以上实施例的磁存储器件中，存储节点(MTJ单元)包括具有三维结构的自由层。因而，存储节点可以具有足够小的单元尺寸，以实现4F2(F＝10nm)、5F2或6F2的单元布图，同时保持约2或更高的AR。
因此，通过采用根据本发明上述一个或多个实施例的磁存储器件，可以实现高度集成的磁存储器件，对其可以应用20nm或更小的设计标准。此外，由于自由层的AR通过三维结构的变形是可控的，所以可以实现高度集成的磁存储器件，或者根据本发明上述一个或多个实施例的磁存储器件可以用作具有一天一次(或更高或更低)的刷新率的DRAM。换言之，该DRAM的刷新周期长于典型DRAM所需的刷新周期。
因此，通过采用根据本发明上述一个或多个实施例的磁存储器件，磁性DRAM可以实现为下一代的DRAM，其与传统的DRAM相比，可以极大地减少待机功率。
应当理解，这里描述的示范性实施例应当仅以描述性的含义来理解，而不是限制的目的。每个实施例中的特征或方面的描述应当通常被认为可用于其它实施例中的其它类似特征或方面。
本申请要求于2010年12月7日在韩国知识产权局提交的韩国专利申请No.10-2010-0124440以及于2011年10月19日在韩国知识产权局提交的韩国专利申请No.10-2011-0107058的优先权，其公开内容通过引用全部结合于此。
Claims (13)
1.一种磁存储器件的存储节点，该存储节点包括：
下磁性层；
隧道阻挡层，形成在所述下磁性层上；以及
自由磁性层，形成在所述隧道阻挡层上，并且其中磁化方向通过自旋电流转换，
其中所述自由磁性层具有上表面部分和从所述上表面部分向下延伸的侧表面部分从而形成盖子结构，该盖子结构从外侧围绕形成在所述自由磁性层下面的所述下磁性层和所述隧道阻挡层中的至少一个，并且
其中所述下磁性层不接触所述隧道阻挡层的侧表面。
2.如权利要求1所述的存储节点，其中所述隧道阻挡层具有盖子结构，该盖子结构从外侧围绕形成在所述隧道阻挡层下面的材料层中的至少一个。
3.如权利要求1所述的存储节点，其中间隔绝缘层提供在所述自由磁性层与形成在所述自由磁性层下面的材料层的侧表面之间。
4.如权利要求1所述的存储节点，其中所述隧道阻挡层仅提供在所述下磁性层的上表面上。
5.如权利要求1所述的存储节点，其中所述自由磁性层为平面内磁各向异性材料层，并围绕形成在该自由磁性层下面的至少一个材料层的侧表面的一部分。
6.如权利要求1所述的存储节点，其中所述自由磁性层是垂直磁各向异性材料层。
7.如权利要求5所述的存储节点，其中所述下磁性层还包括顺序沉积的钉扎层和被钉扎层，所述自由磁性层的纵横比为2或更高，并且单元布图的面积为10nm×15nm。
8.如权利要求1所述的存储节点，其中，当没有外部影响时，所述自由磁性层为非易失性材料层，其中确定的磁化方向保持不变。
9.如权利要求1所述的存储节点，其中，当没有外部影响时，所述自由磁性层为易失性材料层，对于每个确定的周期，该易失性材料层需要刷新以保持确定的磁化方向。
10.如权利要求2所述的存储节点，其中间隔绝缘层提供在所述隧道阻挡层与形成在隧道阻挡层下面的材料层的侧表面之间。
11.如权利要求3所述的存储节点，其中所述间隔绝缘层的侧表面形成70°–90°的倾斜角。
12.如权利要求9所述的存储节点，其中所述刷新周期长于DRAM的刷新周期。
13.一种磁存储器件，包括：
开关器件；以及
存储节点，连接到所述开关器件，
其中该存储节点是权利要求1所述的存储节点。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100124440A KR101774937B1 (ko) | 2010-12-07 | 2010-12-07 | 수평 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법 |
| KR10-2010-0124440 | 2010-12-07 | ||
| KR10-2011-0107058 | 2011-10-19 | ||
| KR1020110107058A KR101854185B1 (ko) | 2011-10-19 | 2011-10-19 | 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569642A CN102569642A (zh) | 2012-07-11 |
| CN102569642B true CN102569642B (zh) | 2016-08-03 |
Family
ID=46161437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110404641.XA Active CN102569642B (zh) | 2010-12-07 | 2011-12-07 | 存储节点、包括该存储节点的磁存储器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8803266B2 (zh) |
| JP (1) | JP6043478B2 (zh) |
| CN (1) | CN102569642B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101998676B1 (ko) * | 2012-07-20 | 2019-07-10 | 삼성전자주식회사 | 자기 메모리 장치 및 그 제조 방법 |
| US9129690B2 (en) * | 2012-07-20 | 2015-09-08 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having improved characteristics |
| KR102078849B1 (ko) * | 2013-03-11 | 2020-02-18 | 삼성전자 주식회사 | 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법 |
| US9257636B2 (en) * | 2013-09-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method |
| JP6090878B2 (ja) * | 2013-10-31 | 2017-03-08 | 国立研究開発法人科学技術振興機構 | スピン制御機構及びスピンデバイス |
| US9349939B2 (en) * | 2014-05-23 | 2016-05-24 | Qualcomm Incorporated | Etch-resistant protective coating for a magnetic tunnel junction device |
| US10008662B2 (en) | 2015-03-12 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process |
| US9614003B1 (en) * | 2015-10-21 | 2017-04-04 | Globalfoundries Inc. | Method of forming a memory device structure and memory device structure |
| US9824737B2 (en) * | 2015-12-22 | 2017-11-21 | Intel Corporation | Memory circuit and method for operating a first and a second set of memory cells in direct memory access mode with refresh |
| JP6697360B2 (ja) * | 2016-09-20 | 2020-05-20 | キオクシア株式会社 | メモリシステムおよびプロセッサシステム |
| JP7258363B2 (ja) * | 2018-03-30 | 2023-04-17 | 国立大学法人東北大学 | 磁気抵抗効果素子及び磁気メモリ |
| CN110875421B (zh) * | 2018-09-04 | 2023-05-23 | 联华电子股份有限公司 | 磁阻式存储单元及其制造方法 |
| CN116615086A (zh) | 2018-10-31 | 2023-08-18 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US11038097B2 (en) | 2019-09-19 | 2021-06-15 | International Business Machines Corporation | Magnetic structures with tapered edges |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1412847A (zh) * | 2001-10-18 | 2003-04-23 | 三星电子株式会社 | 单晶体管型磁随机存取存储器及其操作和制造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653154B2 (en) | 2001-03-15 | 2003-11-25 | Micron Technology, Inc. | Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure |
| KR100403313B1 (ko) * | 2001-05-22 | 2003-10-30 | 주식회사 하이닉스반도체 | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법 |
| US6430085B1 (en) | 2001-08-27 | 2002-08-06 | Motorola, Inc. | Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture |
| JP2003141873A (ja) * | 2001-11-05 | 2003-05-16 | Toshiba Corp | 磁気記憶装置 |
| JP4157707B2 (ja) | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
| JP3866110B2 (ja) | 2002-01-16 | 2007-01-10 | 株式会社東芝 | 磁気メモリ |
| US6765823B1 (en) | 2003-01-29 | 2004-07-20 | Micron Technology Incorporated | Magnetic memory cell with shape anisotropy |
| JP4215609B2 (ja) * | 2003-09-29 | 2009-01-28 | 株式会社東芝 | 磁気セル及び磁気メモリ |
| US6992359B2 (en) | 2004-02-26 | 2006-01-31 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
| JP4187021B2 (ja) * | 2005-12-02 | 2008-11-26 | ソニー株式会社 | 記憶素子及びメモリ |
| JP2008211058A (ja) * | 2007-02-27 | 2008-09-11 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその書き込み方法 |
| US7919794B2 (en) * | 2008-01-08 | 2011-04-05 | Qualcomm, Incorporated | Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell |
| KR100990143B1 (ko) | 2008-07-03 | 2010-10-29 | 주식회사 하이닉스반도체 | 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법 |
| KR101178767B1 (ko) | 2008-10-30 | 2012-09-07 | 한국과학기술연구원 | 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조 |
| US8054587B2 (en) * | 2009-01-09 | 2011-11-08 | Tdk Corporation | Magnetoresistive effect element, thin-film magnetic head with magnetoresistive effect read head element, and magnetic disk drive apparatus with thin-film magnetic head |
-
2011
- 2011-12-07 JP JP2011267907A patent/JP6043478B2/ja active Active
- 2011-12-07 CN CN201110404641.XA patent/CN102569642B/zh active Active
- 2011-12-07 US US13/313,361 patent/US8803266B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1412847A (zh) * | 2001-10-18 | 2003-04-23 | 三星电子株式会社 | 单晶体管型磁随机存取存储器及其操作和制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012124491A (ja) | 2012-06-28 |
| JP6043478B2 (ja) | 2016-12-14 |
| US20120139069A1 (en) | 2012-06-07 |
| US8803266B2 (en) | 2014-08-12 |
| CN102569642A (zh) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569642B (zh) | 存储节点、包括该存储节点的磁存储器件及其制造方法 | |
| US10305030B2 (en) | Electronic device and method for fabricating the same | |
| US10777742B2 (en) | Electronic device and method for fabricating the same | |
| CN104425706B (zh) | 反转的mtj堆叠件 | |
| US10103323B2 (en) | Method for forming a hard mask pattern and method for manufacturing a semiconductor device using the same | |
| US9847476B2 (en) | Armature-clad MRAM device | |
| KR102458921B1 (ko) | 메모리 소자 제조 방법 | |
| KR102335104B1 (ko) | 자기 소자 | |
| US20160072055A1 (en) | Manufacturing method of semiconductor memory device | |
| TW202123500A (zh) | 半導體磁阻隨機存取記憶體元件及其製作方法 | |
| CN110323247B (zh) | Mram器件及其制造方法及包括mram的电子设备 | |
| JP2005150739A (ja) | 薄膜デバイスおよび該薄膜デバイスにおいて熱による補助を実施する方法 | |
| KR102144660B1 (ko) | 자기 장치에 사용할 수 있는 자기 접합 및 자기 메모리를 기판 상에 제공하는 방법 및 자기 접합 | |
| KR20120047356A (ko) | 반도체 소자 및 그 제조 방법 | |
| TW201715527A (zh) | 電子裝置及其製造方法 | |
| KR20160056376A (ko) | 금속 산화막을 형성하는 방법 및 이를 포함하는 자기 메모리 장치 | |
| US20060228853A1 (en) | Memory devices including spacers on sidewalls of memory storage elements and related methods | |
| TWI694553B (zh) | 電子設備 | |
| CN110875421B (zh) | 磁阻式存储单元及其制造方法 | |
| JP2013008865A (ja) | 磁気抵抗素子及び磁気記憶装置 | |
| JP2012244051A (ja) | 磁気抵抗素子及び磁気記憶装置 | |
| JP2013055088A (ja) | 磁気抵抗素子及び磁気記憶装置 | |
| KR102557397B1 (ko) | 흡수 층들을 이용한 다중 단계 원소 제거 | |
| KR101774937B1 (ko) | 수평 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법 | |
| KR20230085751A (ko) | 전자 장치 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |