CN102566739B - 多核处理器***及其动态电源管理方法与控制装置 - Google Patents

多核处理器***及其动态电源管理方法与控制装置 Download PDF

Info

Publication number
CN102566739B
CN102566739B CN201210003639.6A CN201210003639A CN102566739B CN 102566739 B CN102566739 B CN 102566739B CN 201210003639 A CN201210003639 A CN 201210003639A CN 102566739 B CN102566739 B CN 102566739B
Authority
CN
China
Prior art keywords
chondromitiome
processor
core
main core
hot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210003639.6A
Other languages
English (en)
Other versions
CN102566739A (zh
Inventor
张国航
詹浚玮
刘明诚
齐宗普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN201210003639.6A priority Critical patent/CN102566739B/zh
Priority to TW101105081A priority patent/TWI443504B/zh
Publication of CN102566739A publication Critical patent/CN102566739A/zh
Priority to US13/567,098 priority patent/US8977880B2/en
Application granted granted Critical
Publication of CN102566739B publication Critical patent/CN102566739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

一种多核处理器***及其动态电源管理方法与控制装置。此方法先取得多核处理器于执行阶段的工作负载，而根据此工作负载以及各个副核的工作状态，分别对副核执行热插拔操作。然后，通过监测总线主控状态以及副核的工作状态，据以判断是否将主核关闭，其中所述的总线主控状态由多个总线装置反映总线状态所产生。最后，当总线主控状态为闲置状态时，将主核关闭。本发明可达到省电功效。

Description

多核处理器***及其动态电源管理方法与控制装置
技术领域
本发明有关于一种处理器***及其电源管理方法，且特别是有关于一种多核处理器***及其动态电源管理方法与控制装置。
背景技术
多核处理器***一般是由一颗一般型处理器与一颗或多颗具有特殊运算能力的处理器所组成。此多核处理器***采用资源共享的概念，借以降低硬件配置成本，其中最普遍共享的资源是存储器，此存储器内可以存放任何数据，包括用以指示处理器之间通讯状态的信号以及由多个处理器同时进行运算的数据。
近年来，智能型手机和平板计算机等移动装置快速地普及并逐渐融入人们的日常生活中。这类装置可提供多样化的功能，借以帮助人们处理生活中的大小事务。而随着所处理事件的种类与数量的增加，对于处理器运算能力的要求也相对提高。若能在此装置内整合多个不同处理器的运算特性，不仅能够达到更好的效能，也比一般使用单一高速处理器的方法来得有效率。
然而，这类装置通常采用进阶精简指令集机器(AdvancedRISC Machine，ARM)架构的处理器，此架构无法像x86***般可整合多种***功能模块以提供高阶功能。以电源管理为例，非x86***的处理器所能采用的***方案相当受限。在此架构下，许多***功能模块彼此之间无法沟通，因此也无法互相整合以实现高阶的电源管理。除此之外，该架构的处理器在执行阶段无法进入低阶电源状态以节省电力消耗。
发明内容
有鉴于此，本发明提出一种多核处理器***及其动态电源管理方法与控制装置，在执行阶段(Runtime)根据工作负载(Workload)适时将多核处理器***中的主核及副核关机或唤醒，可达到省电功效。
本发明提出一种多核处理器***的动态电源管理方法，适用于应用多核处理器的处理器***，此多核处理器包括主核及至少一个副核。此方法先取得多核处理器于执行阶段的工作负载，而根据此工作负载以及各个副核的工作状态，分别对副核执行热插拔(hot plug)操作，其中该热插拔操作包含热拔出步骤或热***步骤。然后，通过监测总线主控状态(Bus masterstatus)以及副核的工作状态，据以判断是否将主核关闭(Poweroff)，其中所述的总线主控状态由多个总线装置反映出总线是否闲置的状态。最后，当总线主控状态为闲置状态时以及副核皆已被热拔出时，将主核关闭。
本发明提出一种多核处理器***，其包括多核处理器、电源管理单元(PMU)、电源管理暂存器、处理器调整单元及处理器热插拔单元(CPU hot-plug)。其中，多核处理器包括主核及至少一个副核。电源管理单元耦接主核及所述副核。电源管理暂存器用以记录由多个总线装置反映出总线是否闲置的多个装置状态产生的一总线主控状态。处理器调整单元用以取得多核处理器于执行阶段的工作负载以及各个副核的工作状态，据以判断是否分别对所述副核执行热插拔操作并对应输出调整通知。处理器热插拔单元用以接收调整通知，据以控制电源管理单元分别对所述副核执行热插拔操作。
本发明提出一种多核处理器***的控制装置，所述多核处理器***包括多核处理器及电源管理单元，多核处理器包括主核及至少一个副核，电源管理单元耦接所述主核及副核。此控制装置包括电源管理暂存器、处理器调整单元及处理器热插拔单元。电源管理暂存器用以记录总线主控状态，其中总线主控状态为多个总线装置反映出总线是否闲置的状态。处理器调整单元系用以取得多核处理器于执行阶段的工作负载以及副核的工作状态，据以判断是否分别对副核执行热插拔操作并对应输出一调整通知。处理器热插拔单元用以接收调整通知，据以控制电源管理单元分别对副核执行热插拔操作。
基于上述，本发明的多核处理器***及其动态电源管理方法与控制装置根据多核处理器于执行阶段的工作负载对副核执行热插拔操作，并监测总线主控状态以适时地将主核关闭。借此，可达到省电功效。
附图说明
图1是依照本发明一实施例所绘示的多核处理器***的方块图。
图2是依照本发明一实施例所绘示的多核处理器***的动态电源管理方法流程图。
图3是依照本发明一实施例所绘示的多核处理器***的动态电源管理方法流程图。
图4是依照本发明一实施例所绘示的多核处理器***的方块图。
图5是依照本发明一实施例所绘示的多核处理器***的动态电源管理方法流程图。
附图中的符号简单说明如下：
10、40：多核处理器***；11、41：多核处理器；12、42：电源管理单元；43：控制模块；112、412：主核；114、414：副核；13、433：电源管理暂存器；14、434：处理器调整单元；15、435：处理器热插拔单元；416：第二中断控制器；432：装置状态暂存器；434：逻辑电路；436：第一中断控制器；S202～S208：本发明一实施例之多核处理器***的动态电源管理方法的步骤；S302～S310：本发明一实施例之多核处理器***的动态电源管理方法的步骤；S502～S508：本发明一实施例之多核处理器***的动态电源管理方法的步骤。
具体实施方式
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
本发明将处理器的动态频率调整(dynamic frequencyscaling)、闲置处理(idle handler)、热插拔(hot plug)等***功能模块与处理器***的硬件整合，以寻求在包含进阶精简指令集机器(Advanced RISC Machine，ARM)架构下，提供一种可动态调整处理器***的主核及副核频率，以及将主核与副核关机或唤醒的解决方案，而可达到省电功效。本发明可适用于多种指令集的计算机***，包含各种精简指令集或复杂指令集的多核处理器。
图1是依照本发明一实施例所绘示的多核处理器***的方块图。请参照图1，多核处理器***10包括多核处理器11、电源管理单元12、电源管理暂存器(Power Management I/O Register，PMIO Register)13、处理器调整单元14及处理器热插拔单元15。其中，多核处理器11包括主核112及至少一个副核114，例如一个或三个副核114。电源管理单元12耦接至主核112及副核114，用以调整提供给主核112及副核114的工作电压及操作频率。
电源管理暂存器13用以记录由多个总线装置(未绘示)反映出总线的忙碌状态(即总线主控状态)所产生的逻辑状态(例如逻辑0或逻辑1)。
处理器调整单元14可根据多核处理器11的工作负载控制电源管理单元12动态调整提供给主核112及副核114的处理器频率，并适时地关闭或开启主核112及副核114。在本发明中，通过处理器热插拔单元15对于主核112或者至少一个副核114进行热拔出或热***(plug in)，而对主核112或者副核114进行不同电源状态的运作。另外，上述的处理器调整单元14或处理器热插拔单元15例如是以一固件方式实现。
图2是依照本发明一实施例所绘示的多核处理器***的动态电源管理方法流程图。请同时参照图1及图2，本实施例介绍图1的多核处理器***10的动态电源管理流程，以下即搭配多核处理器***10的各项元件说明此方法的详细步骤。
首先，由处理器调整单元14取得多核处理器11于执行阶段的工作负载以及其中各个副核114的工作状态(步骤S202)，据以判断是否分别对副核执行热插拔操作，并对应输出调整通知至处理器热插拔单元15，而由处理器热插拔单元15控制电源管理单元13分别对副核执行热插拔操作(步骤S204)。所述热插拔操作包含热拔出步骤或热***步骤。其中，所述的工作负载数据例如是从支持操作***直接电源管理(OS-directed PowerManagement，OSPM)的电源管理驱动器(Power managementdriver，PM driver)中取得。详言之，本实施例通过注册相关限制条件，并利用一个核线程(kernel thread)去监测多核处理器11的工作负载，借以提供给处理器调整单元14。
需说明的是，在ARM架构处理器的规格中，执行阶段下的电源管理仅限定在下表1所示的某些特定状态。
表1
为了在执行状态下提供进阶的电源控制，本发明将处理器逻辑区分为多种电源状态，并应用动态电压频率调整(Dynamicvoltage frequency scaling，DVFS)技术将主核112及副核114的处理器频率调整至最低频率。而在处理器的工作负载(workload)较轻的情况下，再自动将副核114逐一执行热拔出(plug out)操作。值得注意的是，在现有技术中，当在执行状态下的主核112的处理器频率调整至最低频率后，便无法再进入更省电的模式，即主核112的处理逻辑仅能进入由正常状态进入待机状态，而无法进入关机状态。然而，在本发明中，当在执行状态下的主核112的处理器频率调整至最低频率后，通过总线主控器进一步监测电源管理暂存器13以及处理器热插拔单元15，主核112的处理逻辑可以再进入更省电的模式(即关机模式)。
详言之，图3是依照本发明一实施例所绘示的多核处理器***的动态电源管理方法流程图。请参照图3，处理器调整单元14在取得多核处理器11于执行阶段的工作负载以及其中各个副核114的工作状态(步骤S302)之后，会判断工作负载是否低于一下限值与副核的工作状态(步骤S304)。
若判断工作负载低于下限值以及副核的工作状态为工作，则处理器调整单元14会根据工作负载调降主核112及至少一副核114的处理器频率至一最低频率，并会通知处理器热插拔单元15以对副核114执行热拔出操作(步骤S306)。值得注意的是，此时的主核112尚未执行热拔出操作；反之，处理器调整单元14会再进一步判断工作负载是否高于一上限值与副核的工作状态(步骤S308)。
若判断工作负载高于上限值以及副核的工作状态为非工作，则处理器调整单元14会根据工作负载调高主核112及至少一副核114的处理器频率，并会通知处理器热插拔单元15，以对副核114执行热***操作(步骤S310)。在每次执行完一个副核114的热拔出或热***操作之后，流程即回到步骤S302，由处理器调整单元14重新取得多核处理器11的工作负载，并持续地监测并调整副核114的工作状态。
回到图2的流程，当多核处理器11仅剩下主核112在运作时，总线主控器则会监测电源管理暂存器13所记录的总线主控状态并取得至少一副核114的工作状态，据以判断是否将主核112关闭(步骤S206)。当总线主控器判断总线主控状态为闲置状态时，处理器调整单元14即对应输出调整通知至处理器热插拔单元15，而由处理器热插拔单元15控制电源管理单元13将主核112关闭(步骤S208)。其中，所述的总线主控状态是由多个总线装置(未绘示)反映总线是否闲置所产生的，而处理器调整单元14根据此总线主控状态，即可决定是否将主核关闭。
需说明的是，本发明在将主核关闭之后，还包括提供一个恢复的机制及架构，使得多核处理器***在其主核及副核均关闭的情况下，仍然能够回应外来的中断请求，而适时地重新启动处理器，以服务该中断请求。
图4是依照本发明一实施例所绘示的多核处理器***的方块图。请参照图4，多核处理器***40包括多核处理器41、电源管理单元42及控制模块43，这些元件例如整合在一个***级芯片(System on a chip，SoC)中。多核处理器41包括主核412及至少一个副核414。电源管理单元42耦接至主核412及副核414，用以调整提供给主核412及副核414的工作电压及操作频率。
控制模块43例如是一个晶片组，其中包括多个装置状态暂存器431、逻辑电路432、电源管理暂存器433、处理器调整单元434、处理器热插拔单元435及第一中断控制器436。其中，装置状态暂存器431例如会分别接收外部***设备45所反应的装置状态。详言之，增强型主机控制器界面(Enhanced host controllerinterface，EHCI)或高传真音效控制器(High definition audiocontroller，HDAC)等硬件会根据***元件内连接(Peripheralcomponent interconnect，PCI)装置的工作负载将其忙碌状态反映至总线上的装置状态暂存器431。装置状态暂存器431上记录的装置状态会再经由逻辑电路432(例如或逻辑门)整合为总线主控状态(例如逻辑0或逻辑1)，而存入电源管理暂存器433中。
处理器调整单元434根据多核处理器41的工作负载控制电源管理单元42动态调整提供给主核412及副核414的处理器频率，并适时地关闭或开启副核414。此外，总线主控器可监测电源管理暂存器433所记录的总线主控状态并取得副核414的工作状态，据以判断是否将主核412关闭。此动态调整方式与前述实施例相同，故在此不再赘述。
需说明的是，本实施例的控制模块43还透过第一中断控制器436耦接至电源管理单元42及多核处理器41的第二中断控制器416。此第一中断控制器436例如是向量中断控制器(Vectorinterrupt controller，VIC)，而此第二中断控制器416则例如是通用中断控制器(Generic interrupt controller，GIC)，在此不设限。其中，第一中断控制器436例如会接收***设备发出的中断请求，而据以控制电源管理单元42重新启动现有被关闭的主核412。
详言之，图5是依照本发明一实施例所绘示的多核处理器***的动态电源管理方法流程图。请同时参照图4及图5，本实施例介绍在图4的多核处理器***40的主核412及副核414均已关闭的情况下重新启动主核412及副核414的流程。以下即搭配多核处理器***40的各项元件说明此方法的详细步骤。
首先，由第一中断控制器436接收***设备发出的中断请求，并通知电源管理单元42(步骤S502)。其中，第一中断控制器436在接收到中断请求后例如会保留此中断请求一段时间而不送到多核处理器41，直到多核处理器41的主核412恢复至正常运作为止。
电源管理单元42在接收到第一中断控制器436的通知后，即将主核412重新启动(re-enable)(步骤S504)。待主核412重新启动之后，第一中断控制器436即会将中断请求传送至多核处理器41中的第二中断控制器416(步骤S506)，而由第二中断控制器416通知主核412服务中断请求(步骤S508)。
类似于图3的流程，在主核412重新启动之后，控制模块43的处理器调整单元434即会自动取得多核处理器41于执行阶段的工作负载，而据以调整主核412或副核414的操作频率，或是将主核412或副核414唤醒或关闭，借以达到省电的功效。
综上所述，本发明的多核处理器***及其动态电源管理方法与控制装置提供处理器执行阶段的多个电源管理模式，而可在执行阶段下，根据处理器的工作负载以及总线主控状态动态调整多核处理器中主核或副核的操作频率，并适时将主核或副核关闭，而可达到省电功效。此外，在主核或副核均关闭的情况下，本发明还利用一个向量中断控制器来执行入场(gating)中断机制，而提供在执行阶段将主核或副核恢复的功能。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (15)

1.一种多核处理器***的动态电源管理方法，其特征在于，适用于应用一多核处理器的一处理器***，该多核处理器包括一主核及至少一副核，该方法包括下列步骤：
取得该多核处理器于一执行阶段的一工作负载；
根据该工作负载与该至少一副核的一工作状态，分别对该至少一副核执行一热插拔操作，其中该热插拔操作包含热拔出步骤或热***步骤，在对该至少一副核执行热拔出步骤时，该主核尚未执行热拔出步骤；
监测一总线主控状态以及该至少一副核的工作状态，据以判断是否关闭该主核，其中该总线主控状态为多个总线装置反映出该总线是否闲置的状态；以及
当该总线主控状态为一闲置状态以及该至少一副核皆已被热拔出时，关闭该主核，
其中，对该主核或者该至少一副核执行该热插拔操作，以对该主核或者该至少一副核进行不同电源状态的运作。
2.根据权利要求1所述的多核处理器***的动态电源管理方法，其特征在于，上述热拔出步骤包括：
判断该工作负载是否低于一下限值与该至少一副核的该工作状态；以及
若该工作负载低于该下限值以及该工作状态为工作，对该至少一副核执行一热拔出操作，以及
其中上述热***步骤还包括：
判断该工作负载是否高于一上限值与该至少一副核的该工作状态；以及
若该工作负载高于该上限值以及该工作状态为非工作，对该至少一副核执行一热***操作。
3.根据权利要求1所述的多核处理器***的动态电源管理方法，其特征在于，上述热拔出步骤还包括根据该工作负载调降该主核及该至少一副核的一处理器频率至一最低频率。
4.根据权利要求1所述的多核处理器***的动态电源管理方法，其特征在于，在关闭该主核的步骤之后，还包括：
利用一第一中断控制器接收多个***设备发出的一中断请求，并通知一电源管理单元；
该电源管理单元重新启动该主核；
该第一中断控制器传送该中断请求至该多核处理器中的一第二中断控制器；以及
该第二中断控制器通知该主核服务该中断请求。
5.根据权利要求4所述的多核处理器***的动态电源管理方法，其特征在于，该第一中断控制器为一向量中断控制器，而该第二中断控制器为一通用中断控制器。
6.一种多核处理器***，其特征在于，包括：
一多核处理器，包括一主核及至少一副核；
一电源管理单元，耦接该主核及该至少一副核；
一电源管理暂存器，记录一总线主控状态，其中该总线主控状态为多个总线装置反映出该总线是否闲置的状态；
一处理器调整单元，取得该多核处理器于一执行阶段的一工作负载以及各所述副核的一工作状态，据以判断是否分别对该至少一副核执行一热插拔操作并对应输出一调整通知；以及
一处理器热插拔单元，接收该调整通知，据以控制该电源管理单元分别对该至少一副核执行一热插拔操作，其中该热插拔操作包含热拔出步骤或热***步骤，在对该至少一副核执行热拔出步骤时，该主核尚未执行热拔出步骤，
其中，该处理器调整单元在判断该总线主控状态为一闲置状态以及该至少一副核皆已被热拔出时，决定关闭该主核，并且，该处理器热插拔单元对该主核或者该至少一副核执行该热插拔操作，以对该主核或者该至少一副核进行不同电源状态的运作。
7.根据权利要求6所述的多核处理器***，其特征在于，该处理器调整单元还包括在该工作负载低于一下限值以及该工作状态为工作时，通知该处理器热插拔单元逐一对该至少一副核执行一热拔出操作。
8.根据权利要求6所述的多核处理器***，其特征在于，该处理器调整单元还包括根据该工作负载调降该主核及该至少一副核的一处理器频率至一最低频率。
9.根据权利要求6所述的多核处理器***，其特征在于，该处理器调整单元还包括在该工作负载高于一上限值以及该工作状态为非工作时，通知该处理器热插拔单元对该至少一副核执行一热***操作。
10.根据权利要求6所述的多核处理器***，其特征在于，还包括：
多个装置状态暂存器，分别记录所述总线装置反映的装置状态；以及
一逻辑电路，耦接所述装置状态暂存器及该电源管理暂存器，整合所述装置状态为该总线主控状态，并记录该总线主控状态于该电源管理暂存器。
11.根据权利要求6所述的多核处理器***，其特征在于，还包括：
一第一中断控制器，耦接该电源管理单元，接收该总线上的***设备发出的一中断请求，据以通知该电源管理单元重新启动该主核。
12.根据权利要求11所述的多核处理器***，其特征在于，该第一中断控制器耦接至该多核处理器中的一第二中断控制器，在该主核重新启动后，该第一中断控制器传送该中断请求至该第二中断控制器，由该第二中断控制器通知该主核服务该中断请求。
13.根据权利要求12所述的多核处理器***，其特征在于，该第一中断控制器为一向量中断控制器，而该第二中断控制器为一通用中断控制器。
14.根据权利要求6所述的多核处理器***，其特征在于，该多核处理器***为一***级芯片。
15.一种多核处理器***的控制装置，其特征在于，该多核处理器***包括一多核处理器及一电源管理单元，该多核处理器包括一主核及至少一副核，该电源管理单元耦接该主核及该至少一副核，该控制装置包括：
一电源管理暂存器，记录一总线主控状态，其中该总线主控状态为多个总线装置反映出该总线是否闲置的状态；
一处理器调整单元，取得该多核处理器于一执行阶段的一工作负载以及该至少一副核的一工作状态，据以判断是否分别对该至少一副核执行一热插拔操作并对应输出一调整通知；以及
一处理器热插拔单元，接收该调整通知，据以控制该电源管理单元分别对该至少一副核执行一热插拔操作，其中该热插拔操作包含热拔出步骤或热***步骤，在对该至少一副核执行热拔出步骤时，该主核尚未执行热拔出步骤，
其中，该处理器调整单元在判断该总线主控状态为一闲置状态以及该至少一副核皆已被热拔出时，决定关闭该主核，并且，该处理器热插拔单元对该主核或者该至少一副核执行该热插拔操作，以对该主核或者该至少一副核进行不同电源状态的运作。
CN201210003639.6A 2012-01-06 2012-01-06 多核处理器***及其动态电源管理方法与控制装置 Active CN102566739B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210003639.6A CN102566739B (zh) 2012-01-06 2012-01-06 多核处理器***及其动态电源管理方法与控制装置
TW101105081A TWI443504B (zh) 2012-01-06 2012-02-16 多核心處理器系統及其動態電源管理方法與控制裝置
US13/567,098 US8977880B2 (en) 2012-01-06 2012-08-06 Method for managing power supply of multi-core processor system involves powering off main and slave cores when master bus is in idle state

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210003639.6A CN102566739B (zh) 2012-01-06 2012-01-06 多核处理器***及其动态电源管理方法与控制装置

Publications (2)

Publication Number Publication Date
CN102566739A CN102566739A (zh) 2012-07-11
CN102566739B true CN102566739B (zh) 2014-11-26

Family

ID=46412326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210003639.6A Active CN102566739B (zh) 2012-01-06 2012-01-06 多核处理器***及其动态电源管理方法与控制装置

Country Status (3)

Country Link
US (1) US8977880B2 (zh)
CN (1) CN102566739B (zh)
TW (1) TWI443504B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222321A (ja) * 2012-04-17 2013-10-28 Sony Corp メモリ制御装置、メモリ制御方法、情報処理装置、およびプログラム
CN103415823B (zh) 2012-08-30 2016-05-25 华为终端有限公司 一种控制中央处理器的方法和装置
WO2014032254A1 (zh) * 2012-08-30 2014-03-06 华为终端有限公司 一种控制中央处理器的方法和装置
US9383806B2 (en) * 2013-04-17 2016-07-05 Apple Inc. Multi-core processor instruction throttling
CN104661016A (zh) * 2013-11-20 2015-05-27 扬智科技股份有限公司 侦测方法及其电子装置
CN103631736B (zh) * 2013-11-27 2016-08-17 华为技术有限公司 设备资源控制方法和装置
CN104731740B (zh) * 2013-12-23 2017-11-10 联芯科技有限公司 终端中多核处理器热插拔控制方法和装置
US9606605B2 (en) 2014-03-07 2017-03-28 Apple Inc. Dynamic voltage margin recovery
TWI602125B (zh) 2014-04-17 2017-10-11 國立臺灣大學 資源分配方法
KR102169692B1 (ko) * 2014-07-08 2020-10-26 삼성전자주식회사 멀티-코어 프로세서를 포함하는 시스템 온 칩 및 그것의 동적 전력 관리 방법
WO2016018212A1 (en) * 2014-07-28 2016-02-04 Hewlett-Packard Development Company, L.P. Multi-core processor including a master core and slave cores
US10234932B2 (en) 2015-07-22 2019-03-19 Futurewei Technologies, Inc. Method and apparatus for a multiple-processor system
US20170147355A1 (en) * 2015-11-24 2017-05-25 Le Holdings (Beijing) Co., Ltd. Method and system for accelerating intelligent terminal boot speed
US10365700B2 (en) 2015-11-27 2019-07-30 Samsung Electronics Co., Ltd. System and method of managing context-aware resource hotplug
CN105892615A (zh) * 2015-12-22 2016-08-24 乐视移动智能信息技术（北京）有限公司 一种处理器负载收集方法及装置
US20170212575A1 (en) * 2016-01-21 2017-07-27 Mediatek Inc. Power budget allocation method and apparatus for generating power management output according to system setting of multi-core processor system and target power budget
CN107885585A (zh) * 2016-09-30 2018-04-06 罗伯特·博世有限公司 一种在多核电子控制单元中的动态任务调度器
CN108063778B (zh) * 2016-11-07 2021-11-16 台达电子工业股份有限公司 电源分配单元及其所适用的电源管理***
TWI635383B (zh) * 2016-12-30 2018-09-11 技嘉科技股份有限公司 記憶體時脈頻率調整方法、主機板及計算機操作系統
US11157064B2 (en) 2017-09-28 2021-10-26 Intel Corporation Techniques to dynamically enable and disable accelerator devices in compute environments
US20190101969A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Control Blocks for Processor Power Management
CN111077976B (zh) * 2018-10-18 2021-07-20 珠海全志科技股份有限公司 多核心处理器的空闲状态低功耗模式实现方法和处理器
US11766975B2 (en) * 2019-07-17 2023-09-26 Marvell Asia Pte, Ltd. Managing power in an integrated circuit for high-speed activation
TWI735928B (zh) * 2019-08-02 2021-08-11 新唐科技股份有限公司 控制裝置及調整方法
TWI722521B (zh) * 2019-08-02 2021-03-21 新唐科技股份有限公司 控制裝置及調整方法
CN110716756B (zh) * 2019-10-15 2023-03-14 上海兆芯集成电路有限公司 多晶粒的多核计算机平台及其开机方法
FR3109227B1 (fr) * 2020-04-14 2022-05-06 St Microelectronics Alps Sas Contrôleur d’interruption et procédé de gestion d’un tel contrôleur
CN112000216B (zh) * 2020-09-02 2022-08-23 展讯通信（上海）有限公司 ***级芯片及其工作模式管理方法、智能穿戴设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1619467A (zh) * 2004-12-09 2005-05-25 威盛电子股份有限公司 计算机***及电源管理状态切换方法
US6990594B2 (en) * 2001-05-02 2006-01-24 Portalplayer, Inc. Dynamic power management of devices in computer system by selecting clock generator output based on a current state and programmable policies
CN101414268A (zh) * 2007-10-15 2009-04-22 南京大学 一种在ARM MPCore处理器上管理处理器热插拔的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737615A (en) * 1995-04-12 1998-04-07 Intel Corporation Microprocessor power control in a multiprocessor computer system
JPH11184554A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
US6711691B1 (en) * 1999-05-13 2004-03-23 Apple Computer, Inc. Power management for computer systems
US6901522B2 (en) * 2001-06-07 2005-05-31 Intel Corporation System and method for reducing power consumption in multiprocessor system
US7134031B2 (en) * 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
TWI247218B (en) 2004-11-24 2006-01-11 Via Tech Inc Computer system and power state switching method thereof
CN101403982B (zh) * 2008-11-03 2011-07-20 华为技术有限公司 一种多核处理器的任务分配方法和***
US8782451B2 (en) * 2010-12-22 2014-07-15 Via Technologies, Inc. Power state synchronization in a multi-core processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6990594B2 (en) * 2001-05-02 2006-01-24 Portalplayer, Inc. Dynamic power management of devices in computer system by selecting clock generator output based on a current state and programmable policies
CN1619467A (zh) * 2004-12-09 2005-05-25 威盛电子股份有限公司 计算机***及电源管理状态切换方法
CN101414268A (zh) * 2007-10-15 2009-04-22 南京大学 一种在ARM MPCore处理器上管理处理器热插拔的方法

Also Published As

Publication number Publication date
TW201329686A (zh) 2013-07-16
US8977880B2 (en) 2015-03-10
TWI443504B (zh) 2014-07-01
CN102566739A (zh) 2012-07-11
US20130179710A1 (en) 2013-07-11

Similar Documents

Publication Publication Date Title
CN102566739B (zh) 多核处理器***及其动态电源管理方法与控制装置
CN106155265B (zh) 有功率效率的处理器体系结构
US8788861B2 (en) Connected standby sleep state for increased power savings
TWI438615B (zh) 電源管理方法及相關裝置
US20090172434A1 (en) Latency based platform coordination
CN105183128A (zh) 强制处理器进入低功率状态
GB2512492A (en) Platform agnostic power management
US11762450B2 (en) USB Type-C subsystem power management
KR102060431B1 (ko) 멀티 코어 시스템의 전력 관리 장치 및 방법
US9323307B2 (en) Active display processor sleep state
JP2023047293A (ja) 決定論的省電力状態を達成するための装置及び方法
WO2015135468A1 (en) Systems and methods for messaging-based fine granularity system-on-a-chip power gating
CN102768571A (zh) 基于pcm的数据中心的节能方法
US10860083B2 (en) System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
US20220197364A1 (en) Power management for universal serial bus (usb) type-c port
CN102103403A (zh) 电源管理方法及应用此方法的计算机***
US20240061492A1 (en) Processor performing dynamic voltage and frequency scaling, electronic device including the same, and method of operating the same
US20230280809A1 (en) Method and apparatus to control power supply rails during platform low power events for enhanced usb-c user experience
CN101281420B (zh) 高级配置与电源接口的操作方法及其计算机***
TWI395096B (zh) 電源管理方法及其相關晶片組及電腦系統
US20160216756A1 (en) Power management in computing devices
GB2537300A (en) Power efficient processor architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant