CN102543853A - 冗余金属填充方法和集成电路版图结构 - Google Patents

Abstract

本发明提供了一种冗余金属填充方法，在需要填充冗余金属的区域填充若干个冗余金属，所述若干个冗余金属中，包括第一冗余金属和第二冗余金属，每个第一冗余金属的填充面积大于每个第二冗余金属的填充面积，所述第二冗余金属位于所述第一冗余金属与所述区域的互连线之间。相应地，本发明还提供一种集成电路版图结构。采用本发明的填充冗余金属方法，实现集成电路版图厚度一致性的同时降低了集成电路互连线间电容的增加，能够确保芯片的功能不会因为冗余金属的引入而遭到破坏。在需要填充冗余金属的区域中填充面积大小不同的冗余金属，减少了冗余金属填充数量，能够降低其他运算数据量。

Description

冗余金属填充方法和集成电路版图结构

技术领域

本发明涉及集成电路制造和电子设计自动化领域，具体涉及对集成电路版图进行冗余金属填充的方法和集成电路版图结构。

背景技术

在集成电路(Integrated Circuit，IC)制造过程中，金属、电介质和其他材料被采用如物理气相沉积、化学气相沉积在内的各种方法制作在硅片的表面，形成包括电子元件和元件之间的金属互连线的金属结构层，每层金属结构层之间用多个金属填充的通孔相连，使集成电路具有很高的复杂性和电路密度。在每一层金属结构层的制造中，为了保证金属结构层表面的平整度，通常使用化学机械抛光(Chemical Mechanical Polishing，CMP)工艺，借助抛光液的化学腐蚀作用以及超微粒子的研磨作用来平坦化金属和介质层表面。

当集成电路工艺节点降低到90nm以下，尤其到65nm和45nm以下时，CMP过程之后的表面平整度对底层金属形貌的依赖问题凸显出来，由于底层金属形貌不同而产生的高度变化可大于30％。同时CMP工艺还带来金属和介质层表面形貌变化的问题，形成金属碟形和介质层侵蚀，这些问题也与集成电路版图中金属互连线宽和线间距有关。为了尽可能减少版图在CMP过程中各层电路表面平整度对底层金属形貌的依赖，目前通用的方法是在CMP过程之前，在集成电路版图上的一些区域，例如在互连线密度较小的区域与互连线相距一定距离填充冗余金属，提高各层金属结构层在CMP过程后表面平整度。集成电路代工厂现有的冗余金属填充方法是在所有的区域内按照同一种填充模式进行填充，即每个区域填充多个具有同样的形状、大小和间距的冗余金属。

在集成电路填充冗余金属，由于金属互连线间加入了多余的金属，使互连线间的电容增加。互连线间电容的增加会影响集成电路的信号完整性(SignalIntegrity，SI)，进而导致集成电路的功能错误。随着集成电路工艺节点的不断减小，电路中的电子元件越来越精细，冗余金属的填充对互连线间电容的影响不容忽视。如何在实际电路中有针对性地进行冗余金属填充，使得集成电路在CMP过程后的厚度尽可能一致，并且将互连线间电容的增加量控制在可以接受的范围内成了一个关键的问题。而现有的目前通用的在每个区域填充多个具有同样的形状、大小和间距的冗余金属方法，只考虑CMP过程后的厚度一致性，没有考虑互连线间电容的增加。申请人在研究过程中发现，采用目前通用的冗余金属填充方法，使互连线间电容增量可以达到极大的百分比，不能很好地满足互连线间电容的增量尽可能小的要求。

发明内容

为了解决集成电路填充冗余金属后互连线间电容增量过大的问题，本发明提出了一种在不同区域填充不同面积的冗余金属的方法。

为了达到上述目的，本发明提供一种冗余金属填充方法，包括步骤：

提供待填充集成电路版图，所述集成电路版图包括至少一个金属结构层；

根据每个所述金属结构层的图形确定需要填充冗余金属的区域，所述区域分布有互连线；

在所述区域填充若干个冗余金属，所述若干个冗余金属中，包括第一冗余金属和第二冗余金属，每个所述第一冗余金属的填充面积大于每个所述第二冗余金属的填充面积，所述第二冗余金属位于所述第一冗余金属与所述互连线之间。

相应地，本发明还提供一种集成电路版图结构，包括至少一个金属结构层和若干个冗余金属，其中，

所述金属结构层中包括需要填充冗余金属的区域，所述区域包括互连线；

所述若干个冗余金属位于所述区域内，所述若干个冗余金属中包括第一冗余金属和第二冗余金属，每个所述第一冗余金属的填充面积大于每个所述第二冗余金属的填充面积，所述第二冗余金属位于所述第一冗余金属与所述互连线之间。

与现有技术相比，本发明具有下列优点：

本发明提出了一种冗余金属填充方法，该方法的技术方案是在需要填充冗余金属的区域中填充若干个冗余金属，其中，靠近互连线的冗余金属的填充面积小于远离同一互连线的冗余金属的填充面积。与现有技术相比，采用本发明的填充冗余金属方法，实现集成电路版图厚度一致性的同时降低了集成电路互连线间电容的增加。在采用本方法制造的集成电路芯片，在确保芯片平坦性的同时能够确保芯片的功能不会因为冗余金属的引入而遭到破坏。

另外，本发明的方法在需要填充冗余金属的区域中填充面积大小不同的冗余金属，减少了冗余金属填充数量。现有填充冗余金属方法中需要填充大量冗余金属，使得掩膜数据量过大，增加了运算负担。与现有技术相比，本发明的方法的运算负担较小。

附图说明

通过附图所示，本发明的上述及其他目的更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按照实际大小等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为本发明冗余金属填充方法的流程图；

图2为本发明实施例中需要填充冗余金属的区域示意图；

图3为本发明实施例中填充冗余金属示意图；

图4为与互连线距离较近位置填充正方形冗余金属示意图；

图5为与互连线距离较远位置填充长方形冗余金属示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图中的互连线和填充金属的示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。在平面图中，正方形冗余金属是指冗余金属填充占据的区域为正方形，长方形冗余金属是指冗余金属填充占据的区域为长方形。在实际集成电路制造完成后，冗余金属填充的空间为立体空间，冗余金属的截面为正方形或长方形。

集成电路代工厂现有的冗余金属填充方法是在所有的区域内按照同一种填充模式进行填充，即每个区域填充多个具有同样的形状、大小和间距的冗余金属。申请人在研究过程中发现，目前通用的冗余金属方法填充后互连线间电容增量过大，有时可以达到极大的百分比，不能很好地满足集成电路在CMP过程后的厚度尽可能一致并且互连线间电容的增量尽可能小的要求。

为了解决集成电路填充冗余金属后互连线间电容增量过大的问题，本发明提出了一种冗余金属填充方法，该方法的技术方案是在需要填充冗余金属的区域中填充若干个冗余金属，其中，靠近互连线的冗余金属的填充面积小于远离同一互连线的冗余金属的填充面积。与现有技术相比，采用本发明的填充冗余金属方法，实现集成电路版图厚度一致性的同时降低了集成电路互连线间电容的增加。在采用本方法制造的集成电路芯片，在确保芯片平坦性的同时能够确保芯片的功能不会因为冗余金属的引入而遭到破坏。

另外，本发明的方法在需要填充冗余金属的区域中填充面积大小不同的冗余金属，减少了冗余金属填充数量。现有填充冗余金属方法中需要填充大量冗余金属，使得掩膜数据量过大，增加了运算负担。与现有技术相比，本发明的方法的运算负担较小。

本发明的冗余金属填充方法的具体流程见图1，包括步骤：

步骤S1，提供待填充集成电路版图，所述集成电路版图包括至少一个金属结构层。

待填充集成电路版图可以包括一个或多个金属结构层，每个金属结构层中包括电子元件和元件之间的金属互连线。待填充集成电路版图可以为以电子设计自动化文件格式提供的版图，特别是以GDS格式提供的版图。

步骤S2，根据每个所述金属结构层的图形确定需要填充冗余金属的区域，所述区域分布有互连线。

为了保证集成电路版图的每层金属结构层在CMP过程后表面的平整度，在待填充集成电路版图的每层金属结构层的图形上确定需要填充冗余金属的区域。待填充冗余金属的区域通常为互连线密度较低的区域，或者是CMP模拟工具等模拟工具的模拟结果为出现金属碟形、介质层侵蚀或表面高度差较大的热点区域等。

确定出的需要填充冗余金属的区域中部可以分布有互连线，也可以在边缘分布有一个互连线或多个互连线。

实际中，确定需要填充冗余金属的区域有多种方法，可以根据集成电路版图的互连线密度确定，也可以根据集成电路版图的CMP工艺后互连线的厚度差确定，或者可以根据集成电路代工厂的设计规则确定。

步骤S3，在所述区域填充若干个冗余金属，所述若干个冗余金属中，至少包括一个第一冗余金属和第二冗余金属，每个所述第一冗余金属的填充面积大于每个所述第二冗余金属的填充面积，所述第二冗余金属位于所述第一冗余金属与所述互连线之间。

为了保证集成电路版图的每层金属结构层在CMP过程后表面的平整度的同时保证互连线间的电容增量较小，在需要填充冗余金属的区域中填充多个冗余金属，其中，在距离互连线距离较远的位置填充面积较大的第一冗余金属，在距离互连线距离较近的位置填充面积较小的第二冗余金属。

下面结合附图以一个实施例详细介绍本发明的冗余金属填充方法：

首先，以GDS格式提供待填充集成电路版图，该集成电路版图包括一个金属结构层。

确定待填充集成电路版图的需要填充冗余金属的区域为互连线的等效厚度与互连线沉积厚度差较大的区域，可以预先给出互连线的等效厚度与互连线沉积厚度差的设定范围，可以优选为互连线的等效厚度与待填充集成电路版图的互连线沉积厚度差大于10％的区域填充冗余金属，确定互连线等效厚度具体过程如下：

首先，将待填充集成电路版图划分为网格，获取每个网格内互连线的等效线宽和等效间距，其中

等效线宽可以采用加权平均的方法计算

$W_{\mathrm{eff}}=\underset{i}{\mathrm{\Σ}}{A}_i{W}_i$

其中，W_eff为等效线宽，W_i为网格中包含的某一互连线线宽，A_i为线宽为W_i的互连线在网格的互连线面积中所占据的面积比例。

等效间距可以采用下式计算如下：

$S_{\mathrm{eff}}=\frac{1-\mathrm{\ρ}}{\mathrm{\ρ}}{W}_{\mathrm{eff}}$

其中，S_eff为等效线间距，ρ为网格中互连线面积占据总面积的比例。

其次，根据集成电路版图的化学机械抛光工艺参数及网格内互连线的等效线宽和等效间距获取所述网格的金属碟形量和介质侵蚀量；

集成电路版图的化学机械抛光工艺参数包括化学机械抛光过程处理时间，互连线金属去除率，介质层去除率等。

金属碟形量D_M可以采用如下计算式计算：

D_M＝D_ss(1-e^-t/τ)

介质侵蚀量E_OX可以采用如下计算式计算：

E_OX＝Y₁t+Y₂D_ss(e^-t/τ-1)

其中，

$Y_1=\frac{r_M{r}_{\mathrm{OX}}}{r_M(1-\mathrm{\ρ})+r_{\mathrm{OX}}\mathrm{\ρ}},$

$Y_2=\frac{r_{\mathrm{OX}}\mathrm{\ρ}}{r_M(1-\mathrm{\ρ})+r_{\mathrm{OX}}\mathrm{\ρ}},$

$\mathrm{\τ}=\frac{d_{\max }(1-\mathrm{\ρ})}{r_M(1-\mathrm{\ρ})+r_{\mathrm{OX}}\mathrm{\ρ}},$

$D_{\mathrm{SS}}=\frac{d_{\max }(r_M-r_{\mathrm{OX}})(1-\mathrm{\ρ})}{r_M(1-\mathrm{\ρ})+r_{\mathrm{OX}}\mathrm{\ρ}},$

d_max＝A×(W_eff)^α×(S_eff)^β

其中，t为CMP过程处理时间，r_M为互连线金属去除率，r_ox为介质层去除率，d_max为互连线金属最大碟形量，A，α，β为拟合参数。

最后，提取网格的互连线等效厚度，网格的互连线等效厚度等于沉积厚度减去金属碟形量再减去介质侵蚀量。其中，沉积厚度为集成电路版图制造时互连线的设计目标厚度。

上述提取网格互连线等效厚度的方法考虑了集成电路版图中电路图形以及底层金属形貌对金属互连线厚度的影响，同时也考虑了可能出现金属碟形和介质层侵蚀对集成电路版图中金属互连线厚度的影响，能够获得更准确的互连线等效厚度。

这样可以得出待填充集成电路版图经过CMP工艺后哪些区域的互连线等效厚度与沉积厚度差较大。

参见图2，为集成电路版图经过CMP过程后根据上述方法确定的互连线的等效厚度与待填充集成电路版图的互连线沉积厚度差较大的一个区域，该区域的边缘包括两个互连线100，该区域的中部即在互连线之间的空间200(虚线框中所示)为填充冗余金属的位置。

本实施例中，在图2所示的区域填充两组不同面积的冗余金属，其中，一组冗余金属为长方形，另一组为正方形，参见图3，其中，第一组6个长方形冗余金属301，每个长方形冗余金属的边长都为长2.4μm宽0.8μm，每个冗余金属的长度方向沿着互连线100的长度方向；第二组24个正方形冗余金属302，每个正方形冗余金属的边长都为0.2μm，正方形冗余金属302与互连线100的最近距离可以为0.14μm至0.35μm。第一组冗余金属基本位于两个互连线的中间，第二组的12个正方形冗余金属位于第一组的冗余金属与一个互连线之间，第二组的另外12个正方形冗余金属位于第一组的冗余金属与另一个互连线之间。

常规的冗余金属填充方法中，在集成电路版图的需要填充冗余金属的区域中，填充多个正方形冗余金属，如每个正方形冗余金属的边长为0.8μm。本发明的方案是与互连线距离较近的位置填充面积较小的冗余金属，为了减少冗余金属填充数量，降低其他运算量，在与互连线距离较远的位置填充面积较大的冗余金属，例如边长为0.2μm的正方形冗余金属填充在与互连线距离较近的位置，长为2.4μm宽为0.8μm的长方形冗余金属填充在与互连线距离较远的位置。为了检验本发明的方法对互连线间电容的影响，申请人对不同区域填充面积不等的冗余金属的互连线间电容进行了测量。参见图4，在与互连线110距离较近的区域210中填充边长相等的正方形冗余金属，分别填充边长为0.8μm和0.2μm正方形，经过CMP等制造工艺后，测量互连线110之间的电容，表1中列出了填充不同边长正方形冗余金属后，产生的介质侵蚀量、金属碟形量和互连线间电容，其中，除填充冗余金属的大小不同外，其他条件均相同。

表1.填充不同边长正方形冗余金属时互连线间电容

从表1中可以看出，在与互连线距离较近的位置填充边长较小的正方形冗余金属，制造集成电路的其他条件均相同，测量得出填充边长为0.2μm的正方形冗余金属时互连线间的电容比填充边长为0.8μm的正方形冗余金属小约35％。

参见图5，在与互连线120之间需要填充冗余金属的空间220中距离互连线较远的区域中填充长方形320冗余金属或正方形冗余金属，经过CMP等制造工艺后，测量互连线120之间的电容，表2中列出了填充长方形或正方形冗余金属后，产生的介质侵蚀量、金属碟形量和互连线间电容，其中，除填充冗余金属的形状不同外，其他条件均相同。

表2.填充不同形状冗余金属时互连线间电容

从表2中可以看出，在与互连线距离较远的位置填充边长为0.8μm的正方形冗余金属或长为2.4μm宽为0.8μm的长方形，制造集成电路的其他条件均相同，测量得出填充长为2.4μm宽为0.8μm的长方形冗余金属时互连线间的电容比填充边长为0.8μm的正方形冗余金属小约4％。

综合表1和表2中的测试结果，本发明选择与互连线距离较近的位置填充边长较小的正方形冗余金属，与互连线距离较远的位置填充边长较大的长方形冗余金属，可以减小互连线间的电容增量，同时还可以减少填充冗余金属的数量，降低掩模等的运算数据量。

本实施例的冗余金属填充在包括2个互连线的区域，多个第二冗余金属填充在第一冗余金属两侧。实际中边缘包括互连线的需要填充冗余金属的区域有多种情况，如果需要填充冗余金属的区域边缘只有1个互连线，则第二冗余金属位于第一冗余金属和互连线之间。

相应地，本发明还提供一种集成电路版图结构，所述集成电路版图结构包括至少一个金属结构层和若干个冗余金属，其中，

所述金属结构层中包括需要填充冗余金属的区域，所述区域包括互连线；

所述若干个冗余金属位于所述区域内，所述若干个冗余金属中包括第一冗余金属和第二冗余金属，每个所述第一冗余金属的填充面积大于每个所述第二冗余金属的填充面积，所述第二冗余金属位于所述第一冗余金属与所述互连线之间。

所述金属结构层为实现集成电路功能的基本结构，包括电子元件和元件之间的金属互连线。所述冗余金属是为了尽可能减少金属结构层在CMP等过程中各层电路表面平整度对底层金属形貌的依赖。

优选地，需要填充冗余金属的区域的边缘分布有多个互连线，在所述区域的中部包括一个所述第一冗余金属和多个面积相等的第二冗余金属，所述第一冗余金属与每个互连线之间都包括所述第二冗余金属。

优选地，需要填充冗余金属的区域的边缘分布有多个互连线，在所述区域的中部包括多个面积相等的所述第一冗余金属和多个面积相等的所述第二冗余金属，每个面积相等的所述第一冗余金属与每个互连线之间都包括所述面积相等的第二冗余金属。

优选地，需要填充冗余金属的区域的边缘分布有一个互连线，在所述区域的中部包括一个所述第一冗余金属和多个面积相等的所述第二冗余金属，所述多个面积相等的第二冗余金属位于所述第一冗余金属与所述一个互连线之间。

优选地，在需要填充冗余金属的区域包括长方形第一冗余金属和/或正方形第二冗余金属。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (10)

1.一种冗余金属填充方法，其特征在于，包括步骤：

提供待填充集成电路版图，所述集成电路版图包括至少一个金属结构层；

根据每个所述金属结构层的图形确定需要填充冗余金属的区域，所述区域分布有互连线；

在所述区域填充若干个冗余金属，所述若干个冗余金属中，包括第一冗余金属和第二冗余金属，每个所述第一冗余金属的填充面积大于每个所述第二冗余金属的填充面积，所述第二冗余金属位于所述第一冗余金属与所述互连线之间。

2.根据权利要求1所述的冗余金属填充方法，其特征在于，所述区域的边缘分布有多个互连线，在所述区域的中部填充一个所述第一冗余金属和多个面积相等的第二冗余金属，所述第一冗余金属与每个互连线之间都包括所述第二冗余金属。

3.根据权利要求1所述的冗余金属填充方法，其特征在于，所述区域的边缘分布有多个互连线，在所述区域的中部填充多个面积相等的所述第一冗余金属和多个面积相等的所述第二冗余金属，每个面积相等的所述第一冗余金属与每个互连线之间都包括所述面积相等的第二冗余金属。

4.根据权利要求1所述的冗余金属填充方法，其特征在于，所述区域的边缘分布有一个互连线，在所述区域的中部填充一个所述第一冗余金属和多个面积相等的所述第二冗余金属，所述多个面积相等的第二冗余金属位于所述第一冗余金属与所述一个互连线之间。

5.根据权利要求1至4任一项所述的冗余金属填充方法，其特征在于，在所述区域填充长方形第一冗余金属和/或正方形第二冗余金属。

6.根据权利要求1至4任一项所述的冗余金属填充方法，其特征在于，所述根据每个所述金属结构层的图形确定互连线等效厚度与沉积厚度差大于设定值的区域为需要填充冗余金属的区域。

7.一种集成电路版图结构，其特征在于，包括至少一个金属结构层和若干个冗余金属，其中，

所述金属结构层中包括需要填充冗余金属的区域，所述区域包括互连线；

所述若干个冗余金属位于所述区域内，所述若干个冗余金属中包括第一冗余金属和第二冗余金属，每个所述第一冗余金属的填充面积大于每个所述第二冗余金属的填充面积，所述第二冗余金属位于所述第一冗余金属与所述互连线之间。

8.根据权利要求7所述的集成电路版图结构，其特征在于，所述区域的边缘分布有多个互连线，在所述区域的中部包括一个所述第一冗余金属和多个面积相等的第二冗余金属，所述第一冗余金属与每个互连线之间都包括所述第二冗余金属。

9.根据权利要求7所述的集成电路版图结构，其特征在于，所述区域的边缘分布有多个互连线，在所述区域的中部包括多个面积相等的所述第一冗余金属和多个面积相等的所述第二冗余金属，每个面积相等的所述第一冗余金属与每个互连线之间都包括所述面积相等的第二冗余金属。

10.根据权利要求7所述的集成电路版图结构，其特征在于，所述区域的边缘分布有一个互连线，在所述区域的中部包括一个所述第一冗余金属和多个面积相等的所述第二冗余金属，所述多个面积相等的第二冗余金属位于所述第一冗余金属与所述一个互连线之间。

Images