CN102495346B - 具有普遍适用性的集成电路芯片测试输出引脚优化方法 - Google Patents
具有普遍适用性的集成电路芯片测试输出引脚优化方法 Download PDFInfo
- Publication number
- CN102495346B CN102495346B CN201110387760.9A CN201110387760A CN102495346B CN 102495346 B CN102495346 B CN 102495346B CN 201110387760 A CN201110387760 A CN 201110387760A CN 102495346 B CN102495346 B CN 102495346B
- Authority
- CN
- China
- Prior art keywords
- pin
- fault
- circuit
- test
- faults
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000005457 optimization Methods 0.000 title claims abstract description 19
- 238000012216 screening Methods 0.000 claims description 10
- 230000005284 excitation Effects 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000007689 inspection Methods 0.000 claims description 5
- 239000000243 solution Substances 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 2
- 238000010998 test method Methods 0.000 abstract description 2
- 230000001939 inductive effect Effects 0.000 abstract 1
- 230000000638 stimulation Effects 0.000 abstract 1
- 101001128814 Pandinus imperator Pandinin-1 Proteins 0.000 description 5
- 101001024685 Pandinus imperator Pandinin-2 Proteins 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
具有普遍适用性的集成电路芯片测试输出引脚优化方法，它涉及***级芯片测试输出引脚优化方法。它为解决现有集成电路芯片测试方法未考虑被测试电路对测试电路结构产生的影响，进而造成测试电路结构复杂，测试电路硬件成本高的问题而提出。所述方法由如下几步骤实现：一：取两个相同的基准电路，并在其中一个注入故障，二：对两个基准电路施加相同的测试激励，三：观察测试响应并分别保存响应数据；四：对得到的测试响应数据进行分析；五：根据已知故障覆盖率的要求对输出引脚进行优化。本发明具有测试电路结构简单，硬件成本低的优点。本发明所述方法可广泛适用于各种组合电路并且通过改进也可以对时序电路进行输出引脚优化。
Description
技术领域
本发明涉及***级芯片测试输出引脚优化方法。
背景技术
过去四十年间，集成电路的发展一直遵循着摩尔定律，即集成电路的规模每隔十八个月将扩大一倍，现在已经进入了深亚微米阶段。随着集成电路的规模和集成度不断提高，芯片的制造成本也随着降低，然而芯片复杂度的提高使得芯片的测试难度越来越大，成本也越来越高。因此如何降低芯片的测试复杂度也就成了人们非常关心的问题。
Chia-Shun Lai和Chin-Long Wey针对自检验电路检验器提出了一种将大的输出功能模块分成若干个较少的输出功能模块，然后用若干个小的检验器来代替原来较大的检验器的方法，这种方法在不对电路性能造成影响的同时降低了对自检验电路检验器的要求，降低了自检验电路检验器的硬件成本；Sudhakar M.Reddy和Irith Pomeranz等人提出了一种新的内建自测试(BIST：Built-In Self-Test)伪随机测试激励发生器，这种激励发生器是利用马尔科夫资源和位固定技术而设计的，实验结果表明在不影响故障覆盖率的情况下，这种方法可以在很大程度上降低测试电路复杂程度，使测试电路的硬件成本大幅降低。但是上述方法均只考虑如何改进测试电路本身的结构，而未考虑被测试电路对测试电路结构产生的影响。
发明内容
本发明为了解决现有集成电路芯片测试方法未考虑被测试电路对测试电路结构产生的影响，进而造成测试电路结构复杂，测试电路硬件成本高的问题，而提出的具有普遍适用性的集成电路芯片测试输出引脚优化方法。
具有普遍适用性的集成电路芯片测试输出引脚优化方法，它由如下步骤实现：
步骤一：在国际标准电路集的基准电路库中取两个相同的基准电路，并在其中一个基准电路中分别注入预先设置好的三种故障，所述预先设置好的故障包括固定0型、固定1型和翻转三个故障类型；
步骤二：对步骤一所述两个基准电路施加相同的测试激励，所述两个基准电路为一个无故障电路和一个注入故障电路；
步骤三：观察所述两个基准电路的测试响应并分别保存响应数据；
步骤四：在三种故障均注入后对得到的测试响应数据进行分析；并根据预先设置的已知的故障覆盖率要求对被测电路的输出引脚进行优化。
本发明通过减少实际测试中被测电路需要被监测的输出引脚个数，使测试电路结构简化，硬件成本降低。本发明所述方法直接对组合电路进行优化，实验结果表明在达到90％的故障覆盖率时输出引脚的个数可以减少为原总数的50％以下；通过对ISCAS电路中的c3540和c1908电路的实验可知，在故障覆盖率为90％时，两种电路需要被监测的引脚数可以降低到原输出引脚总数的50％以下，特别是c3540电路中甚至可以降低到原输出引脚总数的25％以下。本发明所述方法可广泛适用于各种组合电路并且通过改进也可以对时序电路进行输出引脚优化。
附图说明
图1为本发明所述方法步骤一注入故障方式的示意图。
具体实施方式
具体实施方式一：本实施方式所述具有普遍适用性的集成电路芯片测试输出引脚优化方法，它由如下步骤实现：
步骤一：在国际标准电路集的基准电路库中取两个相同的基准电路，并在其中一个基准电路中分别注入预先设置好的三种故障，所述预先设置好的故障包括固定0型、固定1型和翻转三个故障类型；
步骤二：对步骤一所述两个基准电路施加相同的测试激励，所述两个基准电路为一个无故障电路和一个注入故障电路；
步骤三：观察所述两个基准电路的测试响应并分别保存响应数据；
步骤四：在三种故障均注入后对得到的测试响应数据进行分析；并根据预先设置的已知故障覆盖率的要求对被测电路的输出引脚进行优化。
具体实施方式二：结合图1说明本实施方式，本实施方式与具体实施方式一不同点在于步骤一中注入故障采用二选一多路选择器代替基准电路中的上级门与下级门之间的中间连线的注入方式。其它参量与具体实施方式一相同。
具体实施方式三：本实施方式与具体实施方式一或二不同点在于步骤二中所述的测试激励采用Mintest测试集。其它参量与具体实施方式一或二相同。
具体实施方式四：本实施方式与具体实施方式三不同点在于步骤三中观察所述两个基准电路的测试响应并分别保存响应数据的过程由如下步骤实现：
步骤三一：将两个基准电路中每对相对应的输出引脚连接在一个比较器的两个输入端；
步骤三二：步骤三一中的每个比较器输出端均各自连接一个存储器；
步骤三三：每个比较器判断其两个输入信号是否相同，如相同，则该比较器输出0，并在存储器中存入0；如不同，则该比较器输出1，并在存储器中存入1。
其它参量与具体实施方式三相同。
具体实施方式五：本实施方式与具体实施方式一、二或四不同点在于步骤四所述在三种故障均注入后对得到的测试响应数据进行分析，并根据预先设置的已知故障覆盖率的要求对被测电路的输出引脚进行优化的过程，由如下步骤实现：
步骤四一：以注入的故障为列，以被测电路的输出引脚作为行来设置输出引脚和注入故障之间的关系表；
步骤四二：求解故障覆盖率，所述故障覆盖率求解公式如下：
式中参数Total faults代表在注入的所有的故障，参数Detectable faults为对电路的正常运行造成影响的故障；还有一部分故障对电路的正常运行不会造成影响或并不需要计算的故障，而参数Fault coverage表述的即为上述故障的故障覆盖率；参数Selected-Detectablefaults表示对电路的正常运行造成影响并且被检测出来的故障；参数Selected coverage是需要计算的故障；
检查与各个输出引脚相连的存储器中1的数量，选取存储1的数量最多的存储器对应的输出引脚作为第一已选引脚1，所述第一已选引脚1为能检测最多故障的引脚，即故障覆盖率最高的引脚；
步骤四三：再对剩余的输出引脚进行筛选，筛选的原则是能检测最多的第一已选引脚1所不能检测的故障的引脚；通过筛选后得到输出引脚作为第二已选引脚2；
步骤四四：所述第一已选引脚1和第二已选引脚2能检测的故障数量是否达到预先设定的故障数量，即第一已选引脚1和第二已选引脚2的故障覆盖率是否满足预先设定故障覆盖率的要求，如不满足，则按照第二已选引脚2的筛选原则继续选择第三已选引脚3，所述第三已选引脚3为能检测包含最多第一已选引脚1和第二已选引脚2所不能检测的故障的引脚，并再次判断已选引脚所能检测的故障是否满足故障覆盖率的要求，如不满足，则继续按照上述筛选原则选择第四已选引脚4至第n已选引脚n，直至已选的引脚所能检测的故障满足预先设定故障覆盖率的要求，停止筛选并退出；
步骤四五：仅需对已选引脚进行检测即可满足预先设定的故障覆盖率，完成对集成电路芯片输出引脚的优化。
本发明的原理：在被测电路的所有输出引脚中，各个引脚的故障检测能力存在较大的差异，有些引脚可以检测的故障数较多而其他一些引脚所能检测到的故障数则非常少，所以我们就可以通过对被测电路的输出引脚进行优化得到那些故障检测能力较强的引脚。把这些检测故障能力较强的引脚作为实际中需要被监测的引脚，这就使得测试电路所需要监测的引脚数大大减少。测试电路所需监测引脚数的降低会使得测试电路的复杂度和规模也相应的降低，最终测试电路的硬件成本也就随着测试电路的复杂度和规模的降低而降低。
本文提出了OP法(the OPtimization of output pins)来对被测电路的输出引脚进行优化。当被测电路被监测的输出引脚个数减少时，整个电路的故障覆盖率也会有一定的降低，所以这种方法就是要在硬件成本和故障覆盖率之间达到平衡。通过后文的分析可以发现当故障覆盖率降低为90％时，测试电路的硬件成本将降低50％以上。为了实现对被测电路输出引脚的优化，本文构造出了***的仿真框架，并且同时提出一种快速有效的注入方法和最优的数据处理方法。本发明所述方法注入固定型和翻转两种故障，固定型故障主要是模仿电路中由于物理缺陷所造成的永久性故障，而翻转主要是模仿电路中的瞬态故障。
本文所用到的故障注入方法是将上级门U1与下级门U2之间的中间连线用一个二选一多路选择器代替，如图1所示；上级门U1和下级门U2之间的中间连线被一个多路选取器代替；在实际电路中需要注入大量的故障，例如在ISCAS基准电路c3540中有1669条连线(1647条中间连线和22个输出引脚)，每一条连线都需要用上述的多路选择器代替，如果用手动的方法来将每条连线替换成多路选择器不仅需要很长的时间而且也很容易犯错。本发明提出了一种自动替换的方法，将ISCAS基准电路在软件程序运行中自动将这些连线替换为多路选择器；
将两个基准电路中每对相对应的输出引脚连接在一个比较器的两个输入端；每个比较器均各自连接一个存储器；判断对于每一个测试激励所述两个基准电路的输出响应，如相同，则在存储器中存入0；如不同，则在存储器中存入1。以注入的故障为列，以被测电路的输出引脚作为行来设置输出引脚和注入故障之间的关系表；关系表是一个二维矩阵，它反映出了注入的所有故障和各个输出引脚之间的关系。关系表的构建利用了故障仿真实验中的存储器，将每个存储器中储存的数据作为行，而将各个故障作为列，表一仅为本申请所述方法一个示意图，表一中一共包括了9个注入故障和6个输出引脚，所述6个输出引脚我们预先按照从左上至右下横排依次定义为引脚1至引脚6，即为表中的Pin1至Pin6。如上文所讲，表中的1代表这个故障可以被监测出来，而0则代表这个故障不可以被检测出来。例如，表中的第二行第二列为0则表明引脚2不能检测出注入的第二个故障，而第二行第三列为1则表明引脚2可以将第三个注入的故障检测出来。
表一
| F1 | F2 | F3 | F4 | F5 | F6 | F7 | F8 | F9 | |
| Pin1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| Pin2 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 |
| Pin3 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 |
| Pin4 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 |
| Pin5 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| Pin6 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
在传统的故障覆盖率求解方法中存在着这么一些引脚，它们本身检测故障能力较强，但是它们所能检测的故障又大部分或者全部可以被那些检测能力更强的引脚所检测，例如表一中的引脚2。因此，为了求得故障覆盖率的最优解我们需要对输出引脚和注入故障的关系表进行优化，优化以后的结果如以下各表所示。
表二：经过第一次优化后形成的表
| F1 | F2 | F3 | F4 | F5 | F6 | F7 | F8 | F9 | |
| Pin1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| Pin2 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| Pin3 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| Pin4 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Pin5 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| Pin6 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
表三：经过第二次优化形成的表
| F1 | F2 | F3 | F4 | F5 | F6 | F7 | F8 | F9 | |
| Pin1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| Pin2 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Pin3 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Pin4 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Pin5 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| Pin6 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
表四：最后的优化结果
| F1 | F2 | F3 | F4 | F5 | F6 | F7 | F8 | F9 | |
| Pin1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| Pin2 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Pin3 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Pin4 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Pin5 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| Pin6 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
在表四中，第一已选引脚1对各个注入故障的检测情况被保存下来，因为第一已选引脚1可以检测最多故障，无论是采用任何一种优化算法，第一已选引脚1都是必须要被选取的输出引脚。优化算法的步骤如下：(1)、选取引脚能检测最多故障的引脚。例如表一的引脚1，表中一共注入了9个故障，而引脚1可以检测出其中的6个，有3个故障不能检测出来，这3个故障分别是F2、F5和F8，此时可以达到的故障覆盖率为66.67％。(2)、引脚1选取以后再选出能检测包含最多引脚1不能检测的故障的引脚，并检查选择这两个引脚时所能达到的故障覆盖率是否满足要求。例如在表一中，在3个引脚1不能检测的故障中，引脚2、3、6分别可以检测出其中1个，引脚4不能检测出其中的任何一个而引脚5却可以检测其中的2个，所以应该选择引脚5作为被监测的引脚。在选择引脚5以后，将引脚1和引脚5可以检测的故障合并，此时发现同时监测引脚1和引脚5可以检测出8个故障，只有F8不能别检测出来，此时达到的故障覆盖率为88.89％。检查此时所能达到的故障覆盖率是否满足要求的故障覆盖率，如果满足故障覆盖率的要求则选择引脚1和引脚5作为实际中被监测的引脚。(3)、如果在第(2)步中不能满足故障覆盖率的要求则继续选择能检测出包含最多已选引脚不能检测的故障的引脚，并检查此时是否满足故障覆盖率的要求，如满足则退出并选择这些已经被选择的引脚，如不满足这重复(3)。例如在表一中引脚1和引脚5不能检测的故障中只有引脚6可以检测，检查选取这3个引脚时所能达到的故障覆盖率是否满足要求，如果满足则选择引脚1、5、6，如果不满足则重复选取直到满足故障覆盖率的条件为止。
对本发明所述优化方法的验证：假如需要监测的输出引脚数为N(0＜N＜输出引脚的个数)，那么就将从全部输出引脚中选取N个引脚的所有组合都列出来，然后再选出其中使得故障覆盖率为最大的一种组合。由于穷举法考虑了针对具体N值的每一种组合情况，所以穷举法可以求得最优解。
由于对N(0＜N＜输出引脚的个数)的每一个取值都进行验证需要太长的时间而且当输出引脚个数较多时现在的设备也不支持这种验证方法，所以本发明将对N＝5、N＝8、N＝10、N＝15四种情况进行验证，结果如表五所示。
表五
当选取的引脚个数N＝5、N＝8、N＝10、N＝15时本发明提出的故障覆盖率求解方法可以达到和穷举法相同的故障覆盖率，因此本发明提出的方法是最优的，特别的，当N＝5时，本发明提出的方法和穷举法所选择的引脚完全相同。当选取的引脚数较多时，本发明提出的方法和穷举法的选取结果中有些引脚不一样，原因是对于一些检测能力较弱的引脚，有多种不同的组合可以检测相同的故障数。例如在表一中选择引脚1和引脚2的组合与选择引脚1和引脚3的组合能达到的故障覆盖率是相同的。因此达到相同的故障覆盖率可以有多种不同的组合。综上所述，本发明提出的故障覆盖率求解方法使得输出引脚优化效率最高。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明所提交的权利要求书确定的专利保护范围。
Claims (3)
1.具有普遍适用性的集成电路芯片测试输出引脚优化方法，其特征在于它由如下步骤实现：
步骤一：在国际标准电路集的基准电路库中取两个相同的基准电路，并在其中一个基准电路中分别注入预先设置好的三种故障，所述预先设置好的故障包括固定0型、固定1型和翻转三个故障类型；
步骤二：对步骤一所述两个基准电路施加相同的测试激励，所述两个基准电路为一个无故障电路和一个注入故障电路；
步骤三：观察所述两个基准电路的测试响应并分别保存响应数据；
步骤三由如下步骤实现：
步骤三一：将两个基准电路中每对相对应的输出引脚连接在一个比较器的两个输入端；
步骤三二：步骤三一中的每个比较器输出端均各自连接一个存储器；
步骤三三：每个比较器判断其两个输入信号是否相同，如相同，则该比较器输出0，并在存储器中存入0；如不同，则该比较器输出1，并在存储器中存入1；
步骤四：在三种故障均注入后对得到的测试响应数据进行分析；并根据预先设置的已知故障覆盖率的要求对两个基准电路的输出引脚进行优化；
步骤四由如下步骤实现：
步骤四一：以注入的故障为列，以两个基准电路的输出引脚作为行来设置输出引脚和注入故障之间的关系表；
步骤四二：求解故障覆盖率，所述故障覆盖率求解公式如下：
式中参数Detectable faults为对电路的正常运行造成影响的故障，参数Selected-Detectablefaults表示对电路的正常运行造成影响并且被检测出来的故障；参数Selected coverage是需要计算的故障覆盖率；
检查与各个输出引脚相连的存储器中1的数量，选取存储1的数量最多的存储器对应的输出引脚作为第一已选引脚1，所述第一已选引脚1为能检测最多故障的引脚，即故障覆盖率最高的引脚；
步骤四三：再对剩余的输出引脚进行筛选，筛选的原则是能检测最多的、且第一已选引脚1所不能检测的故障的引脚；通过筛选后得到输出引脚作为第二已选引脚2；
步骤四四：所述第一已选引脚1和第二已选引脚2能检测的故障数量是否达到预先设定的故障数量，即第一已选引脚1和第二已选引脚2的故障覆盖率是否满足预先设定故障覆盖率的要求，如不满足，则按照第二已选引脚2的筛选原则继续选择第三已选引脚3，所述第三已选引脚3为能检测包含最多的、且第一已选引脚1和第二已选引脚2所不能检测的故障的引脚，并再次判断已选引脚的故障覆盖率是否满足预先设定故障覆盖率的要求，如不满足，则继续按照上述筛选原则选择第四已选引脚4至第n已选引脚n，直至已选的引脚的故障覆盖率满足预先设定故障覆盖率的要求，停止筛选并退出；
步骤四五：仅需对已选引脚进行检测即可满足预先设定的故障覆盖率，完成对集成电路芯片输出引脚的优化。
2.根据权利要求1所述的具有普遍适用性的集成电路芯片测试输出引脚优化方法，其特征在于步骤一中注入故障采用二选一多路选择器代替基准电路中的上级门与下级门之间的中间连线的注入方式。
3.根据权利要求1或2所述的具有普遍适用性的集成电路芯片测试输出引脚优化方法，其特征在于步骤二中所述的测试激励采用Mintest测试集。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110387760.9A CN102495346B (zh) | 2011-11-29 | 2011-11-29 | 具有普遍适用性的集成电路芯片测试输出引脚优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110387760.9A CN102495346B (zh) | 2011-11-29 | 2011-11-29 | 具有普遍适用性的集成电路芯片测试输出引脚优化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102495346A CN102495346A (zh) | 2012-06-13 |
| CN102495346B true CN102495346B (zh) | 2014-04-23 |
Family
ID=46187187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110387760.9A Expired - Fee Related CN102495346B (zh) | 2011-11-29 | 2011-11-29 | 具有普遍适用性的集成电路芯片测试输出引脚优化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102495346B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101158706A (zh) * | 2007-11-16 | 2008-04-09 | 哈尔滨工业大学 | 一种大规模集成电路测试数据与测试功耗协同优化的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266741B2 (en) * | 2004-11-19 | 2007-09-04 | Fong Luk | Generation of test vectors for testing electronic circuits taking into account of defect probability |
-
2011
- 2011-11-29 CN CN201110387760.9A patent/CN102495346B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101158706A (zh) * | 2007-11-16 | 2008-04-09 | 哈尔滨工业大学 | 一种大规模集成电路测试数据与测试功耗协同优化的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102495346A (zh) | 2012-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8595574B2 (en) | Enhanced diagnosis with limited failure cycles | |
| US20070038911A1 (en) | Direct logic diagnostics with signature-based fault dictionaries | |
| CN114065677B (zh) | 用于集成电路硬件设计的故障注入测试的方法和*** | |
| US7496816B2 (en) | Isolating the location of defects in scan chains | |
| US7480882B1 (en) | Measuring and predicting VLSI chip reliability and failure | |
| US20080126901A1 (en) | Memory with improved bist | |
| Wang et al. | Machine learning-based volume diagnosis | |
| CN102495357B (zh) | 一种基于比较器响应分析器的输入向量监测并发内建自测试电路 | |
| CN102495346B (zh) | 具有普遍适用性的集成电路芯片测试输出引脚优化方法 | |
| CN103487747A (zh) | 符合边界扫描标准的扫描子链型测试结构及测试方法 | |
| US7093174B2 (en) | Tester channel count reduction using observe logic and pattern generator | |
| Huang | Dynamic learning based scan chain diagnosis | |
| CN106802848B (zh) | 一种寄存器传输级n模冗余验证方法 | |
| US20110270548A1 (en) | Automated verification and estimation of quiescent power supply current | |
| CN102156259B (zh) | 一种集成电路的测试方法及一种集成电路 | |
| US10024914B2 (en) | Diagnosing failure locations of an integrated circuit with logic built-in self-test | |
| Cheng et al. | Enhance profiling-based scan chain diagnosis by pattern masking | |
| US20200166571A1 (en) | Chain Testing And Diagnosis Using Two-Dimensional Scan Architecture | |
| Zou et al. | Speeding up effect-cause defect diagnosis using a small dictionary | |
| Kinra | Towards reducing" functional only" fails for the UltraSPARC/sup TM/microprocessors | |
| Sinanoglu et al. | Diagnosis, modeling and tolerance of scan chain hold-time violations | |
| US6861864B2 (en) | Self-timed reliability and yield vehicle array | |
| CN108427893A (zh) | 集成电路硬件木马的片内检测电路及其检测方法 | |
| Jafri et al. | Proving the capability of arm IP for functional safety applications | |
| Pomeranz et al. | On the Saturation of $ n $-Detection Test Generation by Different Definitions With Increased $ n$ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140423 |