CN102495284A

CN102495284A - 一种实现频率和时间测量高分辨力的电路

Info

Publication number: CN102495284A
Application number: CN2011104108825A
Authority: CN
Inventors: 印德荣; 吴财喜
Original assignee: JIANGSU LVYANG ELECTRONIC INSTRUMENT GROUP CO Ltd
Current assignee: JIANGSU LVYANG ELECTRONIC INSTRUMENT GROUP CO Ltd
Priority date: 2011-12-12
Filing date: 2011-12-12
Publication date: 2012-06-13

Abstract

本发明公开了一种实现频率和时间测量高分辨力的电路，包括时间及频率测量逻辑电路和高分辨力数字时基电路，高速选通开关和无间隔计数器通过编程直接实现对输入信号的选通、计数和误差检测；所述高分辨力数字时基电路主要由时间内插器组成，时间内插器用于测量和被测信号同步后的闸门到其后第一个计数时钟脉冲间的时间间隔；时间内插器包括时间鉴别器和ΔT时间内插器；时间鉴别器用于识别同步闸门沿到其后第一个100MHz时钟脉冲间的时间差ΔT，ΔT时间内插器提高ΔT测量的分辨力。用大规模高速FPGA，搭建格雷码计数器来实现无间隔测量，采用数字内插技术提高测量精度和分辨力，可实现准实时测量，能使频率的测量分辨力达到1×10^-10。

Description

一种实现频率和时间测量高分辨力的电路

技术领域

本发明涉及一种实现频率和时间测量高分辨力的电路，属于高分辨力实现技术领域。

背景技术

在制造或维修一台电子设备内，各种电子组件的时间周期或频率加以调整。例如，制造一台计算机时，可能需调整重复触发的单稳多谐振荡器或压控振荡器的时间周期，对这类装置的调整，常需要较高的时间精度。随着调制信号应用的广泛，调制频率的升高，测量的精度要求也越来越高，而现有技术在测量期间不能够完全的实现准实时测量，且目前，还没有一种技术能够有效实现频率和时间测量的高分辨力。

发明内容

本发明的目的在于：提供一种测量期间内可以实现准实时测量，能使频率的测量分辨力达到1×10^-10的实现频率和时间测量高分辨力的电路，解决现有技术中不能够有效实现频率和时间测量的高分辨力的技术问题，从而能有效的解决上述现有技术中存在的问题。

本发明目的是通过下述技术方案实现的：一种实现频率和时间测量高分辨力的电路，包括时间及频率测量逻辑电路和高分辨力数字时基电路，所述时间及频率测量逻辑电路主要由高速选通开关、无间隔计数器、数字内插扩展器组成，高速选通开关和无间隔计数器通过编程直接实现对输入信号的选通、计数和误差检测；所述高分辨力数字时基电路主要由时间内插器组成，时间内插器用于测量和被测信号同步后的闸门到其后第一个计数时钟脉冲间的时间间隔；时间内插器包括时间鉴别器和ΔT时间内插器；时间鉴别器用于识别同步闸门沿到其后第一个100MHz时钟脉冲间的时间差ΔT，ΔT时间内插器提高ΔT测量的分辨力。

作为一种优选方案，高速选通开关和无间隔计数器采用ALTERA公司的高速FPGA，搭建高速计数器来实现无间隔测量，两个计数器分别对被测信号和100MHz时钟同时进行循环计数，并检测被测信号和100MHz时钟在计数采样时的时间间隔误差，进行内插扩展。

作为进一步优选方案，高速选通开关和无间隔计数器在100MHz钟频的基础上作等精度计数，测量精度达到1×10^-8/s，同时进行数字内插，生成同步闸门和100MHz钟频之间的相位差脉冲，通过恒流源充放电及A/D变换，进行数字量化，将测量精度提高到1×10^-9/s。

作为进一步优选方案，时间鉴别器所用时间鉴别电路为：触发信号的负沿TR-经由触发器Q1与***工作时钟SysClk进行同步延迟，再由Q2、Q3同步后，增加两个时钟周期，然后与先期到达与门的触发信号的正沿TR+进行与运算，产生宽度在2～3***时钟周期的脉冲信号TInp，TInp信号携带了需要进行时间扩展的ΔT信号，其中增加的两个时钟周期用于克服时间扩展电路的非线性。

实现本发明的原理如下：

用大规模高速FPGA，搭建格雷码计数器来实现无间隔测量：让两个计数器分别对被测信号和100MHz时钟同时进行循环计数，并检测被测信号和100MHz时钟在计数采样时的相差，进行内插扩展。

采用数字内插技术提高测量精度和分辨力：采用精密的恒流源，通过高速开关在内插脉冲期间对精密电容进行充电，再用带采样保持电路的高速A/D变换电路，将这一瞬时电压转换成数字信号，以实现瞬时相位的数字化，采用8位A/D即可得到1/256的量化误差，分辨力可达40ps。

100MHz的时钟频率，内插两个钟后的脉宽≤30ns，采用100MSPS的ADC，转换时间、存储时间≤100ns，这样，前后沿的内插、ADC的总时间小于300ns，用此速度，可实现1MHz的采样频率，对于重复频率低于1MHz的捷变频脉冲调制信号，在测量期间内可以实现准实时测量。

与现有技术相比，本发明具有如下有益效果：用大规模高速FPGA，搭建格雷码计数器来实现无间隔测量，采用数字内插技术提高测量精度和分辨力，在测量期间内可以实现准实时测量，能使频率的测量分辨力达到1×10^-10。

附图说明

图1是本发明频率及时间测量的逻辑框图；

图2是本发明时间鉴别器的时间鉴别电路；

图3是本发明时间电压转换与测量电路。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了相互排斥的特质和/或步骤以外，均可以以任何方式组合，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换，即，除非特别叙述，每个特征之一系列等效或类似特征中的一个实施例而已。

图1示出了本发明实施例提供的实现频率和时间测量高分辨力的电路，为了便于说明，仅示出了与本发明实施例相关的部分。

实施例1

如图1-3所示，实现频率和时间测量高分辨力的电路包括时间及频率测量逻辑电路和高分辨力数字时基电路，所述时间及频率测量逻辑电路主要由高速选通开关、无间隔计数器、数字内插扩展器组成，高速选通开关和无间隔计数器通过编程直接实现对输入信号的选通、计数和误差检测；所述高分辨力数字时基电路主要由时间内插器组成，时间内插器用于测量和被测信号同步后的闸门到其后第一个计数时钟脉冲间的时间间隔；时间内插器包括时间鉴别器和ΔT时间内插器；时间鉴别器用于识别同步闸门沿到其后第一个100MHz时钟脉冲间的时间差ΔT，ΔT时间内插器提高ΔT测量的分辨力。

高速选通开关和无间隔计数器采用ALTERA公司的高速FPGA，搭建高速计数器来实现无间隔测量，两个计数器分别对被测信号和100MHz时钟同时进行循环计数，并检测被测信号和100MHz时钟在计数采样时的时间间隔误差，进行内插扩展。

高速选通开关和无间隔计数器在100MHz钟频的基础上作等精度计数，测量精度达到1×10^-8/s，同时进行数字内插，生成同步闸门和100MHz钟频之间的相位差脉冲，通过恒流源充放电及A/D变换，进行数字量化，将测量精度提高到1×10^-9/s。

时间鉴别器所用时间鉴别电路为：触发信号的负沿TR-经由触发器Q1与***工作时钟SysClk进行同步延迟，再由Q2、Q3同步后，增加两个时钟周期，然后与先期到达与门的触发信号的正沿TR+进行与运算，产生宽度在2～3***时钟周期的脉冲信号TInp，TInp信号携带了需要进行时间扩展的ΔT信号，其中增加的两个时钟周期用于克服时间扩展电路的非线性。

其实现过程和实现原理如下：

选通开关和无间隔计数器采用ALTERA公司的高速FPGA，通过编程直接实现对输入信号的选通、计数和误差检测。在100MHz钟频的基础上作等精度计数，测量精度达到1×10^-8/s，同时进行数字内插，生成同步闸门和100MHz钟频之间的相位差脉冲，通过恒流源充放电及A/D变换，进行数字量化，将测量精度提高到1×10^-9/s，其原理框图如图1所示。

采用大规模高速FPGA，搭建高速计数器来实现无间隔测量：让两个计数器分别对被测信号和100MHz时钟同时进行循环计数，并检测被测信号和100MHz时钟在计数采样时的时间间隔误差(0～10ns)，进行内插扩展。采用精密的恒流源，通过高速开关在内插脉冲期间对精密电容进行充电，再用高速采样保持电路和A/D变换电路，将这一瞬时电压转换成数字信号，以实现瞬时相位的数字化，采用8位A/D即可得到1/256的量化误差，分辨力可达40ps。

采用100MHz的时钟频率，相差内插两个钟后的脉宽≤30ns，采用100MSPS的ADC，转换时间、存储时间≤100ns，这样，前后沿的内插、ADC的总时间小于300ns，用此速度，可实现1MHz的采样频率，对于重复频率低于1MHz的捷变频脉冲调制信号，在测量期间内可以实现准实时测量。

高分辨力数字时基电路由时间内插器组成。100MHz等精度计数技术能保证测量精度达1×10^-8/s，同时存在±1个钟的误差，时间内插器用于测量和被测信号同步后的闸门到其后第一个计数时钟脉冲间的时间间隔，也就是测量产生误差部分的时间，以提高测量精度，它是高分辨力频率计中的关键技术。这一时间间隔值大小在0～10ns之间，数值是随机的。其实现的电路由“时间鉴别器和ΔT时间内插器”组成。前者用于识别同步闸门沿到其后第一个100MHz时钟脉冲间的时间差ΔT，后者提高ΔT测量的分辨力。

时间鉴别电路的工作原理如图2所示，触发信号的负沿TR-经由触发器Q1与***工作时钟SysClk进行同步延迟，再由Q2、Q3同步后，增加两个时钟周期，然后与先期到达与门的触发信号的正沿TR+进行与运算，产生宽度在2～3***时钟周期的脉冲信号TInp。TInp信号携带了需要进行时间扩展的ΔT信号，其中增加的两个时钟周期用于克服时间扩展电路的非线性。

时间电压转换与测量电路工作原理如图3所示。其中TInp为前级电路鉴别出来的时间脉冲，S1为充电开关，S2为放电开关，I为恒流源，D为二极管，C为充电电容，U1为ADC。

当没有TInp到达时，S1常闭，S2常开，电容C处于未充电状态。当TInp到达时，S1断开，S2仍然保持断开，恒流源经过D向C充电，充电完成后，ADC测量C上代表时间的电压值U，U＝TInp*I；测量完成后，S2闭合，对C放电，放电完成后，S2断开，准备下一次测量。实际电路已在多款存储示波器中运用，采用8位A/D即可得到1/256的量化误差，分辨力可达40ps。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种实现频率和时间测量高分辨力的电路，其特征在于：包括时间及频率测量逻辑电路和高分辨力数字时基电路，所述时间及频率测量逻辑电路主要由高速选通开关、无间隔计数器、数字内插扩展器组成，高速选通开关和无间隔计数器通过编程直接实现对输入信号的选通、计数和误差检测；所述高分辨力数字时基电路主要由时间内插器组成，时间内插器用于测量和被测信号同步后的闸门到其后第一个计数时钟脉冲间的时间间隔；时间内插器包括时间鉴别器和ΔT时间内插器；时间鉴别器用于识别同步闸门沿到其后第一个100MHz时钟脉冲间的时间差ΔT，ΔT时间内插器提高ΔT测量的分辨力。

2.如权利要求1所述的实现频率和时间测量高分辨力的电路，其特征在于：高速选通开关和无间隔计数器采用ALTERA公司的高速FPGA，搭建高速计数器来实现无间隔测量，两个计数器分别对被测信号和100MHz时钟同时进行循环计数，并检测被测信号和100MHz时钟在计数采样时的时间间隔误差，进行内插扩展。

3.如权利要求2所述的实现频率和时间测量高分辨力的电路，其特征在于：高速选通开关和无间隔计数器在100MHz钟频的基础上作等精度计数，测量精度达到1×10^-8/s，同时进行数字内插，生成同步闸门和100MHz钟频之间的相位差脉冲，通过恒流源充放电及A/D变换，进行数字量化，将测量精度提高到1×10^-9/s。

4.如权利要求1所述的实现频率和时间测量高分辨力的电路，其特征在于，时间鉴别器所用时间鉴别电路为：触发信号的负沿TR-经由触发器Q1与***工作时钟SysClk进行同步延迟，再由Q2、Q3同步后，增加两个时钟周期，然后与先期到达与门的触发信号的正沿TR+进行与运算，产生宽度在2～3***时钟周期的脉冲信号TInp，TInp信号携带了需要进行时间扩展的ΔT信号，其中增加的两个时钟周期用于克服时间扩展电路的非线性。