CN102468436A - 一种相变存储器及其制造方法 - Google Patents
一种相变存储器及其制造方法 Download PDFInfo
- Publication number
- CN102468436A CN102468436A CN2010105514836A CN201010551483A CN102468436A CN 102468436 A CN102468436 A CN 102468436A CN 2010105514836 A CN2010105514836 A CN 2010105514836A CN 201010551483 A CN201010551483 A CN 201010551483A CN 102468436 A CN102468436 A CN 102468436A
- Authority
- CN
- China
- Prior art keywords
- hole
- phase
- change material
- layer
- material layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明所提供的相变存储器制造方法包括：提供半导体衬底，所述半导体衬底上形成有层间介质层和位于所述层间介质层内的底部电极；形成覆盖所述层间介质层和底部电极的绝缘介质层和刻蚀停止层；依次刻蚀所述刻蚀停止层和绝缘介质层，形成顶部宽度大于底部宽度的通孔；形成填充满所述通孔的相变材料层。相应地，本发明还提供根据上述方法所形成的相变存储器。本发明所提供的相变存储器及其制造方法可以减小相变材料层和底部电极的接触电阻，增加欧姆阻值，改进加热效果，从而降低相变存储器的功耗。
Description
技术领域
本发明涉及半导体领域，特别涉及一种相变存储器及其制造方法。
背景技术
相变存储器作为一种新兴的非易失性存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器FLASH都具有较大的优越性，成为目前非易挥发性存储技术研究的焦点。相变存储技术的不断进步使之成为未来非易挥发性存储技术市场主流产品最有力的竞争者之一。
在相变存储器中，可以通过对记录了数据的相变材料层进行热处理，而改变存储器的值。构成相变材料层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变材料层处于结晶状态时，相变存储器的电阻较低，此时存储器赋值为“0”。当相变材料层处于非晶状态时，相变存储器的电阻较高，此时存储器赋值为“1”。因此，相变存储器是利用当相变材料层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。关于由固态相变材料所制造的相变存储器的结构可以参考公开号为CN1627547A的中国发明专利申请所公开的内容。
现有的相变存储器的制作方法请参考图1～图4。首先，请参考图1，提供半导体衬底100，所述半导体衬底100内形成有晶体管，所述半导体衬底100上形成有层间介质层101，所述层间介质层101内形成有导电插塞102，所述导电插塞102将所述晶体管与后续形成的相变材料层电连接。所述层间介质层101上方依次形成有第一氧化硅层103、氮化硅层104和第二氧化硅层105。
然后，参考图2，在所述第二氧化硅层105上形成光刻胶层106，以所述光刻胶层106为掩膜，对所述第二氧化硅层105进行刻蚀，在所述第二氧化硅层105内形成沟槽开口，所述沟槽开口底部露出下方的氮化硅层104。所述沟槽开口的宽度大于下方的导电插塞102的宽度。
然后，参考图3，去除所述光刻胶层106，在所述沟槽开口的侧壁形成侧墙(spacer)107。所述侧墙107的厚度等于所述沟槽开口的宽度与所述导电插塞102的宽度之差的1/2。
接着，以所述侧墙107为掩膜进行刻蚀，在所述氮化硅层104、第一氧化硅层103内形成通孔，所述通孔露出下方的导电插塞102。
最后，请参考图4，进行沉积工艺，在所述通孔内形成相变材料层108，所述相变材料层108与所述导电插塞102接触。
在实际中发现，以现有制作方法获得的相变存储器的功耗大，无法满足应用的需求。
发明内容
本发明解决的问题是提供一种功耗小的相变存储器结构及其制作方法，为解决上述问题，本发明提供的相变存储器制造方法包括：
提供半导体衬底，所述半导体衬底上形成有层间介质层和位于所述层间介质层内的底部电极；
形成覆盖所述层间介质层和底部电极的绝缘介质层和刻蚀停止层；
依次刻蚀所述刻蚀停止层和绝缘介质层，形成顶部宽度大于底部宽度的通孔；
形成填充满所述通孔的相变材料层。
优选地，形成所述顶部宽度大于底部宽度的通孔的步骤包括：
依次刻蚀所述刻蚀停止层和绝缘介质层，形成深度小于所述绝缘介质层厚度的第一通孔；
沿所述第一通孔的表面刻蚀所述绝缘介质层，直至暴露所述底部电极，形成第二通孔，所述第二通孔的宽度小于所述第一通孔的宽度。
优选地，形成所述第一浅通孔的步骤包括：在所述刻蚀停止层表面形成有开口的光刻胶层，所述开口的位置与所述底部电极的位置对应；以所述光刻胶层为掩膜刻蚀所述刻蚀停止层，直至暴露所述绝缘介质层；以刻蚀后的刻蚀停止层为掩膜，刻蚀所述绝缘介质层，形成深度小于所述绝缘介质层厚度的第一通孔。
优选地，形成所述第二通孔的步骤包括：形成填充所述第一通孔的填充介质层；刻蚀所述填充介质层形成侧墙；以所述侧墙为掩膜，沿所述第一通孔的表面刻蚀所述绝缘介质层，直至暴露所述底部电极，形成第二通孔。
优选地，所述绝缘介质层的厚度是500-3000埃。
优选地，所述第一通孔的深度为500-2000埃。
优选地，所述第一通孔的宽度为300-2000埃。
优选地，所述填充介质层的材料是多晶硅。
优选地，所述第二通孔的宽度是50-1500埃。
优选地，所述相变材料层的材料是硫族化合物。
优选地，所述固态相变材料层的材料是GexSbyTez，且1＜x，y，z＜1，x+y+z＝1。
相应地，本发明还提供一种相变存储器，包含衬底、位于衬底表面的层间介质层和位于所述层间介质层内的底部电极，位于层间介质层表面的绝缘介质层，以及位于绝缘介质层内与所述底部电极位置相对应的的相变材料层，其中，所述相变材料层包含依次位于所述底部电极表面的第二相变材料层、第一相变材料层，其中，第二相变材料层的宽度小于第一相变材料层的宽度。
优选地，所述第二相变材料层、第一相变材料层沿平行于衬底的方法的截面为圆形。
优选地，所述第二相变材料层的宽度为50-1500埃。
优选地，所述第一相变材料层的宽度为300-2000埃。
本发明在形成有层间介质层和底部电极的半导体衬底上形成绝缘介质层，在所述绝缘介质层内依次形成第一通孔和第二通孔，第二通孔的宽度小于第一通孔的宽度，填充所述第一通孔和第二通孔，形成相变材料层，所述相变材料层包含依次位于所述底部电极表面的第二相变材料层、第一相变材料层，其中，第二相变材料层的宽度小于第一相变材料层的宽度。所述相变材料层通过第二相变材料层与所述底部电极接触，与现有技术相比，本发明通过减小相变材料层与底部电极的接触面积，增大欧姆电阻值，改进加热效果，从而降低相变存储器的功耗。
附图说明
图1至图4是现有相变存储器的制作方法剖面结构示意图；
图5是本发明所提供的相变存储器制造方法的流程示意图；
图6至图11是本发明所提供的相变存储器的形成方法的实施例的示意图。
具体实施方式
由背景技术可知，现有制作方法获得的相变存储器的功耗大，本发明的发明人经过研究发现，现有制作方法获得的相变存储器的功耗大是因为需要较大的驱动电流对相变材料层加热以使相变材料层发生相变，并经过进一步的研究发现可以通过减小相变材料层与底部电极的接触面的面积来减小相变材料层与底部电极层构成欧姆接触的接触面积，从而提高接触电阻，并以此来降低驱动电流，减小功耗，特在本发明中提供一种相变存储器制造方法及对应的相变存储器。
图5是本发明所提供的相变存储器制造方法的流程示意图，本发明所提供的相变存储器制造方法包括以下步骤：
步骤S101，提供半导体衬底，所述半导体衬底上形成有层间介质层和位于所述层间介质层内的底部电极。
步骤S102，形成覆盖所述层间介质层和底部电极的绝缘介质层和刻蚀停止层。
步骤S103，依次刻蚀所述刻蚀停止层和绝缘介质层，形成顶部宽度大于底部宽度的通孔。
所述顶部宽度大于底部宽度的通孔包括刻蚀所述刻蚀停止层和绝缘介质层依次形成的第一通孔和第二通孔。所述通孔的形成步骤包括：依次刻蚀所述刻蚀停止层和绝缘介质层，形成深度小于所述绝缘介质层厚度的第一通孔；沿所述第一通孔的表面刻蚀所述绝缘介质层，直至暴露所述底部电极，形成第二通孔，所述第二通孔的宽度小于所述第一通孔的宽度；步骤S104，形成填充满所述通孔的相变材料层。
与现有技术相比，本发明减小了相变材料层与底部电极的接触面积，增大了欧姆电阻，从而使得所述相变材料层在同样的相变电流的情况下更容易发生相变或所述相变材料层需要较小的相变电流即可发生相变。
下面结合具体的实施例对本发明的技术方案进行详细地说明。
请参考图6，提供半导体衬底200，所述半导体衬底200上形成有层间介质层201和位于所述层间介质层201内的底部电极202。
其中，所述半导体衬底200的材质可以为硅、锗硅、绝缘体上硅等。作为一个实施例，所述半导体衬底200内形成有晶体管，所述晶体管用于通过所述底部电极202与后续形成的相变材料层电连接，向所述相变材料层提供相变所需的相变电流。
所述层间介质层201的材质为绝缘材质。所述绝缘材质可以为氧化硅、氮化硅、氮氧化硅、碳化硅或含氮碳化硅等。本实施例中，所述层间介质层201的材质为氧化硅，其可以通过沉积或氧化的方法形成。本实施例中，所述层间介质层201的厚度范围为100～5000埃。
所述底部电极202的制作方法为：对所述层间介质层201进行刻蚀，在所述层间介质层内形成电极通孔，所述电极通孔与半导体衬底200内的晶体管的位置对应，暴露出衬底200内晶体管的电极；在所述电极通孔内沉积导电材质。所述导电材质可以为金属、金属化合物。所述金属可以为：金、铟、铜、铝、钨等。所述金属化合物可以为氮化钛、硅化钨等。本实施例中，所述底部电极202的材质为钨。
在本发明的其它实施例中，还可以先在所述电极通孔内形成一层粘附层203，然后在所述电极通孔内形成填满所述电极通孔的导电层，所述粘附层203可以增强所述底部电极202与层间介质层201的结合性。
参考图7，形成覆盖所述层间介质层201和底部电极202的绝缘介质层204和刻蚀停止层205。
本实施例中，所述绝缘介质层204的厚度范围为500～3000埃，优选地，所述绝缘介质层204的厚度为1500埃，所述刻蚀停止层205的厚度范围是200-1000埃，优选地，所述刻蚀停止层205的厚度是500埃。
因为所述绝缘介质层204将在后续的步骤中以所述刻蚀停止层205为掩膜通过刻蚀形成通孔，并隔离后续通过填充所述通孔形成的相变材料层，所以所述绝缘介质层204的材料应该是与底部电极202、所述刻蚀停止层205具有较大刻蚀选择比的材料，比如与刻蚀停止层的刻蚀选择比大于3∶1的材料，比如二氧化硅、氮化硅或者其他低介电常数材料，优选地，所述绝缘介质层204的材料选择二氧化硅。当绝缘介质层204的材料选择二氧化硅时，所述刻蚀停止层205的材料可以选择氮化硅，或与二氧化硅有较大刻蚀选择比的其他介质材料；当绝缘介质层204的材料选择氮化硅时，所述刻蚀停止层205的材料可以选择二氧化硅，或与氮化硅有较大刻蚀选择比的其他介质材料。
接着，依次刻蚀所述刻蚀停止层205和绝缘介质层204，形成顶部宽度大于底部宽度的通孔。
所述顶部宽度大于底部宽度的通孔包括刻蚀所述刻蚀停止层和绝缘介质层依次形成的第一通孔和第二通孔。
请参考图8，形成第一通孔的步骤包括：在所述刻蚀停止层205表面形成有开口的光刻胶层208，所述开口的位置与所述底部电极的位置对应；以所述光刻胶层208为掩膜刻蚀所述刻蚀停止层205，直至暴露所述绝缘介质层204；以刻蚀后的刻蚀停止层205为掩膜，刻蚀所述绝缘介质层204，形成深度小于所述绝缘介质层204厚度的第一通孔206。
所述第一通孔206的深度为500-2000埃，优选为1500埃，所述第一通孔206的宽度为300-2000埃。
所述刻蚀可以采用现有的刻蚀工艺，比如干法刻蚀工艺，可以通过控制刻蚀时间控制所述第一通孔206的深度。光刻胶层208的开口定义了所述第一通孔206的位置和宽度，第一通孔206的位置与底部电极202相对应，以使后续填充通孔形成的相变材料层与底部电极202接触形成电连接，优选地，第一通孔206的位置与底部电极202对准。优选地，所述第一通孔206沿平行于衬底200方向的截面为圆形。
参考图9、10，形成所述第二通孔207的步骤包括：形成填充所述第一通孔206的填充介质层209；刻蚀所述填充介质层209形成侧墙210；以所述侧墙210为掩膜，沿所述第一通孔的表面刻蚀所述绝缘介质层204，直至暴露所述底部电极202，形成第二通孔207。
所述第二通孔207的宽度是50-1500埃，优选为1000埃。优选地，所述第二通孔207沿平行于衬底200方向的截面为圆形。
所述填充介质层209与绝缘介质层204具有较大的刻蚀选择比，优选地，所述填充介质层209的材料选择多晶硅。
可以采用现有刻蚀工艺刻蚀所述填充介质层209形成侧墙210，侧墙210的宽度与第二通孔207的宽度相关，从而与相变材料层与底部电极202的接触面积相关，进一步与相变材料层与底部电极202之间的欧姆电阻相关。所述侧墙210的宽度是通过设置所述刻蚀工艺的刻蚀时间(over etch rate)控制的，刻蚀时间越长，侧墙210的宽度越小，所述接触面积越大，对应的欧姆电阻越小，因此，为了增加所述欧姆电阻，所述刻蚀时间不宜过长。受现有光刻工艺的限制，所述第一通孔206不容易做得很小，并且第一通孔206做得太小的话，后续填充通孔形成相变材料层的步骤中，容易在相变材料层中形成空洞或缝隙，影响器件的性能，通过本发明所提供的方法，不但可以减小相变材料层与底部电极的接触面积，而且因为通孔206的宽度比较大，相对容易填充所述通孔，有利于在增加欧姆电阻的同时提高相变材料层的质量。
在本发明的其他实施例中，还可以通过其他方法形成顶部宽度大于底部宽度的通孔，以实现本发明的方案。
参考图11，形成填充满所述第一通孔206和第二通孔207的相变材料层。
所述相变材料层的材质可以为硫族化合物。所述硫族化合物为Ge-Sb-Te、Ag-In-Te或Ge-BiTe，优选地，所述硫族化合物合金是GexSbyTez，且1＜x，y，z＜1，x+y+z＝1。
沉积固态相变材料层的方法已为本领域技术人员所熟知，在此不再赘述。
相应地，本发明还提供采用本发明所提供相变存储器形成方法所形成的相变存储器。请继续参考图11，本发明所提供的相变存储器包含衬底200、位于衬底200表面的层间介质层201和位于所述层间介质层内的底部电极202，位于层间介质层201表面的绝缘介质层204，以及位于绝缘介质层204内与所述底部电极202位置相对应的的相变材料层，其中，所述相变材料层包含依次位于所述底部电极202表面的第二相变材料层213、第一相变材料层212，其中，第二相变材料层213的宽度小于第一相变材料层212的宽度。
进一步，所述第二相变材料层213、第一相变材料212层沿平行于衬底200的方法的截面为圆形。所述第二相变材料层213的宽度为50-1500埃。所述第一相变材料层212的宽度为300-2000埃。
本发明在形成有层间介质层和底部电极的半导体衬底上形成绝缘介质层，在所述绝缘介质层内依次形成第一通孔和第二通孔，第二通孔的宽度小于第一通孔的宽度，填充所述第一通孔和第二通孔，形成相变材料层，所述相变材料层包含依次位于所述底部电极表面的第二相变材料层、第一相变材料层，其中，第二相变材料层的宽度小于第一相变材料层的宽度。所述相变材料层通过第二相变材料层与所述底部电极接触，与现有技术相比，本发明减小了相变材料层与底部电极的接触面积，增大了欧姆电阻值，从而减小驱动电路，减小相变存储器的功耗。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (15)
1.一种相变存储器制造方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底上形成有层间介质层和位于所述层间介质层内的底部电极；
形成覆盖所述层间介质层和底部电极的绝缘介质层和刻蚀停止层；
依次刻蚀所述刻蚀停止层和绝缘介质层，形成顶部宽度大于底部宽度的通孔；
形成填充满所述通孔的相变材料层。
2.依据权利要求1所述的相变存储器制造方法，其特征在于，形成所述顶部宽度大于底部宽度的通孔的步骤包括：
依次刻蚀所述刻蚀停止层和绝缘介质层，形成深度小于所述绝缘介质层厚度的第一通孔；
沿所述第一通孔的表面刻蚀所述绝缘介质层，直至暴露所述底部电极，形成第二通孔，所述第二通孔的宽度小于所述第一通孔的宽度。
3.依据权利要求2所述的相变存储器制造方法，其特征在于，形成所述第一通孔的步骤包括：
在所述刻蚀停止层表面形成含有开口的光刻胶层，所述开口的位置与所述底部电极的位置对应；
以所述光刻胶层为掩膜刻蚀所述刻蚀停止层，直至暴露所述绝缘介质层；
以刻蚀后的刻蚀停止层为掩膜，刻蚀所述绝缘介质层，形成深度小于所述绝缘介质层厚度的第一通孔。
4.依据权利要求2所述的相变存储器制造方法，其特征在于，形成所述第二通孔的步骤包括：
形成填充所述第一通孔的填充介质层；
刻蚀所述填充介质层形成侧墙；
以所述侧墙为掩膜，沿所述第一通孔的表面刻蚀所述绝缘介质层，直至暴露所述底部电极，形成第二通孔。
5.依据权利要求1所述的相变存储器制造方法，其特征在于，所述绝缘介质层的厚度是500-3000埃。
6.依据权利要求4所述的相变存储器制造方法，其特征在于，所述第一通孔的深度为500-2000埃。
7.依据权利要求3所述的相变存储器制造方法，其特征在于，所述第一通孔的宽度为300-2000埃。
8.依据权利要求3所述的相变存储器制造方法，其特征在于，所述填充介质层的材料是多晶硅。
9.依据权利要求4所述的相变存储器制造方法，其特征在于，所述第二通孔的宽度是50-1500埃。
10.依据权利要求1所述的相变存储器制造方法，其特征在于，所述相变材料层的材料是硫族化合物。
11.依据权利要求10所述的相变存储器制造方法，其特征在于，所述固态相变材料层的材料是GexSbyTez，且1＜x，y，z＜1，x+y+z＝1。
12.一种相变存储器，包含衬底、位于衬底表面的层间介质层和位于所述层间介质层内的底部电极，位于层间介质层表面的绝缘介质层，以及位于绝缘介质层内与所述底部电极位置相对应的的相变材料层，其特征在于，所述相变材料层包含依次位于所述底部电极表面的第二相变材料层、第一相变材料层，其中，第二相变材料层的宽度小于第一相变材料层的宽度。
13.依据权利要求12的相变存储器，其特征在于，所述第二相变材料层、第一相变材料层沿平行于衬底的方向的截面为圆形。
14.依据权利要求13的相变存储器，其特征在于，所述第二相变材料层的宽度为50-1500埃。
15.依据权利要求13的相变存储器，其特征在于，所述第一相变材料层的宽度为300-2000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105514836A CN102468436A (zh) | 2010-11-19 | 2010-11-19 | 一种相变存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105514836A CN102468436A (zh) | 2010-11-19 | 2010-11-19 | 一种相变存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102468436A true CN102468436A (zh) | 2012-05-23 |
Family
ID=46071793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105514836A Pending CN102468436A (zh) | 2010-11-19 | 2010-11-19 | 一种相变存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102468436A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241524A (zh) * | 2013-06-21 | 2014-12-24 | 爱思开海力士有限公司 | 可变电阻存储器件及其制造方法 |
| CN104795491A (zh) * | 2014-01-22 | 2015-07-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN104979468A (zh) * | 2014-04-10 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN105098066A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器及其制造方法和电子装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060189045A1 (en) * | 2005-01-14 | 2006-08-24 | Danny Pak-Chum Shum | Method for fabricating a sublithographic contact structure in a memory cell |
| CN101276880A (zh) * | 2007-01-07 | 2008-10-01 | 国际商业机器公司 | 存储单元及其制造方法 |
-
2010
- 2010-11-19 CN CN2010105514836A patent/CN102468436A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060189045A1 (en) * | 2005-01-14 | 2006-08-24 | Danny Pak-Chum Shum | Method for fabricating a sublithographic contact structure in a memory cell |
| CN101276880A (zh) * | 2007-01-07 | 2008-10-01 | 国际商业机器公司 | 存储单元及其制造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241524A (zh) * | 2013-06-21 | 2014-12-24 | 爱思开海力士有限公司 | 可变电阻存储器件及其制造方法 |
| US9859493B2 (en) | 2013-06-21 | 2018-01-02 | SK Hynix Inc. | Variable resistance memory device and method of manufacturing the same |
| US9935267B2 (en) | 2013-06-21 | 2018-04-03 | SK Hynix Inc. | Variable resistance memory device with variable resistance material layer |
| CN104795491A (zh) * | 2014-01-22 | 2015-07-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN104795491B (zh) * | 2014-01-22 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN104979468A (zh) * | 2014-04-10 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN105098066A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器及其制造方法和电子装置 |
| CN105098066B (zh) * | 2014-05-15 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器及其制造方法和电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100639206B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| US7855378B2 (en) | Phase change memory devices and methods for fabricating the same | |
| US8026503B2 (en) | Phase-change memory and method of making same | |
| WO2007072308A1 (en) | A vertical phase change memory cell and methods for manufacturing thereof | |
| US8426838B2 (en) | Phase-change memory | |
| WO2014040358A1 (zh) | 含有TiSiN材料层的相变存储单元及其制备方法 | |
| JP2006019687A (ja) | 相変化記憶素子及びその製造方法 | |
| CN103855300A (zh) | 相变存储器及其形成方法 | |
| CN102468436A (zh) | 一种相变存储器及其制造方法 | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| KR101052860B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| CN102956819A (zh) | 一种相变存储器形成方法 | |
| CN106298481A (zh) | 相变存储器及其形成方法 | |
| CN102468427A (zh) | 相变存储器的制作方法 | |
| CN103441215B (zh) | 三明治型刀片状电极的相变存储结构及其制备方法 | |
| CN106997924A (zh) | 相变存储器及其制造方法和电子设备 | |
| US8384056B2 (en) | Phase change random access memory device and method of manufacturing the same | |
| CN102412367B (zh) | 相变存储器底部电极的制作方法 | |
| CN102479923A (zh) | 相变存储器的制作方法 | |
| CN102468433B (zh) | 相变存储器及其制作方法 | |
| CN102447058A (zh) | 相变存储器底部电极的制作方法 | |
| CN102468437A (zh) | 相变存储器的制作方法 | |
| CN102800805B (zh) | 相变存储单元及其形成方法 | |
| KR101052861B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| CN102479924A (zh) | 相变存储器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120523 |