CN102468435A

CN102468435A - 相变存储器的制作方法

Info

Publication number: CN102468435A
Application number: CN2010105501376A
Authority: CN
Inventors: 何其旸; 张翼英
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-11-18
Filing date: 2010-11-18
Publication date: 2012-05-23
Anticipated expiration: 2030-11-18
Also published as: CN102468435B

Abstract

本发明提供相变存储器的制作方法，包括：提供形成有层间介质层的半导体衬底，该层间介质层内形成有底部电极；在该层间介质层表面形成引导层，该引导层内形成有与所述底部电极对应的引导层开口；在所述引导层表面及部分引导层开口内形成掩膜层，所述引导层开口内的所述掩膜层之间具有宽度为10～50纳米的间隙，所述间隙露出下方的层间介质层；以所述掩膜层为掩膜，沿所述间隙刻蚀所述层间介质层，在该层间介质层内形成接触孔，该接触孔露出下方的底部电极；去除所述掩膜层和所述引导层；在所述层间介质层表面形成相变层，位于接触孔以外的相变层作为顶部电极。本发明形成的顶部电极与底部电极的接触面积小，减小了相变存储器的相变电流。

Description

相变存储器的制作方法

技术领域

本发明涉及半导体技术领域，特别涉及相变存储器的制作方法。

背景技术

相变存储器(Phase Change Random Access Memory，PCRAM)技术是基于S.R.Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前非易失性存储器技术研究的焦点。

在相变存储器中，可以通过对记录了数据的相变层进行热处理，来改变存储器的值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“1”。因此，PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。

现有的相变存储器的制作方法请参考图1～图6。首先，参考图1，提供半导体衬底100，所述半导体衬底100内形成有晶体管，用于驱动后续形成的相变层。所述半导体衬底100上形成有层间介质层，所述层间介质层内形成有底部电极102。具体地，所述层间介质层为多层结构，分别包括：第一介质层101，所述第一介质层101与所述底部电极102齐平；覆盖所述第一介质层101和底部电极102的第一氧化硅层103；覆盖所述第一氧化硅层103的第一氮化硅层104；覆盖所述第一氮化硅层104的第二氧化硅层105。

然后，参考图2，在所述第二氧化硅层105上形成光刻胶层108，所述光刻胶层108内形成有开口，所述开口的位置与底部电极102的位置对应。

接着，仍然参考图2，沿所述开口刻蚀所述第二氧化硅层105，直至露出所述第一氮化硅层104，在所述第二氧化硅层105内形成开口，所述开口位于所述底部电极102上方。

然后，参考图3，去除所述光刻胶层108(图2)。在所述第二氧化硅层105上方形成成第二氮化硅层106。所述第二氮化硅层106至少覆盖位于所述第二氧化硅层105内的开口的侧壁和底部。

接着，请参考图4，进行刻蚀工艺，去除所述第二氧化硅层105内的开口侧壁以外的其他第二氮化硅层106；以所述位于第二氧化硅层105的开口侧壁的第二氮化硅层106为掩膜，刻蚀下方的第一氮化硅层104和第一氧化层103，在所述第一氮化硅层104和第一氧化层103内形成接触孔，所述接触孔露出下方的底部电极102。

最后，请参考图5，在所述半导体衬底100上形成相变层107，所述相变层107填充满所述接触孔，位于所述接触孔以外的相变层作为顶部电极，所述顶部电极通过接触孔内的相变层与底部电极102电连接。

在公开号为CN101728492A的中国专利申请中可以发现更多关于现有的相变存储器的信息。

在实际中发现，现有技术制作的相变存储器的功耗大。

发明内容

本发明解决的问题是提供了一种相变存储器的制作方法，所述方法提高了相变存储器的良率，提高了相变存储器工作的可靠性。

为解决上述问题，本发明提供了一种相变存储器的制作方法，所述方法包括：

提供半导体衬底，所述半导体衬底表面形成有层间介质层，所述层间介质层内形成有底部电极；

在所述层间介质层表面形成引导层，所述引导层内形成有引导层开口，所述引导层开口的位置与所述底部电极的位置对应；

在所述引导层表面及部分引导层开口内形成掩膜层，所述引导层开口内的所述掩膜层之间具有间隙，所述间隙露出下方的层间介质层，所述间隙的宽度范围为10～50纳米；

以所述掩膜层为掩膜，沿所述间隙刻蚀所述层间介质层，在所述层间介质层内形成接触孔，所述接触孔露出下方的底部电极；

去除所述掩膜层和所述引导层；

在所述层间介质层表面形成相变层，位于所述接触孔以外的相变层作为顶部电极。

可选地，所述掩膜层由聚苯乙烯和聚甲基丙烯酸甲酯共聚制作。

可选地，所述掩膜层的制作方法包括：

在所述引导层表面和引导层开口内形成共聚层，所述共聚层由聚苯乙烯和聚甲基丙烯酸甲酯共聚形成，所述共聚层的分子大小等于所述引导层开口的宽度，所述共聚层分子中聚甲基丙烯酸甲酯分子的大小等于后续形成的间隙的宽度，所述共聚层的分子由一个聚甲基丙烯酸甲酯分子与排布在所述聚甲基丙烯酸甲酯分子周围的多个聚苯乙烯分子自组装而成，其中一个共聚层的分子位于所述引导层开口内，其余共聚层的分子位于所述引导层表面；

进行刻蚀工艺，去除所述共聚层的分子中的聚甲基丙烯酸甲酯分子，在所述共聚层内形成所述间隙，所述共聚层作为所述掩膜层。

可选地，所述共聚层的制作方法包括：

利用喷涂或旋涂的方法在所述引导层表面和引导层开口内形成聚苯乙烯和聚甲基丙烯酸甲酯的混合物。

可选地，所述混合物中的聚苯乙烯的质量比例为30～80％。

可选地，所述刻蚀工艺为等离子体刻蚀工艺。

可选地，所述等离子体刻蚀工艺的参数设置为：温度范围为240～310摄氏度，真空度范围为1300～1700Mtorr，刻蚀气体为氧气与氮气的混合气体，所述氧气与氮气的体积比例为7/1～15/1，功率为2300～2700W。

可选地，所述层间介质层包括第一介质层和位于第一介质层表面的第二介质层，所述底部电极位于所述第一介质层内，所述底部电极与所述第一介质层齐平。

可选地，所述引导层的材质为金属。

可选地，所述引导层的材质为铬。

可选地，所述引导层的厚度范围为200～1000埃。

可选地，所述掩膜层利用等离子体刻蚀去除。

可选地，所述等离子体刻蚀工艺的参数为：温度范围为240～310摄氏度，真空度范围为1300～1700Mtorr，刻蚀气体为氧气与N₂H₂的混合气体，所述混合气体中氧气与N₂H₂的体积比例为5/1～10/1，功率为1300～1700W。

可选地，所述相变层的材料为硫族化合物合金。

可选地，所述引导层的去除方法为湿法刻蚀的方法。

可选地，所述湿法刻蚀利用含有硫酸的溶液进行。

与现有技术相比，本发明具有以下优点：

提供形成有层间介质层的半导体衬底，所述层间介质层内形成有底部电极，在所述层间介质层上形成引导层，所述引导层内形成有与所述底部电极的位置对应的引导层开口，然后在所述半导体衬底上形成掩膜层，所述掩膜层内形成有间隙，所述间隙的宽度范围为10～50纳米，从而以所述间隙为掩膜，进行刻蚀工艺，在所述层间介质层内形成的接触孔的宽度较小，最终形成的相变层与所述底部电极的接触面积较小，从而使得所述相变层可以在较小的相变电流下发生相变，减小了相变层相变所需的相变电流；

进一步优化地，所述掩膜层由聚苯乙烯和聚甲基丙烯酸甲酯共聚制作，所述掩膜层由聚苯乙烯和聚甲基丙烯酸甲酯利用喷涂或旋涂的方法形成于所述引导层上，所述聚苯乙烯分子和聚甲基丙烯酸甲酯分子以所述引导层开口掩膜，进行自主装共聚，形成共聚层，所述共聚层的分子由一个聚甲基丙烯酸甲酯分子和共聚于所述聚甲基丙烯酸甲酯分子周围的多个聚苯乙烯分子构成，其中一个共聚层的分子位于所述引导层开口内，其余的共聚层位于所述引导出层表面，从而经过刻蚀，去除所述聚甲基丙烯酸甲酯分子时，在所述共聚层内形成的间隙的宽度均匀，改善了工艺的均匀度，提高了工艺的稳定性。

附图说明

图1～图5是现有技术制作相变存储器的剖面结构示意图；

图6是本发明的相变存储器的制作方法流程示意图；

图7～图14是本发明一个实施例的相变存储器的制作方法剖面结构示意图；

图15是本发明所述的共聚层未经刻蚀工艺的俯视结构示意图。

具体实施方式

现有技术制作的相变存储器的功耗大。经过发明人研究发现，造成上述问题的原因是由于相变存储器的相变电流偏大。而造成所述相变电流较大的原因是由于相变存储器的顶部电极和底部电极之间的接触面积较大。由于所述顶部电极与底部电极通过位于接触孔内的相变材料相连接，所述接触孔的孔径偏大，使得所述顶部电极与底部电极之间的接触面积偏大。需要减小所述接触孔的孔径，以减小所述顶部电极与底部电极之间的接触面积，从而减小所相变存储器的相变电流。

结合附图5，发明人还发现，随着所述接触孔的孔径减小，需要相应地减小所述第二氧化硅层105内形成的开口的宽度以及第二氮化硅层106的厚度，而减小所述第二氧化硅层105内形成的开口的宽度以及第二氮化硅层106的厚度可能影响第二氮化硅层106沉积的厚度的均匀度，从而影响到以所述第二氮化硅层106为掩膜进行的刻蚀工艺的均匀度，使得最终形成的接触孔的孔径大小不均匀，从而部分孔径偏大，对应的相变存储器的相变电流偏大。

为了解决上述问题，发明人提供一种相变存储器的制作方法，请参考图6所示的本发明的相变存储器的制作方法流程示意图。所述方法包括：

步骤S1，提供半导体衬底，所述半导体衬底表面形成有层间介质层，所述层间介质层内形成有底部电极；

步骤S2，在所述层间介质层表面形成引导层，所述引导层内形成有引导层开口，所述引导层开口的位置与所述底部电极的位置对应；

步骤S3，在所述引导层表面及部分引导层开口内形成掩膜层，所述引导层开口内的所述掩膜层之间具有间隙，所述间隙露出下方的层间介质层，所述间隙的宽度范围为10～50纳米；

步骤S4，以所述掩膜层为掩膜，沿所述间隙刻蚀所述层间介质层，在所述层间介质层内形成接触孔，所述接触孔露出下方的底部电极；

步骤S5，去除所述掩膜层和所述引导层；

步骤S6，在所述层间介质层表面形成相变层，位于所述接触孔以外的相变层作为顶部电极。

下面将结合具体的实施例对本发明的技术方案进行详细的说明。

为了更好的说明本发明的技术方案，请结合附图7～图14所示的本发明一个实施例的相变存储器的制作方法剖面结构示意图。

首先，请参考图7，提供半导体衬底200。所述半导体衬底200表面形成有层间介质层，所述层间介质层内形成有底部电极202。

作为本发明的一个实施例，所述层间介质层为两层结构，即所述层间介质层包括第一介质层201、第二介质层203。所述底部电极202位于所述第一介质层201内，且与所述第一介质层201齐平；所述第二介质层203覆盖所述第一介质层201和底部电极202。

所述第一介质层201的材质为电绝缘材质，例如可以为氧化硅、氮化硅、碳化硅、氮氧化硅等，优选为氧化硅。

所述第二介质层203的材质为电绝缘材质，例如可以为氧化硅、氮化硅、氮化硅或氮氧化硅等。所述第二介质层202的材质可以与第一介质层201的材质相同或不同。作为一个实施例，所述第二介质层202的材质与所述第一介质层201的材质相同，即所述第二介质层202的材质为氧化硅。所述第二介质层203的厚度范围为300～1700埃，优选为500～1500埃，例如可以为500埃、1000埃或1500埃等。

所述第二介质层203内在后续的工艺步骤中将通过刻蚀工艺形成接触孔，所述接触孔用于填充相变层。

本实施例中，所述半导体衬底200的材质为硅。在其他的实施例中，所述半导体衬底200的材质还可以为锗硅、绝缘体上硅等。作为一个实施例，所述半导体衬底200内还形成有晶体管，所述晶体管通过所述底部电极202与后续形成的相变层电连接，所述晶体管用于驱动所述相变层。

然后，请参考8，在所述层间介质层表面形成引导层204，所述引导层204内形成有引导层开口，所述引导层开口露出下方的层间介质层，所述引导层开口的位置与所述底部电极202的位置对应。本实施例中，所述引导层开口位于所述底部电极202的上方。

所述引导层开口用于引导后续形成的共聚层，使得所述共聚层的分子沿所述引导层开口排布于所述引导层开口内和引导层表面。所述引导层开口的宽度与所述共聚层的材质取决于后续将要在引导层开口内形成的间隙的宽度有关。本实施例中，所述引导层开口的宽度范围为30～100纳米。

所述引导层204的材质为金属。所述金属可以为锰、铬、铜、金、银、铝等。作为优选的实施例，所述引导层204的材质为铬。

本实施例中，所述引导层204位于所述第二介质层203上，所述引导层开口露出下方的第二介质层203。

然后，请参考图9，在所述引导层204表面和部分引导层开口内形成共聚层，所述共聚层由聚苯乙烯和聚甲基丙烯酸甲酯共聚制作。所述共聚层将通过刻蚀工艺去除其中的聚甲基丙烯酸甲酯，从而利用所述共聚层形成掩膜层。

具体地，请参考图9，进行旋涂或喷涂工艺，在所述引导层204上形成共聚层，所述共聚层由聚苯乙烯和聚甲基丙烯酸甲酯共聚形成。为了便于说明共聚层的结构，将所述聚甲基丙烯酸甲酯分子所在的位置用212表示，将所述聚苯乙烯分子所在的位置213表示。

本发明中所述聚甲基丙烯酸甲酯分子与所述聚苯乙烯分子具有如下特性，即两者在引导层204的引导下，能够进行自组装，形成共聚层的分子，每一共聚层的分子由一个聚甲基丙烯酸甲酯分子与排布在所述聚甲基丙烯酸甲酯分子周围的多个聚苯乙烯分子自组装而成。其中一个共聚层的分子位于所述引导层开口内。所述共聚层的分子大小等于所述引导层开口的宽度，所述共聚层分子中聚甲基丙烯酸甲酯分子的大小等于后续将要在所述引导层开口内形成的间隙的宽度。

为了更好地说明所述共聚层的结构，请参考图15所示的未经过刻蚀的共聚层的俯视结构示意图。所述共聚层中的聚甲基丙烯酸甲酯分子(其所在位置用212表示)周围排布多个聚苯乙烯分子(其所在位置用213表示)。

所述共聚层的分子的大小取决于在旋涂或喷涂工艺中，所述聚甲基丙烯酸甲酯的质量比例。即所述聚甲基丙烯酸甲酯的质量比例越大，最终形成的共聚层分子越小，对应地，在所述掩膜层205内形成的间隙206的宽度也越小。作为一个实施例，所述旋涂或喷涂工艺中聚苯乙烯的质量比例为30～80％，所述聚甲基丙烯酸甲酯的质量比例为20～70％，对应地，形成的所述间隙206的宽度范围为10～50纳米。

所述共聚层中的聚甲基丙烯酸甲酯分子将通过刻蚀工艺去除，从而保留所述聚苯乙烯分子，在所述共聚层内形成间隙，所述间隙的宽度等于所述聚甲基丙烯酸甲酯分子的宽度。

具体地，请参考图10，选择性地去除所述共聚层的分子中的聚甲基丙烯酸甲酯分子，在所述共聚层内形成所述间隙206，所述共聚层形成所述掩膜层205。

作为一个实施例，所述共聚层的分子中的聚甲基丙烯酸甲酯分子的去除方法为刻蚀工艺，所述刻蚀工艺利用等离子体刻蚀的工艺进行。

作为优选的实施例，需要对所述等离子体刻蚀工艺的参数进行优选的设置，以保证在刻蚀所述共聚层的分子中的聚甲基丙烯酸甲酯分子时不会损伤下方的层间介质层203、引导层204，并且所述等离子刻蚀工艺不会损伤所述共聚层的分子中的聚苯乙烯分子，从而不会破坏形成的掩膜层205的聚苯乙烯分子和掩膜层205的结构。

作为优选的实施例，所述等离子体刻蚀工艺的参数设置为：温度范围为240～310摄氏度，例如为240摄氏度、275摄氏度或310摄氏度，真空度范围为1300～1700Mtorr，例如为1300Mtorr、1500Mtorr或1700Mtorr，刻蚀气体为氧气与氮气的混合气体，所述氧气与氮气的体积比例为7/1～15/1，例如为7/1、10/1或15/1，功率为2300～2700W，例如为2300W、2500W、2700W。在上述的刻蚀参数设置下，形成的等离子体对所述共聚层的分子中的聚甲基丙烯酸甲酯分子的刻蚀作用远远大于对层间介质层203、引导层204和所述共聚层的分子中的聚苯乙烯分子的刻蚀作用，有效避免了对所述层间介质层203、引导层204和所述共聚层的分子中的聚苯乙烯分子的损伤，从而形成符合工艺要求的掩膜层205。

然后，请参考图11，以所述掩膜层205为掩膜，沿引导层开口内的所述间隙206刻蚀所述第二介质层203，在所述第二介质层203内形成接触孔207，所述接触孔207露出底部电极202。所述接触孔207用于在后续工艺步骤中填充相变层，所述相变层与所述底部电极202接触。由于所述间隙206的孔径较小，因而，对应的沿所述间隙206形成的接触孔207的宽度也较小，有利于在后续的工艺步骤中减小该接触孔207内填充的相变层与底部电极202的接触面积，有利于减小相变层所需的相变电流。

刻蚀所述第二介质层203的方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。

然后，请参考图12，去除所述掩膜层205和引导层204。所述掩膜层205的去除方法为等离子体刻蚀的方法。为了避免在所述等离子体刻蚀工艺中对所述层间介质层203、第二介质层204造成损伤，需要对所述等离子体刻蚀的参数进行优化设置。

作为一个实施例，所述等离子体刻蚀的参数设置为：温度范围为240～310摄氏度，真空度范围为1300～1700Mtorr，刻蚀气体为氧气与N₂H₂的混合气体，所述混合气体中氧气与N₂H₂的体积比例为5/1～10/1，功率为1300～1700W。

作为一个实施例，所述引导层204的去除方法为湿法刻蚀的方法。所述湿法刻蚀采用含有硫酸的溶液进行，其中硫酸的比例可以为0.1～90％，例如为0.1％、10％、50％、90％。

然后，请参考图13，在所述半导体衬底200上形成相变层208，所述相变层208至少填充满所述接触孔207。

所述相变层208的材料选自硫族化合物合金。所述硫族化合物合金可以为Ge-Sb-Te、Ag-In-Te或Ge-BiTe。

最后，请参考图14，刻蚀位于所述第二介质层203上方的部分相变层208，在所述剩余的相变层208上形成第三介质层209。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种相变存储器的制作方法，其特征在于，包括：

去除所述掩膜层和所述引导层；

2.如权利要求1所述的相变存储器的制作方法，其特征在于，所述掩膜层由聚苯乙烯和聚甲基丙烯酸甲酯共聚制作。

3.如权利要求2所述的相变存储器的制作方法，其特征在于，所述掩膜层的制作方法包括：

进行刻蚀工艺，去除所述共聚层的分子中的聚甲基丙烯酸甲酯分子，在所述共聚层内形成间隙，所述共聚层作为所述掩膜层。

4.如权利要求3所述的相变存储器的制作方法，其特征在于，所述共聚层的制作方法包括：

5.如权利要求4所述的相变存储器的制作方法，其特征在于，所述混合物中的聚苯乙烯的质量比例为30～80％。

6.如权利要求4所述的相变存储器的制作方法，其特征在于，所述刻蚀工艺为等离子体刻蚀工艺。

7.如权利要求6所述的相变存储器的制作方法，其特征在于，所述等离子体刻蚀工艺的参数设置为：温度范围为240～310摄氏度，真空度范围为1300～1700Mtorr，刻蚀气体为氧气与氮气的混合气体，所述氧气与氮气的体积比例为7/1～15/1，功率为2300～2700W。

8.如权利要求1所述的相变存储器的制作方法，其特征在于，所述层间介质层包括第一介质层和位于第一介质层表面的第二介质层，所述底部电极位于所述第一介质层内，所述底部电极与所述第一介质层齐平。

9.如权利要求1所述的相变存储器的制作方法，其特征在于，所述引导层的材质为金属。

10.如权利要求9所述的相变存储器的制作方法，其特征在于，所述引导层的材质为铬。

11.如权利要求1所述的相变存储器的制作方法，其特征在于，所述引导层的厚度范围为200～1000埃。

12.如权利要求1所述的相变存储器的制作方法，其特征在于，所述掩膜层利用等离子体刻蚀去除。

13.如权利要求12所述的相变存储器的制作方法，其特征在于，所述等离子体刻蚀工艺的参数为：温度范围为240～310摄氏度，真空度范围为1300～1700Mtorr，刻蚀气体为氧气与N₂H₂的混合气体，所述混合气体中氧气与N₂H₂的体积比例为5/1～10/1，功率为1300～1700W。

14.如权利要求1所述的相变存储器的制作方法，其特征在于，所述相变层的材料为硫族化合物合金。

15.如权利要求1所述的相变存储器的制作方法，其特征在于，所述引导层的去除方法为湿法刻蚀的方法。

16.如权利要求15所述的相变存储器的制作方法，其特征在于，所述湿法刻蚀利用含有硫酸的溶液进行。