CN102468170A - 一种改善nfet性能的应力层的形成方法 - Google Patents

一种改善nfet性能的应力层的形成方法 Download PDF

Info

Publication number
CN102468170A
CN102468170A CN2010105341606A CN201010534160A CN102468170A CN 102468170 A CN102468170 A CN 102468170A CN 2010105341606 A CN2010105341606 A CN 2010105341606A CN 201010534160 A CN201010534160 A CN 201010534160A CN 102468170 A CN102468170 A CN 102468170A
Authority
CN
China
Prior art keywords
nfet
stressor layers
improving
formation method
performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105341606A
Other languages
English (en)
Inventor
张彬
任万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010105341606A priority Critical patent/CN102468170A/zh
Publication of CN102468170A publication Critical patent/CN102468170A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种改善NFET性能的应力层的形成方法，包括以下步骤：提供包含NFET的衬底；在所述NFET表面形成氧化硅层；对所述氧化硅层进行氮化处理，以形成隔绝层；在所述隔绝层表面形成应力层。综上所述，本发明在含有NFET的衬底上形成氧化硅层后，对氧化硅层进行氮化处理，以形成隔绝层。所述隔绝层能够阻隔在后续形成的应力层中的氢进入有源区，从而避免氢与硼发生反应，减小了硼钝化和扩散的流失，从而有效改善NFET阈值电压，提高NFET的性能。

Description

一种改善NFET性能的应力层的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种改善NFET性能的应力层的形成方法。
背景技术
随着半导体技术的不断发展，集成电路的集成化程度越来越高，器件的尺寸也不断减小。器件尺寸不断减小导致器件的性能受到很大影响。例如，当沟道的长度缩小到50nm以下时，器件开始表现出短沟道效应，包括载流子迁移率下降、阈值电压增大等问题。
为了减少由于尺寸缩小造成的问题，可以通过应力技术来改善器件沟道区的应力，从而提高载流子的迁移率，提高器件的性能。具体是通过在金属-氧化物-半导体场效应管(MOSFET)的沟道区引入双轴应变或者单轴应变，以增加沟道区载流子的迁移速率，提高MOSFET的器件响应速度，改善MOSFET器件的性能。提供这种应力的方式被称为应力记忆技术(SMT，Stress MemorizationTechnique)。具体的应力记忆技术是在半导体器件的NFET(N-type Field-EffectTransistor，N型场效应晶体管)或PFET(P-type Field-Effect Transistor，P型场效应晶体管)上方的固有应变材料层，即应力层，(所述应力层可以为氮化硅层等)，并进行高温退火工艺以使应力被记忆在半导体器件上，例如记忆在栅极多晶硅或扩散区或硅衬底中，通过应力改变在FET的栅极下沟道处的硅原子的间距，减小载流子通行所受到的阻碍，也就是相当于减小了电阻，因而半导体器件发热量和能耗都会降低，例如，对于n型MOSFET来说，增大栅极下沟道处的硅原子的间距，从而运行速度则会得到提升。然后去除应变材料，使应力得以保留并改进电子或空穴的迁移率，因而改善半导体整体的性能。
现有技术中，应力层的主流材料是氮化硅，氮化硅层通常采用化学气相沉积法(CVD，Chemical Vapor Deposition)方法淀积形成。然而，采用化学气相沉积法形成的氮化硅层含有大量的氢键(例如Si-H键、N-H键)，在后续高温退火过程中，Si-H键和N-H键会断裂形成一部分氢，氢向外界环境和向内部氧化硅层扩散，而氧化硅层对于氢没有阻挡效果，所以氢会经过氧化硅层扩散到达有源区(S/D区)，在有源区中与掺杂离子硼发生置换，加速硼的钝化和扩散，导致有源区中硼的流失，影响NFET的阈值电压(Vt，Threshold Voltage)，进而降低NFET的性能。
专利号为US2009/0289284的美国专利公开了一种用于改善NFET性能的高应力氮化硅层。上述专利公开了，在淀积形成氮化硅层后，对氮化硅层进行氮气处理(Nitrogen gas treatment)或紫外线处理(Ultra-violet treatment)，以去除氮化硅层中大量的Si-H键，从而提高应力层的应压力。然而上述专利未考虑到在氮化硅层中还含有大量的N-H键，N-H键相比于Si-H键更为稳定，破坏N-H键的温度在1000℃以上，而上述专利公开的紫外线处理温度在250℃至500℃，故氮气处理和紫外线处理均无法去除N-H键，氮化硅层仍存有大量的氢键，在后续退火工艺过程中仍有大量氢扩散至有源区影响器件的性能。
发明内容
本发明要解决的技术问题是，提供一种能够有效阻隔在NFET器件上形成的应力层中氢扩散至有源区(S/D区)，减小在退火工艺中氢对有源区中掺杂离子硼的钝化和扩散的影响，改善的NFET性能的方法。
为解决上述问题，本发明提供一种改善NFET性能的应力层的形成方法，包括以下步骤：
提供一包含NFET的衬底；
在所述NFET表面形成氧化硅层；
对所述氧化硅层进行氮化处理，以形成隔绝层；
在所述隔绝层表面形成应力层。
进一步的，所述氧化硅层的形成方法为化学气相沉积法。较佳的，所述氧化硅层的厚度为
Figure BSA00000335855500031
优选的，所述氮化处理步骤包括，利用含有氮的等离子体轰击所述氧化硅层。
较佳的，所述等离子体轰击时间为10秒～120秒。
较佳的，所述等离子体轰击的功率为50W～200W。
可选的，所述等离子体为N2，N2O，NH3或N2H2。进一步的，所述隔绝层的材料为氮氧化硅。
进一步的，所述隔绝层的厚度为
Figure BSA00000335855500032
进一步的，所述应力层的材料为氮化硅。
优选的，所述应力层的形成步骤包括，利用化学气相沉积法形成氮化硅层；对所述氮化硅层进行退火工艺。
较佳的，所述应力层的厚度为
较佳的，对所述氮化硅层进行退火工艺的方法包括高温退火和激光退火。
较佳的，对所述氧化硅层进行退火工艺的温度为900～1100℃。
综上所述，本发明在所述氧化硅层表面进行氮化处理，以在所述氧化硅层表面形成一层隔绝层，所述隔绝层能够有效阻止氢在退火工艺中进入NFET的有源区中，从而避免氢与硼发生反应而导致硼钝化和扩散，有效改善了NFET器件的性能。
附图说明
图1为本发明一实施例中改善NFET性能的应力层的形成方法的示意流程图。
图2为本发明中一实施例中形成所述改善NFET性能的应力层后的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
本发明的核心思想是：在含有NFET的衬底上形成氧化硅层后，对氧化硅层进行氮化处理，以形成隔绝层，在所述隔绝层上形成应力层。所述应力层为氮化硅层，是通过化学气相沉积形成的，含有大量的氢键。所述隔绝层能够阻隔氮化硅层中的氢键进入有源区，避免与有源区中硼反应，从而有效改善阈值电压。
图1为本发明中所述方法一实施例的示意流程图。图2为本发明中一实施例中形成所述改善NFET性能的应力层后的结构示意图。请参考图1并结合图2所示结构示意图，所述改善NFET性能的应力层的形成方法，包括以下步骤：
S01：提供一包含NFET的衬底100；所述衬底100可以选自N型衬底、P型衬底也可以是绝缘层上的硅(SOI)等。所述衬底100上形成有N型场效应晶体管(NFET)，此时在衬底100已完成了初始处理，例如，常规的浅沟槽隔离(STI)104的形成、阱注入、栅极电介质102的形成、以及用于扩散的扩展/晕圈(Halo)、有源区(源极、漏极)101的注入等。
S02：在所述NFET表面形成氧化硅层103；进一步的，所述氧化硅层103的形成方法为化学气相沉积法。在本实施例中，所述氧化硅层103的厚度为所述氧化硅层103的形成可以通过控制化学气相沉积工艺中沉积时间、气体流量和环境压强等参数控制氧化硅层103的厚度，为业内技术人员所熟知，故在此不赘述。所述氧化硅层103作为缓冲层，在后续蚀刻去除应力层的工艺中起到停止层的作用。
S03：对所述氧化硅层103进行氮化处理，以形成隔绝层105；在本实施例中，形成的隔绝层105的材料为氮氧化硅。所述隔绝层105的厚度为
优选的，所述氮化处理步骤包括，利用含有氮的等离子体轰击所述氧化硅层103。所述等离子体轰击时间为10秒～120秒，所述等离子体轰击的功率为50W～200W，以形成上述厚度的隔绝层105。所述等离子体为N2，N2O，NH3或N2H2，或上述任意几种的组合，所述氮化处理的作用是在氧化硅层103表面形成氮氧化硅层。故，其他含氮的气体都可作为本发明的思想范围。
S04：在所述隔绝层105表面形成应力层106。所述应力层106的材料为氮化硅，所述应力层106厚度为
Figure BSA00000335855500061
优选的，所述应力层106的形成步骤包括，利用化学气相沉积法形成氮化硅层；对所述氮化硅层进行退火工艺。
进一步的，形成氮化硅层可以为等离子体化学气相沉积(Plasma EnhancedCVD)、或低压化学气相沉积(LPCVD)、或快速热化化学气相沉积(RTCVD)形成，所述氮化硅层的反应气体包括SiH4、SiH2Cl2、SiH2F2或上述几种的组合，此外其他形成应力层的方法，例如高密度等离子体沉积(HDP)等都在本发明的思想范围之内。所述氮化硅层的形成可以通过控制化学气相沉积工艺中沉积时间、气体流量和环境压强等参数控制氮化硅层的厚度，为业内技术人员所熟知，故在此不赘述。
进一步的，对所述氮化硅层进行退火工艺的方法包括高温退火和激光退火，所述氧化硅层进行退火工艺的温度为900～1100℃。在本实施例中，所述高温快速退火温度为1000～1200℃，所述激光退火温度为1000～1300℃，所述退火工艺不仅使应力层的应力充分记忆到NFET上，同时所述高温快速退火有助于有源区101中掺杂离子的扩散，而激光退火使掺杂离子进入衬底硅原子的晶格中，从而产生载流子，改善器件性能。
综上所述，本发明在含有NFET的衬底上形成氧化硅层后，对氧化硅层进行氮化处理，以形成隔绝层。所述隔绝层能够阻隔在后续形成的应力层中的氢进入有源区，从而避免氢与硼发生反应，减小了硼钝化和扩散的流失，从而有效改善NFET阈值电压，提高NFET的性能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (14)

1.一种改善NFET性能的应力层的形成方法，其特征在于，包括以下步骤：
提供包含NFET的衬底；
在所述NFET表面形成氧化硅层；
对所述氧化硅层进行氮化处理，以形成隔绝层；
在所述隔绝层表面形成应力层。
2.如权利要求1所述的改善NFET性能的应力层的形成方法，其特征在于，所述氧化硅层的形成方法为化学气相沉积法。
3.如权利要求1所述的改善NFET性能的应力层的形成方法，其特征在于，所述氧化硅层的厚度为
Figure FSA00000335855400011
4.如权利要求1所述的改善NFET性能的应力层的形成方法，其特征在于，所述氮化处理步骤包括，利用含有氮的等离子体轰击所述氧化硅层。
5.如权利要求4所述的改善NFET性能的应力层的形成方法，其特征在于，所述等离子体轰击时间为10秒～120秒。
6.如权利要求4所述的改善NFET性能的应力层的形成方法，其特征在于，所述等离子体轰击的功率为50W～200W。
7.如权利要求4所述的改善NFET性能的应力层的形成方法，其特征在于，所述含有氮的等离子体为N2，N2O，NH3或N2H2。
8.如权利要求1所述的改善NFET性能的应力层的形成方法，其特征在于，所述隔绝层的材料为氮氧化硅。
9.如权利要求1所述的改善NFET性能的应力层的形成方法，其特征在于，所述隔绝层的厚度为
Figure FSA00000335855400021
10.如权利要求1所述的改善NFET性能的应力层的形成方法，其特征在于，所述应力层的材料为氮化硅。
11.如权利要求1所述的改善NFET性能的应力层的形成方法，其特征在于，所述应力层的厚度为
Figure FSA00000335855400022
12.如权利要求1所述的改善NFET性能的应力层的形成方法，其特征在于，所述应力层的形成步骤包括，利用化学气相沉积法形成氮化硅层；对所述氮化硅层进行退火工艺。
13.如权利要求12所述的改善NFET性能的应力层的形成方法，其特征在于，对所述氮化硅层进行退火工艺的方法包括高温退火和激光退火。
14.如权利要求12所述的改善NFET性能的应力层的形成方法，其特征在于，对所述氧化硅层进行退火工艺的温度为900～1100℃。
CN2010105341606A 2010-11-05 2010-11-05 一种改善nfet性能的应力层的形成方法 Pending CN102468170A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105341606A CN102468170A (zh) 2010-11-05 2010-11-05 一种改善nfet性能的应力层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105341606A CN102468170A (zh) 2010-11-05 2010-11-05 一种改善nfet性能的应力层的形成方法

Publications (1)

Publication Number Publication Date
CN102468170A true CN102468170A (zh) 2012-05-23

Family

ID=46071645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105341606A Pending CN102468170A (zh) 2010-11-05 2010-11-05 一种改善nfet性能的应力层的形成方法

Country Status (1)

Country Link
CN (1) CN102468170A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839815A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的形成方法
CN106952810A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1757101A (zh) * 2003-02-28 2006-04-05 东京毅力科创株式会社 基板处理方法
CN101167177A (zh) * 2005-05-26 2008-04-23 应用材料股份有限公司 制造受应力电晶体结构的集成制程
US20080296631A1 (en) * 2007-05-28 2008-12-04 Neng-Kuo Chen Metal-oxide-semiconductor transistor and method of forming the same
CN101320693A (zh) * 2007-06-06 2008-12-10 台湾积体电路制造股份有限公司 半导体元件的制造方法
CN101847661A (zh) * 2009-03-26 2010-09-29 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1757101A (zh) * 2003-02-28 2006-04-05 东京毅力科创株式会社 基板处理方法
CN101167177A (zh) * 2005-05-26 2008-04-23 应用材料股份有限公司 制造受应力电晶体结构的集成制程
US20080296631A1 (en) * 2007-05-28 2008-12-04 Neng-Kuo Chen Metal-oxide-semiconductor transistor and method of forming the same
CN101320693A (zh) * 2007-06-06 2008-12-10 台湾积体电路制造股份有限公司 半导体元件的制造方法
CN101847661A (zh) * 2009-03-26 2010-09-29 株式会社半导体能源研究所 半导体装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839815A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的形成方法
CN103839815B (zh) * 2012-11-21 2017-09-26 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的形成方法
CN106952810A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN106952810B (zh) * 2016-01-06 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法

Similar Documents

Publication Publication Date Title
US8294224B2 (en) Devices and methods to improve carrier mobility
US8809141B2 (en) High performance CMOS transistors using PMD liner stress
US20060154411A1 (en) CMOS transistors and methods of forming same
CN102486999A (zh) 栅极氧化层的形成方法
US9349823B2 (en) Methods of scaling thickness of a gate dielectric structure, methods of forming an integrated circuit, and integrated circuits
JP2009283527A (ja) 半導体装置およびその製造方法
CN102468171A (zh) 一种改善应力层应力作用的方法
US20050118770A1 (en) Method for introducing hydrogen into a channel region of a metal oxide semiconductor (MOS) device
CN102569082B (zh) 用于制作嵌入式锗硅应变pmos器件结构的方法
CN102468170A (zh) 一种改善nfet性能的应力层的形成方法
CN101452959B (zh) 半导体器件及其制造方法
CN103489770A (zh) 栅极氧化层生长方法以及cmos管制作方法
CN102915968A (zh) Cmos晶体管的制作方法
CN102280379B (zh) 一种应变硅nmos器件的制造方法
CN102024706B (zh) 用于制造半导体器件的方法
KR100850138B1 (ko) 반도체 소자의 게이트 절연막 및 그 형성방법
CN103377933A (zh) Mos晶体管的制造方法
US9064888B2 (en) Forming tunneling field-effect transistor with stacking fault and resulting device
CN103377935B (zh) Mos晶体管的制造方法
US20100025742A1 (en) Transistor having a strained channel region caused by hydrogen-induced lattice deformation
US7102183B2 (en) MOS transistor
KR20000050488A (ko) 듀얼 게이트 구조를 갖는 반도체 장치의 제조 방법
CN105529267A (zh) 一种mosfet器件及其制造方法、电子装置
US20080124879A1 (en) Method for Fabricating Semiconductor Device
JP6110686B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130619

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130619

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130619

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523