CN102460740A - 发光装置以及发光装置的制造方法 - Google Patents

发光装置以及发光装置的制造方法 Download PDF

Info

Publication number
CN102460740A
CN102460740A CN2010800260009A CN201080026000A CN102460740A CN 102460740 A CN102460740 A CN 102460740A CN 2010800260009 A CN2010800260009 A CN 2010800260009A CN 201080026000 A CN201080026000 A CN 201080026000A CN 102460740 A CN102460740 A CN 102460740A
Authority
CN
China
Prior art keywords
light
crystal
emitting device
semiconductor
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800260009A
Other languages
English (en)
Inventor
秦雅彦
佐泽洋幸
山中贞则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN102460740A publication Critical patent/CN102460740A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光装置，具备包含硅的基底基板、与基底基板接触而形成的多个种晶体、与分别对应的种晶体晶格匹配或者准晶格匹配的多个3-5族化合物半导体，其中，在多个3-5族化合物半导体中的至少一个中形成有根据供给的电流来发光的发光元件，在形成了多个3-5族化合物半导体中的发光元件的3-5族化合物半导体以外的至少一个的3-5族化合物半导体中形成有限制供给至所述发光元件的电流的电流限制元件。

Description

发光装置以及发光装置的制造方法
技术领域
本发明涉及一种发光装置以及发光装置的制造方法。
背景技术
以往，公知有排列了多个LED(发光二极管)的LED阵列芯片、以及驱动LED阵列芯片的LED驱动电路(例如专利文献1)。
专利文献1：日本特开平5-16423号公报
发明内容
发明要解决的问题
LED阵列例如使用在打印机头中。一般，驱动LED阵列的LED驱动电路是通过设置在与LED不同的半导体基板上的IC芯片来提供的。在要求高画质、高分辨率的打印机的小型化中，期待着LED阵列芯片以及LED驱动电路的小型化。
作为LED的材料，例如使用如GaAs那样的发光效率好的3-5族化合物半导体。因此，通过在同一GaAs基板形成LED阵列以及LED驱动电路，能够实现LED阵列芯片以及LED驱动电路的小型化。但是，越是能够充分排出由LED驱动电路产生的热，GaAs的热传导率越不高。因而，在GaAs基板形成LED驱动电路的情况下，难以抑制LED驱动电路等的温度上升。当LED驱动电路的温度上升时，打印机头进行热膨胀，因此由打印机头进行印刷的图像的画质劣化。
用于解决问题的方案
为了解决上述课题，在本发明的第1方式中提供一种发光装置，其具备：包含硅的基底基板，与基底基板接触而形成的多个种晶体，以及与分别对应的种晶体晶格匹配或者准晶格匹配的多个3-5族化合物半导体；其中，在多个3-5族化合物半导体中的至少一个中形成有根据被供给的电流来发光的发光元件，在多个3-5族化合物半导体中的形成有发光元件的3-5族化合物半导体以外的至少一个3-5族化合物半导体中，形成有用于限制供给至发光元件的电流的电流限制元件。
该发光装置可以还具备阻挡体，该阻挡体形成在基底基板的上方，具有露出基底基板的至少一部分区域的多个开口，且阻挡结晶生长，多个种晶体形成在多个开口的内部。多个种晶体的组成是Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x1＜1、0≤y1≤1、0≤z1≤1、且0＜x1+y1+z1≤1)。
该发光装置也可以在基底基板内包含组成为Cx2Siy2Gez2Sn1-x2-y2-z2(0≤x2＜1、0＜y2≤1、0≤z2≤1、且0＜x2+y2+z2≤1)的界面区域，其与基底基板和种晶体的界面相接。种晶体中的x1与区域中的x2是x1＞x2的关系，种晶体中的y1与区域中的y2是y1＜y2的关系，种晶体中的z1与区域中的z2是z1＞z2的关系，种晶体中的(1-x1-y1-z1)与区域中的(1-x2-y2-z2)是(1-x1-y1-z1)＞(1-x2-y2-z2)的关系。
基底基板具有与多个种晶体接触的势阱区域，发光元件经由多个种晶体以及势阱区域来与电流限制元件电结合。电流限制元件可以是限制供给至发光元件的电流的电阻元件。电阻元件包含捕获载流子的载流子陷阱。
电流限制元件可以是切换供给至发光元件的电流的晶闸管。晶闸管包含按照P型半导体、N型半导体、P型半导体、及N型半导体的顺序层叠的层叠体。硅具有与接触于多个种晶体的多个3-5族化合物半导体的传导型相同的传导型。该发光装置还具备硅元件，该硅元件形成在基底基板的包含硅的区域，硅元件向发光元件供给电流。可以在阻挡体中等间隔地排列多个开口。
在本发明的第2的方式中，提供一种发光装置的制造方法，具备如下步骤：与表面为硅的基底基板接触而形成多个种晶体；使与分别对应的种晶体晶格匹配或者准晶格匹配的多个3-5族化合物半导体进行结晶生长；在多个3-5族化合物半导体中的至少一个中形成根据供给的电流来发光的发光元件；以及在多个3-5族化合物半导体中的形成了发光元件的3-5族化合物半导体以外的至少一个的3-5族化合物半导体中，形成控制供给至发光元件的电流的电流限制元件。
该发光装置的制造方法可以在形成多个种晶体的步骤与使多个3-5族化合物半导体进行结晶生长的步骤之间，还具备加热多个种晶体的步骤。该发光装置的制造方法可以在形成多个种晶体的步骤之前，还具备如下形成阻挡体的步骤，该阻挡体在基底基板的上方且具有露出基底基板的至少一部分区域的多个开口，并阻挡结晶生长，在形成多个种晶体的步骤中，将多个种晶体形成在多个开口的内部。
附图说明
图1表示发光装置100的截面的一个例子。
图2表示发光装置100的制造过程的截面例子。
图3表示发光装置100的制造过程的截面例子。
图4表示发光装置100的制造过程的截面例子。
图5表示发光装置200的截面的一个例子。
图6表示发光装置200的制造过程的截面例子。
图7表示发光装置200的制造过程的截面例子。
图8A表示发光装置300的截面的一个例子。
图8B表示发光装置300的截面的一个例子。
图9表示发光装置300的制造过程的截面例子。
图10表示发光装置300的制造过程的截面例子。
图11表示发光装置300的制造过程的截面例子。
图12表示发光装置400的截面的一个例子。
图13表示发光装置500的截面的一个例子。
图14表示发光装置600的截面的一个例子。
图15表示发光装置600的制造过程的截面例子。
图16表示发光装置600的制造过程的截面例子。
图17表示发光装置600的制造过程的截面例子。
图18表示发光装置600的制造过程的截面例子。
图19表示发光装置600的制造过程的截面例子。
图20表示发光装置600的制造过程的截面例子。
图21表示发光装置600的制造过程的截面例子。
图22表示发光装置700的截面的一个例子。
具体实施方式
图1表示与一实施方式有关的发光装置100的截面。发光装置100具备：基底基板102、阻挡体106、种晶体112、发光二极管120、电极132、以及电极134。
基底基板102的表面是硅。这里，“表面是硅”意味着至少基板的表面具有包含硅元素的区域。例如基底基板102既可以是如Si晶片那样基板整体包含硅元素，也可以是如SOI(silicon-on-insulator)晶片那样在绝缘层之上具有硅层的结构。此外，基底基板102也可以是在蓝宝石基板、玻璃基板等、由与硅不同的元素构成的基板上形成硅层。基底基板102的硅可以包含杂质。另外，在基底基板102的表面的硅层可形成有自然氧化层等极薄的氧化硅层或者氮化硅层。
基底基板102是单一的基板。基底基板102可以包含高电阻的硅部。例如，图1所示的基底基板102是高电阻Si基板。在基底基板102之上形成有多个种晶体112。也可以在各个种晶体112中形成有发光二极管120。这里，“高电阻”是指大于等于100Ω·cm的电阻范围的电阻。
阻挡体106阻挡结晶生长。例如，在通过外延生长法来使半导体的结晶生长的情况下，在阻挡体106的表面中，阻挡半导体的结晶进行外延生长。其结果是：半导体的结晶在开口108中选择性地进行外延生成。
阻挡体106形成在基底基板102之上。在阻挡体106中形成有露出基底基板102的至少一部分区域的多个开口108。多个开口108是例如规则地排列的。种晶体112也可以形成在多个开口108中的至少一个开口的内部。
阻挡体106例如是氧化硅层、氮化硅层、氮氧化硅层或者层叠了它们的层。阻挡体106的厚度大于等于0.05μm、小于等于5μm。阻挡体106是例如通过热氧化法、CVD法等来形成的。
种晶体112形成在基底基板102之上。具体地说，多个种晶体112分别在阻挡体106的开口108的各个的内部中与基底基板102接触而形成。多个种晶体112与基底基板102晶格匹配或者准晶格匹配。
在本说明书中，“准晶格匹配”是指如下状态：在虽然不是完整的晶格匹配，但是相互接触的2个半导体的晶格常数之差小，晶格不匹配导致的缺陷产生在不显著的范围内，层叠相互接触的2个半导体的状态。此时，各半导体的结晶晶格通过在能够进行弹性变形的范围内进行变形来吸收上述晶格常数之差。例如Ge与GaAs、或者在Ge与InGaP的晶格缓和界限厚度内的层叠状态被称作准晶格匹配。
种晶体112的组成是Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x1＜1、0≤y1≤1、0≤z1≤1、且0＜x1+y1+z1≤1)。例如种晶体112是Ge结晶、SiGe结晶、或者GeSn结晶。种晶体112也可以是由组成、掺杂浓度、半导体层厚不同的多个半导体层构成的层叠体。
在基底基板102内例如还包含组成为Cx2Siy2Gez2Sn1-x2-y2-z2(0≤x2＜1、0＜y2≤1、0≤z2≤1、且0＜x2+y2+z2≤1)的界面区域，其与基底基板102和种晶体112的界面相接，种晶体112中的x1与上述区域中的x2是x1＞x2的关系，种晶体112中的y1与上述区域中的y2是y1＜y2的关系，种晶体112中的z1与上述区域中的z2是z1＞z2的关系，种晶体112中的(1-x1-y1-z1)与上述区域中的(1-x2-y2-z2)是(1-x1-y1-z1)＞(1-x2-y2-z2)的关系。
种晶体112是提供适于形成在这之上的发光二极管120的结晶生长的种晶面的半导体。种晶体112也可以是抑制存在于基底基板102的表面的杂质对发光二极管120的结晶性带去不良影响的半导体。
种晶体112例如是通过外延生长法来形成的。外延生长法包含化学汽相沉积法(称为CVD法)、有机金属汽相沉积法(称为MOCVD法)、分子线外延法(称为MBE法)、或者原子层生长法(称为ALD法。)。岛状的种晶体112可以是如下地形成：在基底基板102之上形成种晶体112的膜，通过由蚀刻等的光刻法来图案化种晶体112。在这种情况下，多个岛状的种晶体112是相互分离地形成的。
优选是加热种晶体112。在种晶体112的内部中，有时根据基底基板102与种晶体112的晶格常数的不同等而产生位移等的晶格缺陷。该晶格缺陷是例如通过加热种晶体112来在种晶体112的内部进行移动。该晶格缺陷在种晶体112的内部进行移动，在位于种晶体112的界面或者种晶体112的内部的吸集区等被捕捉。通过加热种晶体112，种晶体112的缺陷得到降低，种晶体112的结晶性得到提高。种晶体112也可以通过加热非晶质或者多结晶的Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x1＜1、0≤y1≤1、0≤z1≤1、且0＜x1+y1+z1≤1)而形成。
发光二极管120是与种晶体112接触而形成的。多个发光二极管120是与多个种晶体112的各个接触而形成的。多个发光二极管120规则地排列。发光装置100也可以在发光二极管120与种晶体112之间具备其它半导体层。发光二极管120与种晶体112晶格匹配或者准晶格匹配。
发光二极管120例如是由具有整流作用的2个端子构成的电子元件、半导体PN结元件、或者由阴极以及阳极的2个端子构成的半导体元件。例如发光二极管120具有N型半导体122以及P型半导体124。发光二极管120根据供给的电流来发光。具体地说，通过例如向P型半导体124供给比N型半导体122还高的正向偏置电压，从而电流从P型半导体124流向N型半导体122时，发光二极管120进行发光。
N型半导体122以及P型半导体124例如是3-5族化合物半导体。3-5族化合物半导体例如是GaP、GaAs、GaAsP、AlGaAs、InGaP、InGaAsP、AlInGaP、GaN、InGaN、AlGaN、AlInGaN、或者InP。发光二极管120也可以包含形成在3-5族化合物半导体与其它化合物半导体之间的PN结。
N型半导体122以及P型半导体124也可以分别是由组成、掺杂浓度、厚度不同的多个半导体层构成的层叠体。形成N型半导体122与P型半导体124之间的界面中的PN结。该PN结是如下发光部：在向发光二极管120施加正向偏置的情况下，电子从N型半导体、空穴从P型半导体移动到PN结附近的耗尽层，通过电子和空穴进行再结合来发出光。发光二极管120例如是通过外延生长法形成的。外延生长法包含CVD法、MOCVD法、MBE法、以及ALD法。
电极132是与P型半导体124接触而形成的。电极132作为发光二极管120的阳极电极而发挥功能。电极134是与N型半导体122接触而形成的。电极134作为发光二极管的阴极电极而发挥功能。电极132以及电极134将发光二极管120连接在外部电路。电极132以及电极134是通过具有传导性的材料来形成的。电极132以及电极134例如是通过金属形成的。
在P型半导体124为GaAs系半导体的情况下的电极132的材料，例如从P型半导体124侧起依次为AuZn/Au。在P型半导体124为GaN系半导体的情况下的电极132的材料，例如从P型半导体124侧起依次为Ni/Au。同样地，在N型半导体122为GaAs系半导体的情况下的电极134的材料，例如从N型半导体122侧起依次为AuGe/Ni/Au。在N型半导体122为GaN系半导体的情况下的电极134的材料，例如从N型半导体122侧起依次为Ti/Au。电极132以及电极134是通过溅射法、真空蒸镀法等形成的。
在图1中，发光二极管120是从基底基板102侧起依次层叠N型半导体122和P型半导体124来形成的。发光二极管120也可以从基底基板102侧起依次层叠P型半导体和N型半导体来形成。
图2～图4表示发光装置100的制造过程中的截面图。下面，使用附图来说明发光装置100的制造方法。发光装置100的制造方法具备：形成阻挡体的步骤、形成种晶体的步骤、以及形成发光二极管120的步骤。也可以在形成种晶体的步骤、与形成发光二极管120的步骤之间还包含加热种晶体的步骤。
在形成阻挡体的步骤中，在基底基板102之上形成阻挡结晶的生长的阻挡体106，在该阻挡体106中形成露出基底基板102的至少一部分区域的开口108。例如，如图2所示，可以通过热氧化法来在基底基板102的整面形成成为阻挡体106的氧化硅膜，通过蚀刻等光刻法来在该氧化硅膜形成到达基底基板102的多个开口108。
在形成种晶体的步骤中，与开口108的底部的基底基板102接触，在开口108的内部形成种晶体112。例如如图3所示，在开口108的内部与基底基板102接触而通过选择外延法来形成种晶体112。外延生长法包含CVD法、MOCVD法、MBE法、ALD法。种晶体112是通过CVD法来使Ge结晶、SiGe结晶、或者GeSn结晶进行外延生长来形成的。在形成了具有多个开口108的阻挡体106的情况下，在多个开口108的各自的内部形成种晶体112。
在加热种晶体的步骤中，通过加热种晶体112，在种晶体112的内部，由于基底基板102与种晶体112的晶格常数的不同等而产生的位移等的晶格缺陷得到降低，种晶体112的结晶性得到提高。在加热种晶体的步骤中，也可以分为多个步骤来加热种晶体112。例如，加热包含：以没有到达种晶体112的熔点的温度来实施高温加热的步骤、以及以比高温加热的温度低的温度来实施低温加热的步骤。也可以重复多次这种二步骤的加热。
在种晶体112具有SixGe1-x(0≤x＜1)的组成的情况下，高温加热的温度例如是大于等于850℃、小于等于900℃且时间例如是大于等于2分钟、小于等于10分钟。低温加热的温度例如是大于等于650℃、小于等于780℃、且时间例如是大于等于2分钟、小于等于10分钟。例如重复10次这种二步骤的加热。
在形成发光二极管120的步骤中，与加热的种晶体112接触，形成与种晶体112进行晶格匹配或者准晶格匹配的N型半导体122以及P型半导体124。例如如图4所示，在种晶体112之上依次使N型半导体122以及P型半导体124进行选择外延生长。在形成了多个种晶体112的情况下，可以在多个种晶体112的各个中形成N型半导体122以及P型半导体124。
外延生长法包含CVD法、MOCVD法、MBE法、以及ALD法。发光二极管120是例如使GaAs、AlGaAs、InGaP、GaN等的3-5族化合物半导体通过MOCVD法进行外延生长来形成的。外延生长是如下地进行的。首先将MOCVD炉内以高纯度氢气充分置换之后，开始具有种晶体112的基底基板102的加热。结晶生长时的基板温度例如是450℃～800℃。在基底基板102在适当的温度下稳定后向炉内导入砷原料、磷原料或者氮原料。接着导入镓原料、铝原料或者铟原料，依次使N型半导体122以及P型半导体124进行外延生长。
作为3族元素原料，能够使用三甲基镓(TMG)以及三甲基铝(TMA)、三甲基铟(TMI)等。作为5族元素原料气体，例如使用三氢化砷(AsH3)、叔丁基胂((CH3)3CAsH2)、磷化氢(PH3)、叔丁基膦((CH3)3CPH2)、氨(NH3)等。作为原料的载流子气体，能够使用高纯度氢气。N型杂质元素包含Si、S、Se、以及Te。P型杂质元素包含C、Ge、Be、Mg、Zn、以及Cd。
外延生长条件例如是反应炉内压力0.1atm、生长温度650℃、生长速度大于等于0.1μm/hr、小于等于3μm/hr。除此之外，也能够如下地进行外延生长。首先以反应炉内压力0.1atm、生长温度550℃、生长速度大于等于0.1μm/hr、小于等于1μm/hr，使30nm左右的GaAs进行外延生长，之后暂且中断生长。维持砷原料环境且升温到650℃为止，再次以反应炉内压力0.1atm、生长温度650℃、生长速度大于等于0.1μm/hr、小于等于3μm/hr来进行外延生长。
形成电极132以及电极134，完成发光装置100。能够如下地形成这些电极。首先，在应该形成这些电极的位置形成具有开口的抗蚀剂掩模图案。接着，例如通过溅射法来蒸镀成为电极的金属。在发光二极管120是由GaAs系半导体形成的情况下，作为电极132从基底基板102侧起依次形成AuZn/Au，作为电极134从基底基板102侧起依次形成AuGe/Ni/Au。在发光二极管120是由GaN系半导体形成的情况下，作为电极132从基底基板102侧起依次形成Ni/Au，作为电极134从基底基板102侧依次形成Ti/Au。最后通过剥离抗蚀剂来完成电极132以及电极134。
图5表示与其它实施方式有关的发光装置200的截面图。发光装置200具备：基底基板102、阻挡体106、种晶体112、晶闸管220、栅极电极232、阴极电极234、以及阳极电极236。基底基板102、阻挡体106、以及种晶体112已经在图1中进行了说明，因此省略其说明。
这里，晶闸管220是能够以大于等于3个PN结的结构来进行ON-OFF的切换的切换元件、或者具有PNPN结构并进行切换动作的元件。以P型半导体/N型半导体/P型半导体/N型半导体表示的层叠体是指以P型半导体、N型半导体、P型半导体、N型半导体的顺序层叠得到的层叠体、或者以N型半导体、P型半导体、N型半导体、P型半导体的顺序层叠的层叠体。例如在图5中，晶闸管220是从基底基板102侧起依次层叠P型半导体222、N型半导体224、P型半导体226、以及N型半导体228来形成的。晶闸管220也可以是从基底基板102侧依次层叠N型半导体、P型半导体、N型半导体以及P型半导体来形成的。
晶闸管220是通过根据输入在栅极电极232的控制信号来切换导通状态以及非导通状态来限制供给至发光元件的电流的电流限制元件。晶闸管220是与种晶体112接触而形成的。在晶闸管220中，例如可以是：晶闸管220的最下层的P型半导体222是与种晶体112接触而形成的，之后依次形成N型半导体224、P型半导体226、以及N型半导体228。
多个晶闸管220可以与多个种晶体112的各个接触而形成。可以规则地排列多个晶闸管220。晶闸管220也可以经由其它半导体层来形成在种晶体112之上。晶闸管220与种晶体112晶格匹配或者准晶格匹配。
晶闸管220可以具有3-5族化合物半导体。3-5族化合物半导体例如是GaP、GaAs、GaAsP、AlGaAs、InGaP、InGaAsP、AlInGaP、GaN、InGaN、或者InP。
P型半导体222、N型半导体224、P型半导体226、以及N型半导体228也可以分别是由组成、掺杂浓度、厚度不同的多个半导体层构成的层叠体。晶闸管220例如是通过外延生长法来形成的。外延生长法包含CVD法、MOCVD法、MBE法、以及ALD法。
栅极电极232是与成为晶闸管220的栅极的P型半导体226接触而形成的。栅极电极232将P型半导体226连接在外部电路，接受栅极控制信号的输入。栅极电极232是通过具有传导性的材料来形成的。栅极电极232是例如由金属来形成的。在晶闸管220具有GaAs系半导体的情况下，栅极电极232的材料例如从半导体侧起依次是AuZn/Au。在晶闸管220具有GaN系半导体的情况下，栅极电极232的材料例如从半导体侧起依次是Ni/Au。栅极电极232是通过溅射法、真空蒸镀法等来形成的。
阴极电极234是与N型半导体228接触而形成的。阴极电极234在应该供给驱动电流的外部电路连接晶闸管220。阴极电极234例如向外部电路输出驱动电流。阴极电极234是通过具有传导性的材料来形成的。阴极电极234例如是通过金属来形成的。在晶闸管220具有GaAs系半导体的情况下，阴极电极234的材料例如从半导体侧依次是AuGe/Ni/Au。在晶闸管220具有GaN系半导体的情况下，阴极电极234例如从半导体侧依次是Ti/Au。阴极电极234是通过溅射法、真空蒸镀法等来形成的。
阳极电极236是与P型半导体222接触而形成的。阳极电极236例如将晶闸管220连接在电源。阳极电极236从该电源接受阴极电极234应该供给至外部电路的驱动电流。阳极电极236是通过具有传导性的材料来形成的。阳极电极236例如是通过金属来形成的。在晶闸管220具有GaAs系半导体的情况下，阳极电极236的材料例如从半导体侧起依次是AuZn/Au。在晶闸管220具有GaN系半导体的情况下，阳极电极236例如从半导体侧起依次是Ni/Au。阳极电极236是通过溅射法、真空蒸镀法等来形成的。
图6以及图7表示发光装置200的制造过程中的截面图。下面，使用附图来说明发光装置200的制造方法。发光装置200的制造方法具备：形成阻挡体的步骤、形成种晶体的步骤、以及形成晶闸管220的步骤。另外，在形成种晶体的步骤与形成晶闸管220的步骤之间，可以包含加热种晶体的步骤。与发光装置100同样地，通过形成阻挡体的步骤、形成种晶体的步骤以及加热种晶体的步骤，能够获得图3所示的半导体基板。
如图6所示，在形成晶闸管220的步骤中，与加热的种晶体112接触，形成与种晶体112进行晶格匹配或者准晶格匹配的P型半导体222、N型半导体224、P型半导体226、以及N型半导体228。例如通过选择外延生长法，在种晶体112之上依次形成P型半导体222、N型半导体224、P型半导体226以及N型半导体228。在形成了多个种晶体112的情况下，在多个种晶体112的各个中形成P型半导体222、N型半导体224、P型半导体226、以及N型半导体228。外延生长是能够使用与发光装置100的制造方法相同的方法、条件、以及原料气体等来实施。
如图7所示，通过蚀刻等光刻法来形成阴极台面以及栅极台面，如图5所示，通过形成栅极电极232、阴极电极234以及阳极电极236来完成发光装置200。栅极电极232、阴极电极234以及阳极电极236是如下地完成的：在应该形成栅极电极232、阴极电极234以及阳极电极236的位置中形成具有开口的抗蚀剂掩模图案，在这之上通过溅射法来堆积作为电极材料的金属之后，剥离抗蚀剂。
如以上说明那样，发光装置200通过具有进行切换动作的晶闸管220，能够限制流过发光装置200的驱动电流的大小。其结果是：能够防止发光装置200的温度过度上升。
图8A表示与其它实施方式有关的发光装置300的截面。发光装置300具备：基底基板102、阻挡体106、种晶体112、发光二极管120、电极132、电阻元件320、以及电极332。基底基板102、阻挡体106、种晶体112、发光二极管120以及电极132已经在图1中进行了说明，因此省略其说明。
电阻元件320是限制供给至发光二极管120的电流的电流限制元件的一个例子。电阻元件320例如是包含在驱动发光二极管120的电路的元件。电阻元件320是与种晶体112接触而形成的。多个电阻元件320也可以与多个种晶体112的各个接触而形成。例如规则地排列多个电阻元件320。发光装置300也可以在电阻元件320与种晶体112之间具有其它半导体层。
电阻元件320例如是3-5族化合物半导体。3-5族化合物半导体例如是GaP、GaAs、GaAsP、AlGaAs、InGaP、InGaAsP、AlInGaP、GaN、InGaN、AlGaN、AlInGaN、或者InP。电阻元件320也可以是由组成、掺杂浓度、厚度不同的多个半导体层构成的层叠体。电阻元件320例如是通过CVD法、MOCVD法、MBE法、或者ALD法来形成的。
电阻元件320的电阻值能够通过组成、掺杂浓度、截面积、厚度(长度)等来进行调整。电阻元件320的电阻值能够通过电阻元件320的内部结构来进行调整。例如通过向半导体添加形成深陷阱能级的元素来设置载流子陷阱，而能够形成电阻元件320。也可以通过调整该元素的添加量来调整电阻值。
电极332是与电阻元件320接触而形成的，将电阻元件320连接在外部电路。电极332是通过具有传导性的材料来形成的。电极332例如是通过金属来形成的。电极332的材料例如从电阻元件侧起依次是AuGe/Ni/Au。电极332是通过溅射法、真空蒸镀法等来形成的。
图8B表示与其它实施方式有关的发光装置300的截面。在同图中的发光装置300代替图8A所示的发光装置300中的电阻元件320，具有在图5中说明的晶闸管220。晶闸管220是从基底基板102侧起依次层叠P型半导体222、N型半导体224、P型半导体226、以及N型半导体228来形成的。
晶闸管220通过根据输入栅极电极232的控制信号来切换导通状态以及非导通状态来限制供给至发光二极管120的电流。例如晶闸管220：将晶闸管220的阴极电极234连接在电源，以晶闸管220的阴极电极234连接在发光二极管120的电极132的状态，根据输入在栅极电极232的控制信号的电压，经由晶闸管220来限制供给至发光二极管120的驱动电流。晶闸管220也可以是：以在发光二极管120的电极134连接晶闸管220的阳极电极236、晶闸管220的阴极电极234进行接地的状态，根据输入在栅极电极232的控制电压的电压来限制发光二极管120所输出的驱动电流。
发光装置300也可以具备晶闸管220以及电阻元件320这2个。也可以是：电阻元件320限制供给至发光二极管120的电流，晶闸管220控制供给至发光二极管120的电流。
图9～图11表示发光装置300的制造过程中的截面图。下面，使用附图来说明发光装置300的制造方法。发光装置300的制造方法具备：形成阻挡体106的步骤、形成种晶体112的步骤、以及形成电阻元件320的步骤。另外，可以在形成种晶体的步骤与形成电阻元件320的步骤之间还包含加热种晶体的步骤。与发光装置100同样地，通过形成阻挡体的步骤、形成种晶体的步骤、以及加热种晶体的步骤，能够获得图3所示的半导体基板。
如图9所示，在形成电阻元件320的步骤中，与加热的种晶体112接触而形成电阻元件320。电阻元件320例如是通过CVD法、MOCVD法、MBE法、或者ALD法来形成的。在形成了多个种晶体112的情况下，可以在多个种晶体112的各个中形成电阻元件320。
例如，在通过MOCVD法来形成3-5族化合物半导体的电阻元件320的情况下，使用上述的方法、条件以及原料气体等。电阻元件320的电阻值能够通过控制杂质元素的添加量来进行调整。另外，能够通过调整5族原料相对于3族原料的摩尔供给比来调整导入到电阻元件320的载流子浓度，因此能够调整电阻值。
如图10所示，通过蚀刻等光刻法来消除位于应该形成发光二极管的部位的电阻元件320。例如能够形成覆盖该部位以外的部分的抗蚀剂掩模，通过蚀刻来消除该部位的电阻元件320。如图11所示，消除电阻元件320，与露出的种晶体112接触而形成发光二极管120。发光二极管120的形成方法可以与发光装置100的制造方法中的方法相同。
如图8A以及图8B所示，通过形成电极132以及电极332来完成发光装置300。电极是通过如下来形成的：在掩模图案之上通过溅射法来堆积作为电极材料的金属之后，剥离掩模。
如以上说明那样，发光装置300通过具有限制电流的电阻元件320或者晶闸管220，能够限制供给至发光二极管120的电流的大小。其结果是：能够防止发光装置300的温度过度上升。
图12表示与其它实施方式有关的发光装置400的截面。发光装置400具备：基底基板402、势阱区域404、阻挡体106、种晶体112、发光二极管120、以及电极132。发光装置400与图1所示的发光装置100相比，不同点在于基底基板402存在势阱区域404。关于阻挡体106、种晶体112、发光二极管120、以及电极132，已经在图1中进行了说明，因此省略说明。
基底基板402的表面是硅。基底基板402具有势阱区域404。基底基板102是包含高电阻的硅部的、例如高电阻Si基板。另一方面，基底基板402是包含中电阻或者低电阻的硅部的、例如中电阻或者低电阻的Si基板。基底基板402是单一的基板。这里，“中电阻”是指1～数十Ω·cm的电阻范围的电阻，“低电阻”是指0.001～0.2Ω·cm的电阻范围的电阻。
势阱区域404与种晶体112接触、且从上述硅电分离。例如势阱区域404具有与基底基板402不同的传导型，在势阱区域404与基底基板402的界面中形成PN结。通过该PN结，势阱区域404和基底基板402电分离。种晶体112是与势阱区域404接触而形成的。发光二极管120经由种晶体112来与势阱区域404电结合。在图12中，也可以代替发光二极管120而设置晶闸管或者电阻元件。
图13表示与其它实施方式有关的发光装置500的截面图。发光装置500具备：基底基板502、阻挡体106、种晶体112、发光二极管120、以及电极132。发光装置500与图1所示的发光装置100相比，只有基底基板502不同。关于阻挡体106、种晶体112、发光二极管120、以及电极132，已经在图1中进行了说明，因此省略说明。
基底基板502的表面是硅。基底基板502包含中电阻或者低电阻的硅部。例如图13所示的基底基板502可以是中电阻或者低电阻的Si基板。基底基板502的传导型与接触在种晶体112的N型半导体122的传导型相同。多个发光二极管120经由种晶体112以及基底基板502来电并联连接。
图14表示与其它实施方式有关的发光装置600的截面。发光装置600具备：基底基板102、阻挡体106、种晶体112、发光二极管120、电极132、势阱区域603、电阻元件642、漏极652、栅极绝缘层654、栅极电极656、以及源极658。关于基底基板102、阻挡体106、种晶体112、发光二极管120、以及电极132，已经在图1中进行了说明，因此省略说明。
势阱区域603、漏极652、栅极绝缘层654、栅极电极656以及源极658构成形成在基底基板102的硅部的FET(场效应晶体管)。该FET的漏极652经由电阻元件642、势阱区域404、以及种晶体112来与发光二极管120电连接。该FET包含在驱动发光二极管120的驱动电路。
电阻元件642形成在基底基板102的硅部。在驱动发光二极管120的驱动电路包含电阻元件642。电阻元件642的电阻值能够通过组成、掺杂浓度、截面积、长度等来进行调整。
图15～图21表示发光装置600的制造过程的截面图。下面，使用附图来说明发光装置600的制造方法。发光装置600的制造方法具备：形成硅元件的步骤、形成阻挡体106的步骤、形成种晶体112的步骤、以及形成发光二极管120的步骤。
在形成硅元件的步骤中，如图15所示，在高电阻Si基底基板102之上形成掩模图案672，通过离子注入来形成势阱区域603。掩模图案672例如是光抗蚀剂掩模。掩模图案672可以是由氧化硅、氮化硅、或者它们的层叠体构成的掩模。
例如，能够通过如下来形成掩模图案672：通过CVD来在基底基板102的表面形成了氧化硅膜之后，通过蚀刻等的光刻法来在应该形成势阱区域603的部位形成氧化硅膜的开口674。在形成N型势阱的情况下，注入磷(P)等的5族元素离子。在形成P型势阱的情况下，注入硼(B)等的3族元素离子。也可以在离子注入之后，为了使注入的离子进行扩散而实施加热基底基板102的扩散加热。
如图16所示，消除掩模图案672，依次地堆积构成栅极绝缘层的氧化硅膜675以及构成栅极电极的多晶硅膜676。氧化硅膜675以及多晶硅膜676是能够通过CVD法来成膜。在应该形成氧化硅膜675以及多晶硅膜676中的漏极652以及源极658的部位，通过蚀刻等的光刻法形成开口677来进行离子注入。漏极652以及源极658的传导型与势阱区域603的传导型相反。也可以在离子注入后实施扩散加热。
如图17所示，通过蚀刻等的光刻法来消除应该形成栅极绝缘层654以及栅极电极656的部位以外的氧化硅膜675以及多晶硅膜676。接着，形成用于形成电阻元件的掩模图案678。掩模图案678例如是光抗蚀剂掩模。掩模图案678也可以是由氧化硅、氮化硅、或者它们的层叠体构成的掩模。
接着，在与应该形成电阻元件的位置相对应的掩模图案678的一部分区域中形成开口682。可以通过与掩模图案672相同的方法来形成掩模图案678。并且，通过经由开口682向基底基板102进行离子注入来形成电阻元件642。电阻元件642的传导型与漏极652以及源极658的传导型相同。通过开口682的形状以及离子注入量，能够调整电阻元件642的电阻值。
在形成阻挡体106的工序中，如图18所示，形成覆盖形成在基底基板102的硅部的FET以及电阻元件642的阻挡体106，在阻挡体106形成到达基底基板102的开口108。例如，通过CVD法来在基底基板102的整面形成成为阻挡体106的氧化硅膜，通过蚀刻等光刻法来在应该形成种晶体112的部位形成到达基底基板102的开口108。接着，如图18所示，通过进行离子注入如图19所示那样形成势阱区域404。势阱区域404的传导型与漏极652以及源极658的传导型相同。
在形成种晶体112的步骤中，如图20所示，在开口108的内部通过选择外延生长法来形成组成为Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x1＜1、0≤y1≤1、0≤z1≤1、且0＜x1+y1+z1≤1)的种晶体112。外延生长法例如包含CVD法、MOCVD法、MBE法、ALD法。例如作为种晶体112，可以通过CVD法来形成SiGe结晶。在阻挡体106的表面中，阻挡种晶体112的外延生长，因此在开口108的内部中，种晶体112选择性地进行外延生成。可以加热种晶体112。
在形成发光二极管120的步骤中，如图21所示，与种晶体112接触而形成与种晶体112进行晶格匹配或者准晶格匹配的N型半导体122以及P型半导体124。之后，如图14所示，形成电极132。电极132的形成方法与发光装置100相同，因此省略说明。
以上的说明不限于发光装置600的制造方法中的各工艺的顺序。例如也可以首先完成形成阻挡体106的步骤、形成种晶体112的步骤、以及形成发光二极管120的步骤之后，形成硅元件。
图22表示作为其它实施方式的发光装置700的截面的一个例子。发光装置700具备：基底基板102、阻挡体106、种晶体112、发光二极管120、以及电极132。发光装置700包含与图1所示的发光装置100相同的结构要素，但是与发光装置100相比，包含更多的发光二极管120，不同点如下。
在阻挡体106中，规则地排列有多个开口108。在该多个开口108中的一部分开口的各个中形成种晶体112。可以在种晶体112之上形成发光二极管120。也可以规则地排列该多个发光二极管120。图22表示将多个发光二极管120横排一列的例子。例如通过这样排列发光二极管120，能够构成LED阵列。该LED阵列例如用于打印机头。
这里，“规则地排列”是指按照某个固定的规则来进行排列。例如，包含：在x轴方向以固定的间隔排列为一列、在y轴方向以固定的间隔排列为一列、在x轴以及y轴分别以固定的间隔排列为晶格状、或者排列为交错晶格状等。例如，也可以是：多个开口规则地排列为晶格状，在多个开口的一部分开口中设置单元。这些单元也可规则地以晶格交错的方式在相邻的列之间排列方式不同的方式进行设置。这些单元中的至少一部分或者全部也可以作为发光单元而发挥功能。开口的排列的规则性、和单元的排列的规则性既可以相同，也可以不同。
各发光二极管120可以分别具有驱动该发光二极管120的电路。该驱动电路包含例如图8A所示的电阻元件320或者图8B所示的晶闸管220。该驱动电路也可以包含图14所示的硅元素。例如该驱动电路包含形成在硅的晶体管以及电阻元件等，该硅包含于基底基板102。
在图22中，表示了发光装置700具有多个发光二极管120的例子，但是发光装置700也可以具有多个晶闸管。另外，也可以在上述多个开口108中的一部分开口的各个中形成种晶体112，形成图8A所示的电阻元件320。也可以规则地排列该多个电阻元件320。
附图标记
100发光装置，102基底基板，106阻挡体，108开口，112种晶体，120发光二极管，122N型半导体，124P型半导体，132电极，134电极，200发光装置，220晶闸管整流器，222P型半导体，224N型半导体，226P型半导体，228N型半导体，232栅电极，234阴极电极，236阳极电极，300发光装置，320电阻元件，332电极，400发光装置，402基底基板，404势阱区域，500发光装置，502基底基板，600发光装置，603势阱区域，642电阻元件，652漏极，654栅极绝缘层，656栅极电极，658源极，672掩模图案，674开口，675氧化硅膜676多晶硅膜，677开口，678掩模图案，682开口，700发光装置

Claims (17)

1.一种发光装置，具备：
包含硅的基底基板，
与所述基底基板接触而形成的多个种晶体，以及
与分别对应的种晶体晶格匹配或者准晶格匹配的多个3-5族化合物半导体；
其中，在所述多个3-5族化合物半导体中的至少一个中形成有根据被供给的电流而发光的发光元件；
在所述多个3-5族化合物半导体中的形成有所述发光元件的3-5族化合物半导体以外的至少一个3-5族化合物半导体中，形成有用于限制供给至所述发光元件的电流的电流限制元件。
2.根据权利要求1所述的发光装置，
还具备阻挡体，该阻挡体形成在所述基底基板的上方，具有露出所述基底基板的至少一部分区域的多个开口，且阻挡结晶生长，
所述多个种晶体形成在所述多个开口的内部。
3.根据权利要求1所述的发光装置，
所述多个种晶体的组成是Cx1Siy1Gez1Sn1-x1-y1-z1，其中，0≤x1＜1、0≤y1≤1、0≤z1≤1、且0＜x1+y1+z1≤1。
4.根据权利要求3所述的发光装置，
在所述基底基板内包含组成为Cx2Siy2Gez2Sn1-x2-y2-z2的界面区域，其与所述基底基板和所述种晶体的界面相接，Cx2Siy2Gez2Sn1-x2-y2-z2中，0≤x2＜1、0＜y2≤1、0≤z2≤1、且0＜x2+y2+z2≤1，
所述种晶体中的x1与所述区域中的x2是x1＞x2的关系，
所述种晶体中的y1与所述区域中的y2是y1＜y2的关系，
所述种晶体中的z1与所述区域中的z2是z1＞z2的关系，
所述种晶体中的(1-x1-y1-z1)与所述区域中的(1-x2-y2-z2)是(1-x1-y1-z1)＞(1-x2-y2-z2)的关系。
5.根据权利要求1所述的发光装置，
所述基底基板具有与所述多个种晶体接触的势阱区域，
所述发光元件经由所述多个种晶体以及所述势阱区域与所述电流限制元件电结合。
6.根据权利要求1所述的发光装置，
所述电流限制元件是限制供给至所述发光元件的电流的电阻元件。
7.根据权利要求6所述的发光装置，
所述电阻元件包含捕获载流子的载流子陷阱。
8.根据权利要求1所述的发光装置，
所述电流限制元件是切换供给至所述发光元件的电流的晶闸管。
9.根据权利要求8所述的发光装置，
所述晶闸管包含依次层叠P型半导体、N型半导体、P型半导体、以及N型半导体而成的层叠体。
10.根据权利要求1所述的发光装置，
所述硅具有与接触于所述多个种晶体的所述多个3-5族化合物半导体的传导型相同的传导型。
11.根据权利要求1所述的发光装置，
还具备硅元件，该硅元件形成在所述基底基板的包含所述硅的区域，
所述硅元件向所述发光元件供给电流。
12.根据权利要求2所述的发光装置，
在所述阻挡体中等间隔地排列有所述多个开口。
13.一种发光装置的制造方法，具备如下步骤：
与表面为硅的基底基板接触而形成多个种晶体；
使与分别对应的种晶体晶格匹配或者准晶格匹配的多个3-5族化合物半导体结晶生长；
在所述多个3-5族化合物半导体中的至少一个中形成根据供给的电流来发光的发光元件；以及
在所述多个3-5族化合物半导体中的形成有所述发光元件的3-5族化合物半导体以外的至少一个的3-5族化合物半导体，形成控制供给至所述发光元件的电流的电流限制元件。
14.根据权利要求13所述的发光装置的制造方法，
在形成所述多个种晶体的步骤与使所述多个3-5族化合物半导体进行结晶生长的步骤之间，还具备加热所述多个种晶体的步骤。
15.根据权利要求13所述的发光装置的制造方法，
在形成所述多个种晶体的步骤之前，还具备形成阻挡体的步骤，该阻挡体形成于所述基底基板的上方且具有露出所述基底基板的至少一部分区域的多个开口，并阻挡结晶生长，
在形成所述多个种晶体的步骤中，将所述多个种晶体形成在所述多个开口的内部。
16.一种半导体基板，具备：
包含硅的基底基板，
与所述基底基板接触而形成的多个种晶体，以及
与分别对应的种晶体晶格匹配或者准晶格匹配的多个3-5族化合物半导体；
所述多个3-5族化合物半导体中的至少一个是能够成为根据供给的电流来输出光的发光半导体的半导体；
所述多个3-5族化合物半导体中的能够成为所述发光半导体的半导体以外的至少一个的3-5族化合物半导体，包含依次层叠P型半导体、N型半导体、P型半导体、以及N型半导体而成的层叠体。
17.一种半导体基板的制造方法，具备如下步骤：
与表面为硅的基底基板接触而形成多个种晶体；以及
使与分别对应的种晶体晶格匹配或者准晶格匹配的多个3-5族化合物半导体进行结晶生长，
其中，使所述多个3-5族化合物半导体进行结晶生长的步骤包含：
形成能够成为根据供给的电流而输出光的发光半导体的半导体，作为所述多个3-5族化合物半导体中的至少一个的步骤；以及
依次层叠P型半导体、N型半导体、P型半导体、以及N型半导体而形成所述多个3-5族化合物半导体中的能够成为所述发光半导体的半导体以外的至少一个3-5族化合物半导体的步骤。
CN2010800260009A 2009-06-19 2010-06-17 发光装置以及发光装置的制造方法 Pending CN102460740A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-146760 2009-06-19
JP2009146760 2009-06-19
PCT/JP2010/004050 WO2010146865A1 (ja) 2009-06-19 2010-06-17 発光デバイスおよび発光デバイスの製造方法

Publications (1)

Publication Number Publication Date
CN102460740A true CN102460740A (zh) 2012-05-16

Family

ID=43356195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800260009A Pending CN102460740A (zh) 2009-06-19 2010-06-17 发光装置以及发光装置的制造方法

Country Status (6)

Country Link
US (1) US20120086044A1 (zh)
JP (1) JP2011023713A (zh)
KR (1) KR20120027005A (zh)
CN (1) CN102460740A (zh)
TW (1) TW201108459A (zh)
WO (1) WO2010146865A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105788468A (zh) * 2014-12-23 2016-07-20 严敏 复合led玻璃基板磊晶显示模组的制造方法和显示模组
CN110416249A (zh) * 2019-08-21 2019-11-05 扬州中科半导体照明有限公司 一种半导体发光器件及其制作方法
CN113552783A (zh) * 2016-03-22 2021-10-26 富士胶片商业创新有限公司 发光部件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985322B2 (ja) 2012-03-23 2016-09-06 株式会社東芝 半導体発光装置及びその製造方法
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US9177992B2 (en) * 2013-01-09 2015-11-03 Nthdegree Technologies Worldwide Inc. Active LED module with LED and transistor formed on same substrate
KR20170129983A (ko) 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
KR102648463B1 (ko) * 2017-11-07 2024-03-19 엘지디스플레이 주식회사 발광 소자, 디스플레이 집적 회로 및 마이크로 디스플레이 장치
KR102054951B1 (ko) * 2018-06-18 2019-12-12 (주)라이타이저 디스플레이 장치 및 서브 마이크로 발광 다이오드 디스플레이의 제조 방법
KR102530068B1 (ko) 2018-06-26 2023-05-08 삼성전자주식회사 발광 소자 패키지, 이를 포함하는 디스플레이 장치, 및 그 제조 방법
US11322542B2 (en) 2020-03-27 2022-05-03 Harvatek Corporation Light-emitting diode (LED) assembly and method of manufacturing an LED cell of the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068555A (ja) * 1998-08-19 2000-03-03 Hitachi Ltd 照明システム
JP2002299251A (ja) * 2001-03-29 2002-10-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2002299598A (ja) * 2001-04-03 2002-10-11 Fujitsu Ltd 半導体装置
JP2007073873A (ja) * 2005-09-09 2007-03-22 Showa Denko Kk 半導体素子
JP2007096331A (ja) * 2005-09-27 2007-04-12 Philips Lumileds Lightng Co Llc Ｉｉｉ−ｖ族発光デバイスを成長させるための基板
JP2007180460A (ja) * 2005-12-28 2007-07-12 Kyocera Corp 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置
JP2008117962A (ja) * 2006-11-06 2008-05-22 Yokogawa Electric Corp 半導体リレー
JP2008532294A (ja) * 2005-03-11 2008-08-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 新規なＧｅＳｉＳｎベースの化合物、テンプレート、及び半導体構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164118A (ja) * 1984-09-05 1986-04-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS62213117A (ja) * 1986-03-13 1987-09-19 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH01223720A (ja) * 1988-03-02 1989-09-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP3121202B2 (ja) * 1994-05-10 2000-12-25 エア・ウォーター株式会社 発光素子およびその製法
US5798535A (en) * 1996-12-20 1998-08-25 Motorola, Inc. Monolithic integration of complementary transistors and an LED array
JP4054480B2 (ja) * 1999-05-18 2008-02-27 キヤノン株式会社 Ｓｉ基板上の光電融合デバイス構造、その製造方法、及び成膜方法
JP4649701B2 (ja) * 2000-04-24 2011-03-16 富士ゼロックス株式会社 自己走査型発光装置
JP2003243695A (ja) * 2002-02-21 2003-08-29 Sony Corp 発光素子およびその製造方法並びに表示装置
TWI229463B (en) * 2004-02-02 2005-03-11 South Epitaxy Corp Light-emitting diode structure with electro-static discharge protection
KR100616543B1 (ko) * 2004-04-28 2006-08-29 삼성전기주식회사 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
WO2010134334A1 (ja) * 2009-05-22 2010-11-25 住友化学株式会社 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
US8455856B1 (en) * 2010-04-09 2013-06-04 Stc.Unm Integration of LED driver circuit with LED

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068555A (ja) * 1998-08-19 2000-03-03 Hitachi Ltd 照明システム
JP2002299251A (ja) * 2001-03-29 2002-10-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2002299598A (ja) * 2001-04-03 2002-10-11 Fujitsu Ltd 半導体装置
JP2008532294A (ja) * 2005-03-11 2008-08-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 新規なＧｅＳｉＳｎベースの化合物、テンプレート、及び半導体構造
JP2007073873A (ja) * 2005-09-09 2007-03-22 Showa Denko Kk 半導体素子
JP2007096331A (ja) * 2005-09-27 2007-04-12 Philips Lumileds Lightng Co Llc Ｉｉｉ−ｖ族発光デバイスを成長させるための基板
JP2007180460A (ja) * 2005-12-28 2007-07-12 Kyocera Corp 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置
JP2008117962A (ja) * 2006-11-06 2008-05-22 Yokogawa Electric Corp 半導体リレー

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105788468A (zh) * 2014-12-23 2016-07-20 严敏 复合led玻璃基板磊晶显示模组的制造方法和显示模组
CN113552783A (zh) * 2016-03-22 2021-10-26 富士胶片商业创新有限公司 发光部件
CN110416249A (zh) * 2019-08-21 2019-11-05 扬州中科半导体照明有限公司 一种半导体发光器件及其制作方法
CN110416249B (zh) * 2019-08-21 2024-06-07 扬州中科半导体照明有限公司 一种半导体发光器件及其制作方法

Also Published As

Publication number Publication date
KR20120027005A (ko) 2012-03-20
TW201108459A (en) 2011-03-01
JP2011023713A (ja) 2011-02-03
WO2010146865A1 (ja) 2010-12-23
US20120086044A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
CN102460740A (zh) 发光装置以及发光装置的制造方法
US11923401B2 (en) III-nitride multi-wavelength LED arrays
JP7450122B2 (ja) エッチング停止層を有するｉｉｉ族－窒化物マルチ波長ｌｅｄアレイ
WO2010140370A1 (ja) 光デバイス、半導体基板、光デバイスの製造方法、および半導体基板の製造方法
WO2007086345A1 (ja) 半導体発光装置及びその製造方法
CN101171694A (zh) 氮化物半导体元件及其制法
US8890213B2 (en) Semiconductor wafer, electronic device, a method of producing semiconductor wafer, and method of producing electronic device
US20210193731A1 (en) III-Nitride Multi-Wavelength LED Arrays
JP7423787B2 (ja) Ｉｉｉ族窒化物マルチ波長ｌｅｄアレイ
CN116490983A (zh) 可由电压控制的单片原生rgb阵列
CN101599518B (zh) 光电组件及其制造方法
JP4058592B2 (ja) 半導体発光素子及びその製造方法
CN101197406A (zh) Ⅲ-ⅴ族发光金属半导体场效应晶体管及其制备方法
US20240162379A1 (en) Semiconductor device and manufacturing method therefor
KR102113104B1 (ko) 디스플레이 장치 및 그의 제조 방법
CN115606010A (zh) 半导体结构及其制作方法
KR200235629Y1 (ko) 비정질 질화알루미늄인듐갈륨 발광다이오드
KR200235615Y1 (ko) 비정질 질화알루미늄인듐갈륨 발광다이오드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516