CN102456695A - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN102456695A
CN102456695A CN2011100389459A CN201110038945A CN102456695A CN 102456695 A CN102456695 A CN 102456695A CN 2011100389459 A CN2011100389459 A CN 2011100389459A CN 201110038945 A CN201110038945 A CN 201110038945A CN 102456695 A CN102456695 A CN 102456695A
Authority
CN
China
Prior art keywords
memory
spare
storage unit
electrode
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100389459A
Other languages
English (en)
Inventor
金叔洲
成敏圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102456695A publication Critical patent/CN102456695A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/06—Floating gate cells in which the floating gate consists of multiple isolated silicon islands, e.g. nanocrystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种半导体存储器件，包括形成在半导体衬底上的第一存储器件，所述第一存储器件包括第一存储单元、源极和漏极；位线，所述位线向第一存储器件的漏极提供数据信号；以及形成在位线与漏极之间的第二存储器件，所述第二存储器件包括第二存储单元。

Description

半导体存储器件
相关申请的交叉引用
本申请根据35U.S.C.119(a)要求于2010年10月14日向韩国知识产权局提交的韩国专利申请No.10-2010-0100263的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体存储器件，更具体而言，涉及一种嵌入不同类型的存储器的半导体存储器件。
背景技术
随着移动和数字信息通信及家用电器业的快速发展，预期先前对基于电子电荷控制的器件的研究遇到了问题。为此，现已需要针对不同于现有电子电荷器件的具有新概念的新型功能性存储器件进行研究。更具体而言，需要开发具有高容量、超高速和低功耗的下一代存储器件，以满足对主流信息电器的高容量存储的需求。
近来，已提出集成了多功能存储器件的嵌入式的半导体器件，并且已经开发这些半导体器件来增强存储器件相互之间的优势，并弥补存储器件相互之间的劣势。
作为多功能的半导体存储器件，目前常见的是如图1所示的结合了快闪存储器“A”和电阻元件“B”的半导体存储器件。一个快闪存储器与一个电阻元件被组合而构成半导体存储器件的存储单元。
此处，快闪存储器“A”包括形成在半导体衬底10上的层叠栅结构，以及形成在半导体衬底10中位于层叠栅结构两侧的源极45a和漏极45b。层叠栅结构可以由具有隧穿绝缘层15、电荷存储层(或电荷陷阱层)20、阻挡层25、控制栅极30和硬掩模层35的层叠层形成。绝缘间隔件40可以被设置在栅层叠结构的侧壁上。
源极45a经由第一接触插塞60与源极互连部70电连接，而漏极45b经由第二接触插塞65与位线75连接。
正如已知的，快闪存储器“A”基于施加到控制栅极30、源极互连部70和位线75的电压而对电荷存储层20中的电荷进行编程和擦除。
另一方面，电阻元件“B”被设置在快闪存储器“A”的层叠栅结构上。电阻元件“B”包括其电阻基于提供给其的电压或电流而改变的电阻材料50，以及选择性地向电阻材料50提供电流的开关55。使用第一接触插塞60和第二接触插塞65作为向电阻材料50提供电流的电极。
当开关55被驱动时，电阻元件“B”基于第一接触插塞60与第二接触插塞65之间的电压差来储存数据“0”或“1”。
然而，由于电阻元件“B”形成在快闪存储器“A”上，因此多功能半导体存储器件会导致下列问题。
现有的电阻元件“B”被设置在第一接触插塞60与第二接触插塞65之间，以利用第一接触插塞60和第二接触插塞65作为电极。因此，不可能针对电极选择适于电阻元件“B”的特性的最佳材料，而是必须使用第一接触插塞60和第二接触插塞65的材料作为电极。
此外，由于必须在第一接触插塞60与第二接触插塞65之间设置电阻元件B，因此不可能将电阻元件“B”的厚度(宽度)延长超过栅电极的线宽(或第一接触插塞60与第二接触插塞65之间的距离)，这使得对于改变电阻元件B的尺寸而言是有限制的。
并且，额外地需要开关55来驱动电阻元件“B”，并且开关55还必须被***在第一接触插塞60与第二接触插塞65之间的空间中，这使得电阻元件“B”的厚度受到了进一步的限制。
另外，电阻元件“B”和开关55只能被形成在有限的空间中，这使得制造工艺变得复杂。
发明内容
根据示例性实施例的一个方面，一种半导体存储器件包括形成在半导体衬底上的第一存储器件，所述第一存储器件包括源极、漏极和第一存储单元；与第一存储器件的漏极连接的第二存储器件，所述第二存储器件包括第二存储单元；以及位线，所述位线与第二存储器件连接。
根据另一个示例性实施例的另一个方面，一种半导体存储器件包括：字线；位线，所述位线与字线交叉；第一存储器件，所述第一存储器件响应于字线的信号而将数据储存到第一存储单元中；以及第二存储器件，所述第二存储器件连接在第一存储器件的输出端子与位线之间，并且包括响应于第一存储器件的驱动来执行数据储存的第二存储单元。
根据另一个示例性实施例的另一个方面，一种半导体存储器件包括：第一存储器件，所述第一存储器件包括第一存储单元；以及第二存储器件，所述第二存储器件与第一存储器件电连接，并且包括第二存储单元。所述半导体存储器件被配置为响应于字线的信号来驱动第一存储器件，根据向第一存储器件提供写入电压而将数据储存到第一存储单元中，并且基于第一存储器件的输出电压与数据电压之间的差而将数据储存到第二存储单元中。
以下在“具体实施方式”部分描述这些及其他的特征、方面和实施例。
附图说明
结合附图，由以下的具体描述可以更加清晰地理解本发明的主题的前述的和其他的方面、特征及其他的优点，其中：
图1是现有的半导体存储器件的示意性剖面图；
图2是根据本发明的一个示例性实施例的半导体存储器件的示意性剖面图；
图3是根据本发明的一个示例性实施例的半导体存储器件的单位存储单元的等效电路图；
图4A和图5A是说明根据本发明的一个示例性实施例的第一存储器件的写入驱动的半导体存储器件的剖面图；
图4B和图5B是示出根据本发明的一个示例性实施例的第一存储器件的写入驱动中阈值电压的变化的图；
图6是说明根据本发明的一个示例性实施例的第二存储器件的写入驱动的半导体存储器件的剖面图；
图7是说明根据本发明的一个示例性实施例的第一存储器件和第二存储器件的读取驱动的半导体存储器件的剖面图；以及
图8是示出依照根据本发明的一个示例性实施例的半导体存储器件的读取电压的电阻分布的图。
具体实施方式
本文结合剖面图来描述示例性的实施例，所述剖面图是示例性实施例(和中间结构)的示意图。据此，可预期到由于例如制造技术和/或公差而造成与所示形状的偏差。由此，示例性实施例不应被解释为限于这里所示区域的特定形状，而是可能包括由于例如制造而造成的在形状上的偏差。在附图中，为了清晰的缘故可以将层和区域的长度及尺寸夸大。附图中相似的附图标记代表相似的元件。也可理解的是当一个层被称为在另一层或衬底“上”时，其可以是直接在所述另一层或衬底上，或者也可以存在***层。
下面将参照附图描述本发明的示例性实施例。
图2是根据本发明的示例性实施例的半导体存储器件的示意剖面图。
参见图2，根据一个示例性实施例的半导体存储器件包括：第一存储器件“AA”，所述第一存储器件“AA”包括第一存储单元；以及第二存储器件“BB”，所述第二存储器件“BB”包括第二存储单元。第一存储器件“AA”和第二存储器件“BB”可以是相互不同类型的存储器件。
第一存储器件“AA”可以是形成在半导体衬底100上的快闪存储器，并且所述快闪存储器包括形成在半导体衬底100上的层叠栅结构“G”，以及形成在半导体衬底100中位于层叠栅结构“G”两侧的源极145a和漏极145b。
此处，层叠栅结构“G”包括隧穿绝缘层105、电荷存储层(或电荷陷阱层)110、阻挡层115以及控制栅极120。此外，层叠栅结构“G”还可以包括硬掩模层125，所述硬掩模层125用于在控制栅极120上的精细图案化和自对准接触。已知的是，隧穿绝缘层105可以形成得足够薄，以易于在半导体衬底100与电荷存储层(或电荷陷阱层)110之间产生电荷的隧穿，同时保持在两种介质之间的绝缘。电荷存储层(或电荷陷阱层)110由多晶硅层、硅点(silicon dot)和金属点中的至少任意之一形成。电荷存储层(或电荷陷阱层)110不与任何电信号连接，并且是基于控制栅极的电压和体电压而对电荷进行编程及擦除的快闪存储器的实质存储单元。
源极145a和漏极145b以结形态在层叠栅结构“G”的两侧形成在半导体衬底100中。源极145a经由第一接触插塞150而与源极互连部155连接，并且例如接地电压被施加到源极互连部155。漏极145b电连接至第二接触插塞160。
第一接触插塞150和第二接触插塞160可以由相同的材料或不同的材料形成。第一接触插塞150和第二接触插塞160可以由具有良好的间隙填充性能的导电层形成，例如由掺杂的多晶硅层、钨金属层或钛金属层等形成。第二接触插塞160可以具有比第一接触插塞150高的高度，以提供互连部之间容易的绝缘。
绝缘间隔件130形成在栅结构“G”的两个侧壁上。绝缘间隔件130可以起到如下作用：将源极145a和漏极145b形成为轻掺杂漏极(LDD)型，并且将第一接触插塞150和第二接触插塞160连同硬掩模层125一起形成为自对准接触型。
另一方面，第二存储器件“BB”形成在第一存储器件“AA”的第二接触插塞160上。第二存储器件“BB”可以是可变电阻元件或磁性元件。可以使用自旋力矩转移随机存取存储器(STT-RAM)、磁性RAM(MRAM)、聚合物RAM(PoRAM)或相变RAM(PCRAM)作为第二存储器件“BB”。所述可变电阻元件或磁性元件可以包括顺序地层叠的第一电极165、存储单元170和第二电极175。第一电极165和第二电极175是由不同于第一接触插塞150和第二接触插塞160的另外的层形成的，从而可以通过选择具有良好的电传输特性的金属层来形成它们。在示例性的实施例中，使用铂(Pt)作为第一电极165和第二电极175。但是并不局限于此。考虑到存储单元170的电特性，可以使用各种金属层或导电层——例如，铝(Al)、钌(Ru)、铱(Ir)、镍(Ni)、氮化钛(TiN)、钛(Ti)、钴(Co)、铬(Cr)、钨(W)、铜(Cu)、锆(Zr)、铪(Hf)或其化合物——用作第一电极165和第二电极175。
存储单元170可以是如下的材料层：其电阻或磁性电阻比(magneticresistance ratio)由施加到第一电极165和第二电极175的电压和电流来改变。可以使用基于钙钛矿的材料例如STO(SrTiO)、PCMO(PrCaMnO)和GST(GeSbTe)，或过渡金属氧化物例如NiO、TiO2、HfO、Nb2O5、ZnO、ZrO2、WO3、CoO或MnO2作为可变电阻材料。至于磁性器件材料，可以使用Fe、Co、Ni、NiFe、CoFe或CoFeB。此外，也可以将存储单元170以层型形成在第一电极165上，从而可以将存储单元170形成在相应材料的多层中，并且可以由设计者自由地改变存储单元170的厚度。
此外，第一电极165、存储部分170和第二电极175被图案化以确定所述可变电阻元件或磁性元件的线宽，而不影响其他的器件。因此，所述可变电阻元件或磁性元件的线宽并不受第一存储器件“AA”的层叠栅结构“G”的线宽的限制。
位线185形成在作为第二存储器件“BB”的可变电阻元件或磁性元件上。位线185与第二电极175电连接。
具有以上配置的半导体存储器件的单位存储单元的等效电路如下。
如图3所示，示例性的实施例的半导体存储器件可以配置有响应于字线WL0的信号而被驱动的第一存储器件“AA”，以及借助于第一存储器件“AA”的输出电压与位线BL0或BL1之间的电压差(或电流差)来储存数据的第二存储器件“BB”。
为快闪存储器的第一存储器件“AA”包括与字线WL0连接的控制栅极、与接地电压连接的源极、与第二存储器件“BB”连接的漏极。为可变电阻元件的第二存储器件“BB”连接在位线BL与第一存储器件“AA”的漏极之间。此外，字线WL0与位线BL0和BL1被设置为大体上相互交叉。
下面将详细描述单位存储单元的驱动。
第一存储器件的写入驱动：
参见图4A和图4B，为了将电荷编程到为第一存储器件“AA”的存储单元(下文称之为第一存储单元)的电荷存储层(或电荷陷阱层)110中，在第一存储器件“AA”的源极145a与漏极145b之间已经产生沟道的情况下，将高电压Vhigh施加到控制栅极120作为栅电压Vg，并且将0V的反偏压Vb施加到半导体衬底100。
然后，形成在源极145a与漏极145b之间的沟道的电荷朝着电荷存储层(或电荷陷阱层)110隧穿。据此，第一存储器件“AA”中的沟道区的阈值电压Vt升高，使得根据与第一存储单元相对应的电荷存储层(或电荷陷阱层)110的电荷存储类型，沟道电阻变高。此处，在图4B中，X轴表示控制栅电压Vg，Y轴表示漏电流Id。
另一方面，如图5A和图5B所示，如果将高电压Vhigh’施加到半导体衬底100作为反偏压Vb，并将0V的电压施加到控制栅极120，则储存在电荷存储层(或电荷陷阱层)110中的电荷朝着沟道隧穿。据此，第一存储器件“AA”的阈值电压Vt变低，使得根据第一存储单元(电荷存储层)110的电荷储存类型的沟道电阻变低。
据此，可以仅借助于第一存储器件“AA”来执行2比特或更多比特的写入。
第二存储器件的写入驱动：
当写入数据到第二存储器件“BB”的第二存储单元170时，在如图6所示的在源极145a与漏极145b之间已形成沟道的情况下，借助于从源极互连部155传送的漏极电压与位线185的电压之间的电压差(电流量)而将数据写入第二存储单元170，例如可变电阻材料层或磁性器件层170。
由此，将大于阈值电压Vt的电压施加到控制栅极120，以在源极145a与漏极145b之间形成沟道。之后，分别将源极电压(接地电压)Vs和数据电压Vd施加到源极互连部155和位线185。然后，经由源极互连部155而施加的电压(或电流)经由沟道以及第一存储器件“AA”的漏极145b而被传送到第二存储单元170。为可变电阻元件或磁性元件的第二存储单元170具有根据第一电极165与第二电极175之间的电压差(或电流量)而为高或低的电阻。此处，可以借助于第二存储单元170的材料特性来改变用于高或低电阻的电压差(或电流量)。
第一存储器件和第二存储器件的读取驱动：
根据示例性实施例的半导体存储器件通过将第一存储单元110与第二存储单元170的电阻值相加来读取数据状态。
首先，如图7所示，经由控制栅极120施加大于阈值电压Vt并小于饱和电压Vsat的栅电压(Vt＜Vg＜Vsat)，以在快闪存储器的源极145a与漏极145b之间形成沟道。
然后，分别向源极互连部155和位线185施加合适的电压，以改变第一存储单元110和第二存储单元170的电阻，由此读出各个数据。
以下的表I示出根据第一存储单元110和第二存储单元170的电阻而得到的半导体存储器件的电流量，并且可以基于所述电流量将数据分类。
(表I)
  第一存储单元的电阻   第二存储单元的电阻   混合器件的总电流量的顺序
  低   低   1
  高   低   2
  低   高   3
  高   高   4
参见表I，第一存储单元110的电阻表示根据电荷存储层(或电荷陷阱层)110的电荷而得到的快闪存储器的沟道电阻，并且第二存储单元170的电阻表示可变电阻材料层或磁性元件层170的电阻。
此处，第二电流量和第三电流量在电流量顺序上可以根据第一存储器件“AA”和第二存储器件“BB”的驱动能力的强度而改变。也就是说，如果第一存储器件“AA”的驱动能力大，则意味着电流量顺序可能取决于第一存储器件“AA”的电阻。
根据表I，第一存储器件“AA”和第二存储器件“BB”分别使能至少2比特的驱动。如图8所示，根据读取电压Vread，从电阻分布中可以有总共四种电阻分布(00)、(01)、(10)和(11)。因此，本发明的半导体存储器件可以通过第一存储器件和第二存储器件的组合而实现至少8比特。此处，Vread1、Vread2和Vread3可以是用于区分低或高的验证电压。
在示例性的实施例中，当读取数据时，半导体存储器件被配置为必须反映快闪存储器的沟道电阻、即第一存储单元的电阻，使得不需要设置额外的开关，而沟道其自身就作为开关。
据此，通过两个存储器件的组合可以实现多比特，并且可以避免开关制造过程，使得可以简化器件的配置以及器件制造工艺。
根据如上所述的发明，在集成了不同类型的存储器件的多功能半导体存储器件中，可变电阻元件或磁性元件形成在快闪存储器的漏极与位线之间。
据此，可以独立于快闪存储器而制造可变电阻元件，使得对可变电阻元件的材料、尺寸和形状没有限制。
此外，可以通过对示例性实施例的两个存储器件的组合根据快闪存储器的沟道电阻而储存不同比特的数据，使得可以在不需要额外的开关器件的情况下实现多比特。
在示例性的实施例中，将电荷俘获在多晶硅层中的快闪存储器被举例说明为第一存储器件“AA”，但其并非局限于此。可以使用包括电荷陷阱层例如氮化硅层、金属点层或硅点层的快闪存储器作为第一存储器件“AA”。
虽然以上已经描述了某些实施例，但本领域的技术人员会理解这些描述的实施例仅是示例性的。因此，本文所述的器件和方法不应当限于描述的实施例。确切地说，本文所述的器件和方法应当仅根据所附权利要求书并结合以上说明书和附图来限定。

Claims (24)

1.一种半导体存储器件，包括：
形成在半导体衬底上的第一存储器件，所述第一存储器件包括源极、漏极和第一存储单元；
与所述第一存储器件的漏极连接的第二存储器件，所述第二存储器件包括第二存储单元；以及
位线，所述位线与所述第二存储器件连接。
2.如权利要求1所述的半导体存储器件，其中所述第一存储器件包括快闪存储器。
3.如权利要求2所述的半导体存储器件，其中所述快闪存储器件包括：
隧穿绝缘层，所述隧穿绝缘层在所述源极和所述漏极之间形成在半导体衬底上；
形成在所述隧穿绝缘层上的所述第一存储单元；
阻挡层，所述阻挡层形成在所述第一存储单元上；以及
控制栅极，所述控制栅极形成在所述阻挡层上。
4.如权利要求3所述的半导体存储器件，其中所述第一存储单元包括多晶硅层、氮化硅层、硅点和金属点中的至少任意一个。
5.如权利要求3所述的半导体存储器件，还包括：
字线，所述字线向所述控制栅极施加用于驱动所述快闪存储器的电压；以及
源极互连部，所述源极互连部向所述源极施加电压。
6.如权利要求5所述的半导体存储器件，还包括：
第一接触插塞，所述第一接触插塞形成在所述源极与所述源极互连部之间；以及
第二接触插塞，所述第二接触插塞形成在所述漏极与所述第二存储器件之间。
7.如权利要求1所述的半导体存储器件，其中所述第二存储器件是可变电阻元件或磁性元件。
8.如权利要求7所述的半导体存储器件，其中所述第二存储器件包括：
第一电极，所述第一电极与所述漏极电连接；
形成在所述第一电极上的所述第二存储单元；以及
第二电极，所述第二电极形成在所述第二存储单元上并与所述位线电连接。
9.如权利要求8所述的半导体存储器件，其中在所述第二存储器件是可变电阻元件的情况下，所述可变电阻元件的第二存储单元包括如下材料：所述材料的电阻由所述第一电极与所述第二电极之间的电压差或电流量来改变。
10.如权利要求8所述的半导体存储器件，其中在所述第二存储器件是磁性元件的情况下，所述磁性元件的第二存储单元包括如下材料：所述材料的磁性电阻比由所述第一电极与所述第二电极之间的电压差或电流量来改变。
11.如权利要求8所述的半导体存储器件，其中所述第二存储器件具有与所述第一存储器件的线宽相独立的线宽。
12.如权利要求6所述的半导体存储器件，其中所述第二接触插塞具有与所述第一接触插塞不同的高度。
13.一种半导体存储器件，包括：
字线；
位线，所述位线被设置为与所述字线交叉；
第一存储器件，所述第一存储器件响应于所述字线的信号而将数据储存到第一存储单元中；以及
第二存储器件，所述第二存储器件连接在所述第一存储器件的输出端子与所述位线之间，并且包括响应于所述第一存储器件的驱动来执行数据存储的第二存储单元。
14.如权利要求13所述的半导体存储器件，其中所述第一存储器件包括：
栅极，所述栅极形成在半导体衬底上以包括所述第一存储单元并且与所述字线连接；
源极，所述源极在所述栅极的一侧形成在所述半导体衬底中；以及
漏极，所述漏极在所述栅极的另一侧形成在所述半导体衬底中，并且与所述第二存储器件电连接。
15.如权利要求14所述的半导体存储器件，其中所述第一存储单元包括多晶硅层、氮化硅层、硅点和金属点中的至少任意一个。
16.如权利要求14所述的半导体存储器件，其中所述栅极包括：
隧穿绝缘层，所述隧穿绝缘层形成在所述半导体衬底上；
电荷存储层或电荷陷阱层，所述电荷存储层或电荷陷阱层形成在所述隧穿绝缘层上；
阻挡层，所述阻挡层形成在所述电荷存储层或电荷陷阱层上；以及
控制栅极，所述控制栅极形成在所述阻挡层上。
17.如权利要求14所述的半导体存储器件，其中所述第二存储器件包括：
第一电极，所述第一电极与所述第一存储器件的漏极连接；
形成在所述第一电极上的所述第二存储单元；以及
第二电极，所述第二电极形成在所述第二存储单元上并与所述位线电连接。
18.如权利要求17所述的半导体存储器件，其中所述第二存储单元包括如下材料：所述材料的电阻或磁性电阻比由所述第一电极与所述第二电极之间的电压差或电流量来改变。
19.一种半导体存储器件，包括：
第一存储器件，所述第一存储器件包括第一存储单元；以及
与所述第一存储器件电连接的第二存储器件，所述第二存储器件包括第二存储单元；
其中所述半导体存储器件被配置为响应于字线的信号来驱动所述第一存储器件，通过向所述第一存储器件提供写入电压而将数据储存到所述第一存储单元中，并且借助于所述第一存储器件的输出电压与数据电压之间的电压差而将数据储存到所述第二存储单元中。
20.如权利要求19所述的半导体存储器件，其中所述第一存储器件是快闪存储器，并且被配置为借助于施加到所述快闪存储器的控制栅极的电压与施加到所述快闪存储器的本体的电压之间的差而将数据储存到所述第一存储单元中。
21.如权利要求20所述的半导体存储器件，其中所述第二存储器件是可变电阻元件或磁性元件，并且被配置为借助于所述快闪存储器的漏极的电压与从位线提供的所述数据电压之间的差而将所述数据储存到所述第二存储单元中。
22.如权利要求21所述的半导体存储器件，其中在所述第一存储器件中已经形成沟道的情况下，所述数据被储存到所述第二存储器件中。
23.如权利要求22所述的半导体存储器件，其中储存在所述第一存储单元中的数据以及储存在所述第二存储单元中的数据被读取。
24.如权利要求23所述的半导体存储器件，其中在所述第一存储器件已被驱动的情况下，根据所述第一存储单元和所述第二存储单元的相加电阻通过电流量来读取所述数据的电平。
CN2011100389459A 2010-10-14 2011-02-16 半导体存储器件 Pending CN102456695A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0100263 2010-10-14
KR1020100100263A KR101188263B1 (ko) 2010-10-14 2010-10-14 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
CN102456695A true CN102456695A (zh) 2012-05-16

Family

ID=45934047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100389459A Pending CN102456695A (zh) 2010-10-14 2011-02-16 半导体存储器件

Country Status (3)

Country Link
US (1) US8760920B2 (zh)
KR (1) KR101188263B1 (zh)
CN (1) CN102456695A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779252A (zh) * 2014-01-15 2015-07-15 林崇荣 非易失性存储器及其存储单元

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140067254A (ko) * 2012-11-26 2014-06-05 삼성전자주식회사 메모리 시스템과 이의 동작 방법
KR102092776B1 (ko) * 2013-11-20 2020-03-24 에스케이하이닉스 주식회사 전자 장치
US9172036B2 (en) 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
US9836349B2 (en) * 2015-05-29 2017-12-05 Winbond Electronics Corp. Methods and systems for detecting and correcting errors in nonvolatile memory
KR102385921B1 (ko) 2017-06-07 2022-04-14 삼성전자주식회사 반도체 소자
KR102366798B1 (ko) 2017-06-13 2022-02-25 삼성전자주식회사 반도체 소자
US10861902B2 (en) 2017-06-13 2020-12-08 Samsung Electronics Co., Ltd. Semiconductor device having magnetic tunnel junction pattern
US20230065465A1 (en) * 2021-08-23 2023-03-02 Macronix International Co., Ltd. Memory cell, memory device manufacturing method and memory device operation method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW587252B (en) 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
KR100624463B1 (ko) 2005-03-12 2006-09-19 삼성전자주식회사 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자 및그 동작 방법
US7492635B2 (en) * 2005-01-06 2009-02-17 Samsung Electronics Co., Ltd. NOR-type hybrid multi-bit non-volatile memory device and method of operating the same
KR100695164B1 (ko) 2005-11-09 2007-03-14 삼성전자주식회사 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자
KR100809701B1 (ko) 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US7701746B2 (en) * 2007-06-28 2010-04-20 Sandisk 3D, Llc Method of making memory cell with voltage modulated sidewall poly resistor
KR20090009457A (ko) 2007-07-20 2009-01-23 주식회사 하이닉스반도체 반도체 메모리 소자
KR101543434B1 (ko) 2008-12-15 2015-08-10 삼성전자주식회사 반도체 메모리 시스템의 제조 방법
US8331127B2 (en) * 2010-05-24 2012-12-11 Macronix International Co., Ltd. Nonvolatile memory device having a transistor connected in parallel with a resistance switching device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779252A (zh) * 2014-01-15 2015-07-15 林崇荣 非易失性存储器及其存储单元

Also Published As

Publication number Publication date
US20120092935A1 (en) 2012-04-19
KR101188263B1 (ko) 2012-10-05
KR20120038680A (ko) 2012-04-24
US8760920B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
JP4981304B2 (ja) 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ
CN102456695A (zh) 半导体存储器件
KR100682908B1 (ko) 두개의 저항체를 지닌 비휘발성 메모리 소자
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
CN100502010C (zh) 利用具有分级电阻变化的多层的存储器件
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
US9595668B2 (en) Self-rectifying RRAM element
KR100790861B1 (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
US8507968B2 (en) Memristive transistor memory
US8586978B2 (en) Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device
EP1484799A2 (en) Nonvolatile memory device comprising a switching device and a resistant material and method of manufacturing the same
KR100738070B1 (ko) 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
CN104520930A (zh) 具有垂直位线和阶梯字线以及垂直开关的三维存储器及其方法
CN103890943B (zh) 基于异质结氧化物的忆阻元件
CN104900805A (zh) 存储器
KR100993052B1 (ko) 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법
KR20110050011A (ko) 히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품
KR101123736B1 (ko) 멀티 레벨 ＲｅＲＡＭ 메모리 장치 및 그 제조 방법
JP5374865B2 (ja) 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法
CN112306399A (zh) 存储器单元、存储器器件及其使用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516