CN102446546A - 产生片内终结信号的电路和方法及使用它的半导体装置 - Google Patents
产生片内终结信号的电路和方法及使用它的半导体装置 Download PDFInfo
- Publication number
- CN102446546A CN102446546A CN2011100292699A CN201110029269A CN102446546A CN 102446546 A CN102446546 A CN 102446546A CN 2011100292699 A CN2011100292699 A CN 2011100292699A CN 201110029269 A CN201110029269 A CN 201110029269A CN 102446546 A CN102446546 A CN 102446546A
- Authority
- CN
- China
- Prior art keywords
- odt
- signal
- unit
- latent time
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2272—Latency related aspects
Landscapes
- Dram (AREA)
Abstract
本发明公开一种片内终结(ODT)信号发生电路的各个实施例。在一个示例性的实施例中,所述ODT信号发生电路可以包括潜伏时间单元和ODT控制信号发生单元。潜伏时间单元被配置为接收时钟信号和ODT信号。潜伏时间单元被配置为将ODT信号延迟预定时间来产生第一ODT信号。潜伏时间单元还被配置为将ODT信号延迟少于预定时间来产生第二ODT信号。ODT控制信号发生单元被配置为响应于控制信号而提供第一ODT信号和第二ODT信号中的一个作为ODT控制信号。
Description
相关申请的交叉引用
本申请要求于2010年9月30日向韩国知识产权局提交的韩国专利申请No.10-2010-0095619的优先权,其全部内容通过引用合并于此。
技术领域
本发明的各个实施例涉及半导体装置,更具体而言,涉及用于产生半导体装置的片内终结(ODT,on die termination)信号的方法。
背景技术
通常,半导体装置尤其是存储装置执行阻抗匹配操作以与***交换数据。换言之,以使数据能够在存储装置与***之间平滑地通信的方式来执行存储装置与***之间的阻抗匹配。半导体装置与***之间的这样的阻抗匹配被称为片内终结(ODT)。
图1是示意性地示出现有的ODT信号发生电路的配置的方框图。如图1所示,ODT信号发生电路包括ODT焊盘11、ODT缓冲器12、时钟焊盘21、时钟缓冲器22、附加潜伏时间(AL,additive latency)单元30、以及列地址选通(CAS)写入潜伏时间(CWL)单元40。经由ODT焊盘11和ODT缓冲器12输入外部ODT信号ODT_ext,并且经由时钟焊盘21和时钟缓冲器22输入外部时钟信号CLK。附加潜伏时间单元30接收被缓冲的外部ODT信号ODT_ext以及被缓冲的外部时钟信号CLK,并且基于附加潜伏时间信息而将外部ODT信号ODT_ext延迟。CAS写入潜伏时间单元40接收时钟信号CLK以及附加潜伏时间单元30的输出ODT_AL,并基于CAS写入潜伏时间信息CWL<5:8>而将附加潜伏时间单元30的输出ODT_AL延迟来产生ODT控制信号ODT_int。
图2是示出图1的CAS写入潜伏时间单元40的配置的图。如图2所示,CAS写入潜伏时间单元40包括与门41、第一至第三多路复用器(MUX)42、43、44,以及相互串联耦合的第一触发器FF1至第六触发器FF6。与门41接收附加潜伏时间单元30的输出ODT_AL和CAS写入潜伏时间信息CWL<8>。第一至第三多路复用器(MUX)42、43、44被配置为分别接收CAS写入潜伏时间信息CWL<7>、CWL<6>、CWL<5>,并输出附加潜伏时间单元30的输出ODT_AL,或者输出与第一至第三多路复用器42、43、44耦合的第一触发器FF1至第三触发器FF3中相应的一个的输出。第一触发器FF1至第六触发器FF6被配置为响应于时钟信号CLK而顺序地将附加潜伏时间单元30的输出ODT_AL延迟。CAS写入潜伏时间单元40将附加潜伏时间单元30的输出ODT_AL延迟“CWL-2”那么多以输出延迟的信号作为ODT控制信号ODT_int。
例如,如果CWL为7,则第一多路复用器42输出响应于CAS写入潜伏时间信息CWL<7>而将附加潜伏时间单元30的输出ODT_AL输出至第二触发器FF2。然后附加潜伏时间单元30的输出ODT_AL可以由第二触发器FF2至第六触发器FF6延迟时钟信号CLK的5个周期那么多,并且最后被提供作为ODT控制信号ODT_int。
图3和图4是示出现有的ODT信号发生电路的示例性操作的时序图。在存储装置中,附加潜伏时间(AL)可以被确定成与CAS潜伏时间(CL)有关,例如AL=0、AL=CL-1或AL=CL-2。为了图示示例性的操作,假设AL=0、CW=7、并且突发长度(BL)=8。
在图3中,当从***施加写入命令WT时,也同时施加外部ODT信号ODT_ext。由于AL=0,因此附加潜伏时间单元30在没有延迟的情况下输出ODT信号ODT_ext。由于CWL=7,因此CAS写入潜伏时间单元40将附加潜伏时间单元30的输出ODT_AL延迟时钟信号CLK的5个周期那么多,以产生ODT控制信号ODT_int。然后,ODT控制信号ODT_int被输入至ODT驱动器(未示出)而成为指示阻抗终结的信号以及用于产生数据选通信号DQS的源信号。相应地,响应于ODT控制信号ODT_int而产生数据选通信号DQS。如图3所示,当产生ODT控制信号ODT_int时,产生数据选通信号DQS的与单个时钟周期相对应的前导码(preamble),然后产生选通脉冲使得BL=8。
数据选通信号DQS指示输入/输出数据的时间点从而平滑地输入/输出数据。由此,数据选通信号DQS通过在数据被实质地输入/输出之前产生前导码而为数据输入/输出作准备。近来,随着半导体装置的操作速度越来越高,数据传输速度也在增加。因此,仅借助于现有的与单个时钟周期相对应的前导码可能难以保证准确的数据输入/输出操作。因此,存在对于产生与2个时钟周期相对应的前导码的需求,以便使半导体装置能够更加稳定地为数据输入/输出操作作准备。
图4是示出产生数据选通信号的与2个时钟周期相对应的前导码的现有的ODT信号发生电路的操作的时序图。如图4所示,应在输入写入命令WT之前输入外部ODT信号ODT_ext,以产生数据选通信号DQS的与2个时钟周期相对应的前导码。由于写入命令WT必须在被延迟之后输入***、或从***输入之后被延迟,因此需要在写入命令WT之前输入外部ODT信号ODT_ext可能会导致时间损失。此外,这可能会降低***与半导体装置之间的沟道效率。
发明内容
因此,需要一种改进的电路及方法,其用于产生可以克服上述问题或缺点中的一个或更多个的ODT信号。具体地,需要一种改进的电路及方法,其用于产生能够改变产生ODT控制信号的定时的ODT信号。
在以下的描述中,某些方面和实施例将是清楚的。应当理解的是这些方面和实施例仅是示例性的,并且广义上而言,可以在不具备这些方面和实施例中的一个或更多个特征的条件下来实施本发明。
在本发明的一个示例性的方面中,一种ODT信号发生电路可以包括:被配置为接收时钟信号和ODT信号的潜伏时间单元,所述潜伏时间单元被配置为将ODT信号延迟预定时间以产生第一ODT信号,所述潜伏时间单元还被配置为将ODT信号延迟少于预定时间以产生第二ODT信号;以及ODT控制信号发生单元,所述ODT控制信号发生单元被配置为响应于控制信号来提供第一ODT信号和第二ODT信号中的一个作为ODT控制信号。
在本发明的另一个示例性的方面中,一种半导体装置可以包括:ODT信号发生单元,所述ODT信号发生单元被配置为在第一操作模式下将ODT信号延迟预定时间以提供被延迟的信号作为ODT控制信号,并且在第二操作模式下将ODT信号延迟少于预定时间以提供被延迟的信号作为ODT控制信号;以及数据选通驱动器,所述数据选通驱动器被配置为接收ODT控制信号以产生数据选通信号的前导码。
本发明的一些示例性的方面可以提供一种用于产生ODT信号的方法。所述方法可以包括以下步骤:从***接收ODT信号;将ODT信号延迟预定时间来产生第一ODT信号;将ODT信号延迟少于预定时间来产生第二ODT信号;以及响应于控制信号来选择第一ODT信号和第二ODT信号中的一个作为ODT控制信号。
本发明的其它的目的和有益之处一部分将在以下的描述中阐明,一部分将从描述中显然地得出,或者可以通过对本发明的实践而习得。借助于所附权利要求中特别指出的要素和组合可以了解并获得本发明的目的和有益之处。
应当理解的是,前述的概括性的描述以及以下的详细描述都是示例性并仅用于解释说明的,并非是对权利要求所限定的本发明的限制。
附图说明
包含于此并构成说明书一部分的附图示出与本发明一致的各个实施例,并且与说明书一起用于解释本发明的原理。
图1是示意性地示出现有的ODT信号发生电路的配置的方框图。
图2是示出图1的CAS写入潜伏时间单元的配置的图。
图3是示出ODT信号发生电路的现有操作的时序图。
图4是示出ODT信号发生电路的另一个现有操作的时序图。
图5是示意性地示出根据一个示例性实施例的半导体装置的配置的方框图。
图6是示出图5的CAS写入潜伏时间单元和ODT控制信号发生单元的连接和配置的方框图。
图7是示出图6的半导体装置在第一操作模式下的示例性操作的时序图。
图8是示出图6的半导体装置在第二操作模式下的示例性操作的时序图。
具体实施方式
现在将仔细参考符合本公开的示例性实施方式,附图中图示了本公开的例子。只要可能,将在附图全文中使用相同的附图标记来表示相同或相似的部分。
图5是示意性地示出根据一个示例性实施例的半导体装置的配置的方框图。如图5所示,半导体装置1可以包括ODT信号发生单元100和数据选通驱动器(DQS驱动器)200。ODT信号发生单元100接收ODT信号“ODT_ext”和时钟信号CLK以产生ODT控制信号“ODT_int”。从具有用于执行数据输入/输出操作的控制器的***输入ODT信号“ODT_ext”。ODT信号“ODT_ext”经由ODT焊盘和ODT缓冲器(未示出)而被输入至半导体装置1。时钟信号CLK经由时钟焊盘和时钟缓冲器(未示出)而被输入至半导体装置1。
ODT信号发生单元100将ODT信号“ODT_ext”延迟预定时间段来产生ODT控制信号“ODT_int”。ODT信号发生单元100可以具有两个操作模式。在第一操作模式下,ODT信号发生单元100提供将ODT信号“ODT_ext”延迟预定时间所产生的信号作为ODT控制信号“ODT_int”。在第二操作模式下,ODT信号发生单元100提供将ODT信号“ODT_ext”延迟少于预定时间所产生的信号作为ODT控制信号“ODT_int”。
在一个示例性的实施例中,所述预定时间是与潜伏时间信息相对应的时钟周期。因此,ODT信号发生单元100在第一操作模式下将ODT信号“ODT_ext”延迟与潜伏时间信息相对应的时钟周期,并且在第二操作模式下将ODT信号“ODT_ext”延迟少于与潜伏时间信息相对应的时钟周期。
可以基于半导体装置1的操作速度来区分第一操作模式和第二操作模式。例如,半导体装置1接收具有较长周期的时钟而以较低的速度操作的情况对应于第一操作模式,半导体装置1接收具有比在第一操作模式中短的周期的时钟而以比在第一操作模式中高的速度操作的情况对应于第二操作模式。
ODT信号发生单元100包括潜伏时间单元110和ODT控制信号发生单元120。潜伏时间单元110接收ODT信号“ODT_ext”和时钟信号CLK以产生第一ODT信号“ODT_CWL”和第二ODT信号“ODT_CWL-1”。潜伏时间单元110将ODT信号“ODT_ext”延迟与潜伏时间信息相对应的时钟周期那么多以产生第一ODT信号“ODT_CWL”,并且将ODT信号“ODT_ext”延迟少于与潜伏时间信息相对应的时钟周期那么多以第二ODT信号“ODT_CWL-1”。因此,第二ODT信号“ODT_CWL-1”可以早于第一ODT信号“ODT_CWL”而被使能。潜伏时间包括附加潜伏时间(AL)和CAS写入潜伏时间(CWL)CWL<5:8>。
潜伏时间单元110包括附加潜伏时间单元111和CAS写入潜伏时间单元112。附加潜伏时间单元111接收ODT信号“ODT_ext”和时钟信号CLK。附加潜伏时间单元111将ODT信号“ODT_ext”延迟与附加潜伏时间信息相对应的时钟周期,并输出被延迟的ODT信号“ODT_AL”。
可以利用CAS潜伏时间(CL)来限定附加潜伏时间周期(AL)。CAS写入潜伏时间单元112接收时钟信号CLK和附加潜伏时间单元111的输出“ODT_AL”。CAS写入潜伏时间单元112将附加潜伏时间单元111的输出“ODT_AL”延迟与CAS写入潜伏时间信息CWL<5:8>相对应的时钟周期并输出。
具体地,CAS写入潜伏时间单元112将附加潜伏时间单元111的输出“ODT_AL”延迟与CAS写入潜伏时间信息CWL<5:8>相对应的时钟周期以产生第一ODT信号“ODT_CWL”,并且将附加潜伏时间单元111的输出“ODT_AL”延迟少于与CAS写入潜伏时间信息CWL<5:8>相对应的时钟周期以产生第二ODT信号“ODT_CWL-1”。
由于本发明的实施例的半导体装置1包括具有附加潜伏时间单元111和CAS写入潜伏时间单元112的潜伏时间单元110,因此半导体装置1既能够产生被延迟了预定时间的第一ODT信号“ODT_CWL”,也能够产生被延迟了少于预定时间的第二ODT信号“ODT_CWL-1”。
ODT控制信号发生单元120接收第一ODT信号“ODT_CWL”和第二ODT信号“ODT_CWL-1”以及控制信号2tCK_Pre以产生ODT控制信号“ODT_int”。ODT控制信号发生单元120响应于控制信号“2tCK_Pre”而提供第一ODT信号“ODT_CWL”和第二ODT信号“ODT_CWL-1”中的任何一个作为ODT控制信号“ODT_int”。
控制信号“2tCK_Pre”是能够指定第一操作模式或第二操作模式的信号。在一个示例性的实施例中,控制信号“2tCK_Pre”可以是从半导体装置的模式寄存器设置(MRS)施加的信号。
在各个示例性的实施例中,控制信号“2tCK_Pre”可以是能够被使能以指定第二操作模式的信号。如果控制信号“2tCK_Pre”被禁止,则ODT控制信号发生单元120输出第一ODT信号“ODT_CWL”作为ODT控制信号“ODT_int”;而如果控制信号“2tCK_Pre”被使能,则ODT控制信号发生单元120输出第二ODT信号“ODT_CWL-1”作为ODT控制信号“ODT_int”。由此,半导体装置1能够产生在第一操作模式下被延迟了预定时间的ODT控制信号“ODT_int”、或被延迟了少于预定时间的ODT控制信号“ODT_int”。相应地,在第二操作模式中ODT控制信号“ODT_int”可以在比ODT控制信号“ODT_int”在第一操作模式下被使能的定时早的定时被使能。
数据选通驱动器200从ODT信号发生单元100接收ODT控制信号“ODT_int”以产生数据选通信号“DQS”。数据选通信号“DQS”是被产生从而能够在***与半导体装置1之间平滑地执行数据输入/输出操作的信号。
如果ODT控制信号“ODT_int”被使能,则数据选通驱动器200接收时钟信号(例如,延迟锁定环(DLL)时钟信号)来产生数据选通信号“DQS”。响应于ODT控制信号“ODT_int”,数据选通驱动器200在比数据被实质地输入/输出的定时早的定时产生前导码,并由此使半导体装置1作好输入/输出操作的准备。
由于数据选通驱动器200接收可能具有两个不同的使能定时(根据ODT控制信号发生单元120所指定的半导体装置1的操作模式)的ODT控制信号“ODT_int”,因此前导码的长度可以基于半导体装置1的操作模式而变化。例如,数据选通驱动器200能够比在第一操作模式下早地在第二操作模式中产生前导码。
图6是示出图5的CAS写入潜伏时间单元112和ODT控制信号发生单元120的示例性配置的图。如图6所示,CAS写入潜伏时间单元112包括与门41、第一至第三多路复用器42、43和44,以及相互串联耦合的第一触发器FF1至第六触发器FF6。基于CAS写入潜伏时间信息CWL<5:8>,CAS写入潜伏时间单元112可以将附加潜伏时间单元111的输出“ODT_AL”延迟与CAS写入潜伏时间信息CWL<5:8>相对应的时钟周期那么多,以产生第一ODT信号“ODT_CWL”,并且可以将附加潜伏时间单元111的输出“ODT_AL”延迟少于与CAS写入潜伏时间信息CWL<5:8>相对应的时钟周期,以从位于被配置为输出第一ODT信号“ODT_CWL”的最后一个触发器FF6之前的触发器FF5产生第二ODT信号“ODT_CWL-1”。
ODT控制信号发生单元120接收第一ODT信号“ODT_CWL”和第二ODT信号“ODT_CWL-1”以及控制信号“2tCK_Pre”来产生ODT控制信号“ODT_int”。如图6所示,ODT控制信号发生单元120包括第一反相器121、第一与非门122、以及第二与非门123。第一反相器121接收第一ODT信号“ODT_CWL”。第一与非门122接收第二ODT信号“ODT_CWL-1”和控制信号“2tCK_Pre”。第二与非门123接收第一反相器121和第一与非门122的输出来产生ODT控制信号“ODT_int”。因此,如果控制信号2tCK_Pre被禁止,则ODT控制信号发生单元120可以输出第一ODT信号“ODT_CWL”作为ODT控制信号“ODT_int”,而如果控制信号2tCK_Pre被使能,则ODT控制信号发生单元120可以输出第二ODT信号“ODT_CWL-1”作为ODT控制信号“ODT_int”。
图7是示出半导体装置1在第一操作模式中的操作的时序图,图8是示出半导体装置1在根据本发明的一个示例性实施例的第二操作模式下的操作的时序图。
参见图7,从***输入写入命令WT和ODT信号“ODT_ext”来执行写入操作。潜伏时间单元110基于附加潜伏时间和CAS写入潜伏时间信息CWL<5:8>来延迟ODT信号“ODT_ext”,并产生第一ODT信号“ODT_CWL”和第二ODT信号“ODT_CWL-1”。由于控制信号“2tCK_Pre”在第一操作模式下被禁止,因此ODT控制信号发生单元120提供第一ODT信号“ODT_CWL”作为ODT控制信号“ODT_int”。数据选通驱动器200接收ODT控制信号“ODT_int”以产生数据选通信号“DQS”的前导码。由于数据选通驱动器200接收基于第一ODT信号“ODT_CWL”的ODT控制信号“ODT_int”,因此数据选通驱动器200能够产生如图7所示的与单个时钟周期相对应的前导码。
参见图8,由于控制信号2tCK_Pre在第二操作模式下被使能,因此ODT控制信号发生单元120提供第二ODT信号“ODT_CWL-1”作为ODT控制信号“ODT_int”。数据选通驱动器200接收ODT控制信号“ODT_int”以产生数据选通信号“DQS”的前导码。由于数据选通驱动器200接收基于第二ODT信号“ODT_CWL-1”的ODT控制信号“ODT_int”,因此数据选通驱动器200能够产生如图8所示的与2个时钟周期相对应的前导码。
通常,针对半导体装置的数据输入/输出操作而产生与单个时钟周期相对应的前导码。但是,随着半导体装置的操作速度增加,需要与2个时钟周期相对应的前导码来稳定地执行数据输入/输出操作。在现有技术中,半导体装置应早于写入命令而从***接收ODT信号,以产生于2个时钟周期相对应的前导码。但是在本发明的各个示例性实施例中,不管ODT信号的输入定时如何,都可以控制ODT控制信号产生的定时,由此可以随意地控制数据选通信号的前导码的长度。
虽然以上已经描述了某些实施例,但本领域的技术人员会理解这些描述的实施例仅是示例性的。因此,本文所述的装置及方法不应当限于描述的实施例。确切地说,本文所述的装置应当仅根据所附权利要求书并结合以上说明书和附图来限定。
Claims (19)
1.一种片内终结ODT信号发生电路,包括:
潜伏时间单元,所述潜伏时间单元被配置为接收时钟信号和ODT信号,并被配置为将所述ODT信号延迟预定时间以产生第一ODT信号,所述潜伏时间单元还被配置为将所述ODT信号延迟少于所述预定时间以产生第二ODT信号;以及
ODT控制信号发生单元,所述ODT控制信号发生单元被配置为响应于控制信号来提供所述第一ODT信号和所述第二ODT信号中的一个作为ODT控制信号。
2.如权利要求1所述的ODT信号发生电路,其中,所述预定时间包括与潜伏时间信息相对应的时钟周期。
3.如权利要求1所述的ODT信号发生电路,其中,所述控制信号被输入以产生数据选通信号的与2个时钟周期相对应的前导码。
4.如权利要求3所述的ODT信号发生电路,其中,所述控制信号是从模式寄存器设置MRS施加的。
5.如权利要求2所述的ODT信号发生电路,其中,所述潜伏时间信息包括附加潜伏时间信息和列地址选通CAS写入潜伏CWL信息,并且所述潜伏时间单元包括:
附加潜伏时间单元,所述附加潜伏时间单元被配置为将所述ODT信号延迟与所述附加潜伏时间信息相对应的时钟周期;以及
CAS写入潜伏时间单元,所述CAS写入潜伏时间单元被配置为接收所述附加潜伏时间单元的输出,并将所述附加潜伏时间单元的输出延迟与所述CAS写入潜伏信息相对应的时钟周期。
6.如权利要求5所述的ODT信号发生电路,其中,所述CAS写入潜伏时间单元被配置为将所述附加潜伏时间单元的输出延迟与所述CAS写入潜伏信息相对应的时钟周期以产生所述第一ODT信号,并且将所述附加潜伏时间单元的输出延迟少于与所述CAS写入潜伏信息相对应的所述时钟周期以产生所述第二ODT信号。
7.一种半导体装置,包括:
ODT信号发生单元,所述ODT信号发生单元被配置为在第一操作模式下将ODT信号延迟预定时间以提供被延迟了的信号作为ODT控制信号,并且在第二操作模式下将所述ODT信号延迟少于所述预定时间以提供被延迟了的信号作为所述ODT控制信号;以及
数据选通驱动器,所述数据选通驱动器被配置为接收所述ODT控制信号以产生数据选通信号的前导码。
8.如权利要求7所述的半导体装置,其中,所述半导体装置被配置为以比在所述第一操作模式下高的速度而在所述第二操作模式下操作。
9.如权利要求7所述的半导体装置,其中,所述预定时间包括与潜伏时间信息相对应的时钟周期。
10.如权利要求9所述的半导体装置,其中,所述ODT信号发生单元包括:
潜伏时间单元,所述潜伏时间单元被配置为将所述ODT信号延迟与所述潜伏时间信息相对应的时钟周期以产生第一ODT信号,并且将所述ODT信号延迟少于与所述潜伏时间信息相对应的所述时钟周期来产生第二ODT信号;以及
ODT控制信号发生单元,所述ODT控制信号发生单元被配置为在所述第一操作模式下输出所述第一ODT信号,而在所述第二操作模式下输出所述第二ODT信号。
11.如权利要求10所述的半导体装置,其中,所述第一操作模式和所述第二操作模式是基于被输入以产生数据选通信号的与2个时钟周期相对应的前导码的控制信号而被指定的。
12.如权利要求11所述的半导体装置,其中,所述控制信号是从模式寄存器设置MRS施加的。
13.如权利要求10所述的半导体装置,其中,所述潜伏时间信息包括附加潜伏时间信息和CAS写入潜伏CWL信息,并且所述潜伏时间单元包括:
附加潜伏时间单元,所述附加潜伏时间单元被配置为将所述ODT信号延迟与所述附加潜伏时间信息相对应的时钟周期;以及
CAS写入潜伏时间单元,所述CAS写入潜伏时间单元被配置为接收所述附加潜伏时间单元的输出,并将所述附加潜伏时间单元的输出延迟与所述CAS写入潜伏信息相对应的时钟周期。
14.如权利要求13所述的半导体装置,其中,所述CAS写入潜伏时间单元被配置为将所述附加潜伏时间单元的输出延迟与所述CAS写入潜伏信息相对应的时钟周期以产生所述第一ODT信号,并且将所述附加潜伏时间单元的输出延迟少于与所述CAS写入潜伏信息相对应的所述时钟周期以产生所述第二ODT信号。
15.一种产生ODT信号的方法,包括以下步骤:
从***接收ODT信号;
将所述ODT信号延迟预定时间来产生第一ODT信号;
将所述ODT信号延迟少于所述预定时间来产生第二ODT信号;以及
响应于控制信号来选择所述第一ODT信号和所述第二ODT信号中的一个作为ODT控制信号。
16.如权利要求15所述的方法,其中,所述预定时间包括与潜伏时间信息相对应的时钟周期。
17.如权利要求16所述的方法,其中,所述控制信号是从模式寄存器设置MRS施加的,并且所述控制信号被配置为指定操作模式,所述操作模式用于选择所述第一ODT信号和所述第二ODT信号中的一个。
18.如权利要求17所述的方法,其中,所述操作模式包括与所述第一ODT信号相关的第一操作模式,以及与所述第二ODT信号相关的第二操作模式,其中所述第二操作模式被配置为以比所述第一操作模式高的速度操作。
19.如权利要求18所述的方法,其中,选择ODT控制信号的步骤包括在所述第一操作模式下选择所述第一ODT信号作为所述ODT控制信号,而在所述第二操作模式下选择所述第二ODT信号作为所述ODT控制信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0095619 | 2010-09-30 | ||
KR1020100095619A KR101095007B1 (ko) | 2010-09-30 | 2010-09-30 | 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102446546A true CN102446546A (zh) | 2012-05-09 |
CN102446546B CN102446546B (zh) | 2015-08-26 |
Family
ID=45506443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110029269.9A Active CN102446546B (zh) | 2010-09-30 | 2011-01-27 | 产生片内终结信号的电路和方法及使用它的半导体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8436641B2 (zh) |
KR (1) | KR101095007B1 (zh) |
CN (1) | CN102446546B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108604168A (zh) * | 2016-03-04 | 2018-09-28 | 英特尔公司 | 用于基于管芯终止的命令的技术 |
CN110832585A (zh) * | 2017-08-17 | 2020-02-21 | 美光科技公司 | 高频域的数据输出 |
WO2023279511A1 (zh) * | 2021-07-09 | 2023-01-12 | 长鑫存储技术有限公司 | 使能控制电路以及半导体存储器 |
WO2024148729A1 (zh) * | 2023-01-11 | 2024-07-18 | 长鑫存储技术有限公司 | 信号生成电路 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120098027A (ko) * | 2011-02-28 | 2012-09-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 구동 방법 |
KR101957814B1 (ko) * | 2012-06-13 | 2019-03-14 | 에스케이하이닉스 주식회사 | 집적 회로 및 이의 동작 방법 |
KR102079630B1 (ko) * | 2013-03-13 | 2020-04-07 | 삼성전자주식회사 | 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법 |
US10340022B2 (en) | 2017-05-16 | 2019-07-02 | Samsung Electronics Co., Ltd. | Nonvolatile memory including on-die-termination circuit and storage device including the nonvolatile memory |
KR102471160B1 (ko) | 2017-05-16 | 2022-11-25 | 삼성전자주식회사 | 온-다이-터미네이션 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치 |
US10418090B1 (en) * | 2018-06-21 | 2019-09-17 | Micron Technology, Inc. | Write signal launch circuitry for memory drive |
KR102600000B1 (ko) * | 2018-08-06 | 2023-11-08 | 삼성전자주식회사 | 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941197A (zh) * | 2005-09-29 | 2007-04-04 | 海力士半导体有限公司 | 用于控制内部中断电阻的装置 |
CN1953095A (zh) * | 2005-10-21 | 2007-04-25 | 尔必达存储器股份有限公司 | 具有片内终止功能的半导体存储器芯片 |
US20100208535A1 (en) * | 2009-02-17 | 2010-08-19 | Elpida Memory, Inc. | Semiconductor memory device, memory module including the same, and data processing system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480598B1 (ko) | 2002-05-25 | 2005-04-06 | 삼성전자주식회사 | 프리앰블 기능을 갖는 반도체 메모리 장치 |
KR100857854B1 (ko) | 2007-01-10 | 2008-09-10 | 주식회사 하이닉스반도체 | 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치 |
KR100853468B1 (ko) | 2007-07-12 | 2008-08-21 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법 |
KR101040242B1 (ko) | 2008-10-13 | 2011-06-09 | 주식회사 하이닉스반도체 | 데이터 스트로브 신호 생성장치 및 이를 이용하는 반도체 메모리 장치 |
-
2010
- 2010-09-30 KR KR1020100095619A patent/KR101095007B1/ko active IP Right Grant
- 2010-12-14 US US12/968,141 patent/US8436641B2/en active Active
-
2011
- 2011-01-27 CN CN201110029269.9A patent/CN102446546B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941197A (zh) * | 2005-09-29 | 2007-04-04 | 海力士半导体有限公司 | 用于控制内部中断电阻的装置 |
CN1953095A (zh) * | 2005-10-21 | 2007-04-25 | 尔必达存储器股份有限公司 | 具有片内终止功能的半导体存储器芯片 |
US20100208535A1 (en) * | 2009-02-17 | 2010-08-19 | Elpida Memory, Inc. | Semiconductor memory device, memory module including the same, and data processing system |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108604168A (zh) * | 2016-03-04 | 2018-09-28 | 英特尔公司 | 用于基于管芯终止的命令的技术 |
CN108604168B (zh) * | 2016-03-04 | 2022-08-02 | 英特尔公司 | 用于基于管芯终止的命令的技术 |
CN110832585A (zh) * | 2017-08-17 | 2020-02-21 | 美光科技公司 | 高频域的数据输出 |
US10699757B2 (en) | 2017-08-17 | 2020-06-30 | Micron Technology, Inc. | DQS-offset and read-RTT-disable edge control |
CN110832585B (zh) * | 2017-08-17 | 2021-02-09 | 美光科技公司 | Dqs偏移和read-rtt-off边缘控制 |
WO2023279511A1 (zh) * | 2021-07-09 | 2023-01-12 | 长鑫存储技术有限公司 | 使能控制电路以及半导体存储器 |
US11881254B2 (en) | 2021-07-09 | 2024-01-23 | Changxin Memory Technologies, Inc. | Enable control circuit and semiconductor memory |
WO2024148729A1 (zh) * | 2023-01-11 | 2024-07-18 | 长鑫存储技术有限公司 | 信号生成电路 |
Also Published As
Publication number | Publication date |
---|---|
US8436641B2 (en) | 2013-05-07 |
CN102446546B (zh) | 2015-08-26 |
KR101095007B1 (ko) | 2011-12-20 |
US20120081144A1 (en) | 2012-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102446546B (zh) | 产生片内终结信号的电路和方法及使用它的半导体装置 | |
JP6327763B2 (ja) | 集積回路装置およびシステム | |
TWI743221B (zh) | 記憶體系統、記憶體裝置及其執行的時脈同步方法 | |
US7710799B2 (en) | Circuit for generating data strobe in DDR memory device, and method therefor | |
US7292953B2 (en) | Semiconductor memory device with ability to adjust impedance of data output driver | |
KR100942953B1 (ko) | 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치 | |
US9535451B2 (en) | Embedded multimedia card using unidirectional data strobe signal, host for controlling the same, and related methods of operation | |
US7269754B2 (en) | Method and apparatus for flexible and programmable clock crossing control with dynamic compensation | |
CN111566737A (zh) | 包含用于半导体存储器的存储器命令的设备和方法 | |
CN111164692B (zh) | 包含用于半导体存储器的存储器命令的设备及方法 | |
CN109256172B (zh) | 包括检测时钟样式生成器的存储器设备 | |
US9348356B2 (en) | Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system | |
US8607104B2 (en) | Memory diagnostics system and method with hardware-based read/write patterns | |
TW200423135A (en) | Semiconductor memory device having advanced data strobe circuit | |
US8482995B2 (en) | Circuit for transmitting and receiving data and control method thereof | |
CN109815173B (zh) | 信号接收器的操作方法、脉冲宽度控制器及电子装置 | |
US10777242B2 (en) | Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code | |
US9043511B2 (en) | Semiconductor memory device and operation method thereof | |
US10777243B2 (en) | Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code | |
KR100976413B1 (ko) | 도메인 크로싱 회로 및 이를 포함하는 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |