KR101095007B1 - 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 - Google Patents
온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 Download PDFInfo
- Publication number
- KR101095007B1 KR101095007B1 KR1020100095619A KR20100095619A KR101095007B1 KR 101095007 B1 KR101095007 B1 KR 101095007B1 KR 1020100095619 A KR1020100095619 A KR 1020100095619A KR 20100095619 A KR20100095619 A KR 20100095619A KR 101095007 B1 KR101095007 B1 KR 101095007B1
- Authority
- KR
- South Korea
- Prior art keywords
- die termination
- signal
- latency
- control signal
- termination signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2272—Latency related aspects
Landscapes
- Dram (AREA)
Abstract
Description
도 2는 도 1의 카스 라이트 레이턴시부의 구성을 보여주는 도면,
도 3은 종래기술에 따른 온 다이 터미네이션 신호 생성회로의 동작을 보여주는 도면,
도 4는 종래기술에 따른 온 다이 터미네이션 신호 생성회로의 또 다른 동작을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 반도체 장치의 구성을 개략적으로 보여주는 블록도,
도 6은 도 5의 카스 라이트 레이턴시부 및 온 다이 터미네이션 제어신호 생성부의 연결 및 구성을 보여주는 도면,
도 7은 제 1 동작모드에서의 본 발명의 실시예에 따른 반도체 장치의 동작을 보여주는 타이밍도,
도 8은 제 2 동작모드에서의 본 발명의 실시예에 따른 반도체 장치의 동작을 보여주는 타이밍도이다.
21: 클럭 패드 22: 클럭 버퍼
30/111: 애디티브 레이턴시부 40/112: 카스 라이트 레이턴시부
100: 온 다이 터미네이션 신호 생성부
110: 레이턴시부
120: 온 다이 터미네이션 제어신호 생성부
200: 데이터 스트로브 드라이버
Claims (19)
- 클럭 및 온 다이 터미네이션 신호를 수신하고, 상기 온 다이 터미네이션 신호가 기설정된 시간만큼 지연된 제 1 지연 온 다이 터미네이션 신호 및 상기 기설정된 시간보다 짧은 시간 지연된 제 2 지연 온 다이 터미네이션 신호를 생성하는 레이턴시부; 및
제어신호에 응답하여 상기 제 1 및 제 2 지연 온 다이 터미네이션 신호 중 하나를 온 다이 터미네이션 제어신호로 제공하도록 구성된 온 다이 터미네이션 제어신호 생성부를 포함하는 온 다이 터미네이션 신호 생성회로. - 제 1 항에 있어서,
상기 기설정된 시간은, 레이턴시 정보에 해당하는 클럭 주기인 것을 특징으로 하는 온 다이 터미네이션 신호 생성회로. - 제 1 항에 있어서,
상기 제어신호는 데이터 스트로브 신호의 2 클럭 주기의 프리앰블을 생성하기 위해 입력되는 신호인 것을 특징으로 하는 온 다이 터미네이션 신호 생성회로. - 제 3 항에 있어서,
상기 제어신호는 모드 레지스터 셋(MRS)으로부터 인가되는 신호인 것을 특징으로 하는 온 다이 터미네이션 신호 생성회로. - 제 2 항에 있어서,
상기 레이턴시는 애디티브 레이턴시 및 카스 라이트 레이턴시를 포함하고,
상기 레이턴시부는, 상기 애디티브 레이턴시 정보에 해당하는 클럭 주기만큼 상기 온 다이 터미네이션 신호를 지연하는 애디티브 레이턴시부; 및
상기 애디티브 레이턴시부의 출력을 수신하고, 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 주기만큼 상기 애디티브 레이턴시부의 출력을 지연하는 카스 라이트 레이턴시부를 포함하는 것을 특징으로 하는 온 다이 터미네이션 신호 생성회로. - 제 5 항에 있어서,
상기 카스 라이트 레이턴시부는, 상기 애디티브 레이턴시부의 출력을 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 주기만큼 지연하여 상기 제 1 온 다이 터미네이션 신호를 생성하고, 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 신호 주기보다 더 짧은 주기만큼 지연된 상기 제 2 온 다이 터미네이션 신호를 생성하는 것을 특징으로 하는 온 다이 터미네이션 신호 생성회로. - 제 1 동작모드에서 온 다이 터미네이션 신호를 기설정된 시간만큼 지연하여 온 다이 터미네이션 제어신호로 제공하고, 제 2 동작모드에서 상기 온 다이 터미네이션 신호를 상기 기설정된 시간보다 짧은 시간 지연하여 상기 온 다이 터미네이션 제어신호로 제공하도록 구성된 온 다이 터미네이션 신호 생성부; 및
상기 온 다이 터미네이션 제어신호를 수신하여 데이터 스트로브 신호의 프리앰블을 생성하도록 구성된 데이터 스트로브 드라이버를 포함하는 반도체 장치. - 제 7 항에 있어서,
상기 반도체 장치는 상기 제 2 동작모드에서 상기 제 1 동작모드 보다 고속으로 동작하는 것을 특징으로 하는 반도체 장치. - 제 7 항에 있어서,
상기 기설정된 시간은, 레이턴시 정보에 해당하는 클럭 주기만큼인 것을 특징으로 하는 반도체 장치. - 제 9 항에 있어서,
상기 온 다이 터미네이션 신호 생성부는, 상기 레이턴시 정보에 해당하는 클럭 주기만큼 상기 온 다이 터미네이션 신호를 지연하여 제 1 온 다이 터미네이션 신호를 생성하고, 상기 온 다이 터미네이션 신호가 상기 레이턴시 정보에 해당하는 클럭 주기보다 짧은 주기만큼 지연된 제 2 온 다이 터미네이션 신호를 생성하는 레이턴시부; 및
상기 제 1 동작모드에서 상기 제 1 온 다이 터미네이션 신호를 출력하고, 상기 제 2 동작모드에서 상기 제 2 온 다이 터미네이션 신호를 출력하는 온 다이 터미네이션 제어신호 생성부를 포함하는 반도체 장치. - 제 10 항에 있어서,
상기 제 1 및 제 2 동작모드는 제어신호에 의해 지정되고, 상기 제어신호는 데이터 스트로브 신호의 2 클럭 주기의 프리앰블을 생성하기 위해 입력되는 신호인 것을 특징으로 하는 반도체 장치. - 제 11 항에 있어서,
상기 제어신호는, 모드 레지스터 셋(MRS)으로부터 입력되는 것을 특징으로 하는 반도체 장치. - 제 10 항에 있어서,
상기 레이턴시는 애디티브 레이턴시 및 카스 라이트 레이턴시를 포함하고,
상기 레이턴시부는, 상기 온 다이 터미네이션 신호를 상기 애디티브 레이턴시 정보에 해당하는 클럭 주기만큼 지연하는 애디티브 레이턴시부; 및
상기 애디티브 레이턴시부의 출력을 수신하여 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 주기만큼 지연하는 카스 라이트 레이턴시부를 포함하는 반도체 장치. - 제 13 항에 있어서,
상기 카스 라이트 레이턴시부는, 상기 애디티브 레이턴시부의 출력을 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 주기만큼 지연하여 상기 제 1 온 다이 터미네이션 신호를 생성하고, 상기 애디티브 레이턴시부의 출력이 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 주기보다 짧은 주기만큼 지연된 제 2 온 다이 터미네이션 신호를 생성하는 것을 특징으로 하는 반도체 장치. - 시스템으로부터 온 다이 터미네이션 신호를 수신하는 단계;
상기 온 다이 터미네이션 신호를 기설정된 시간만큼 지연한 제 1 온 다이 터미네이션 신호 및 상기 기설정된 시간보다 짧은 시간 지연된 제 2 온 다이 터미네이션 신호를 생성하는 단계; 및
제어신호에 응답하여 상기 제 1 및 제 2 온 다이 터미네이션 신호 중 하나를 온 다이 터미네이션 제어신호로 제공하는 단계를 포함하는 온 다이 터미네이션 신호 생성방법. - 제 15 항에 있어서,
상기 기설정된 시간은, 레이턴시 정보에 해당하는 클럭 주기인 것을 특징으로 하는 온 다이 터미네이션 신호 생성방법. - 제 16 항에 있어서,
상기 제어신호는, 제 1 및 제 2 동작모드를 지정하기 위해 MRS를 통해 입력되는 것을 특징으로 하는 온 다이 터미네이션 신호 생성방법. - 제 17 항에 있어서,
상기 제 2 동작모드는 상기 제 1 동작모드보다 고속 동작모드인 것을 특징으로 하는 온 다이 터미네이션 신호 생성방법. - 제 18 항에 있어서,
상기 온 다이 터미네이션 제어신호를 제공하는 단계는, 상기 제 1 동작모드에서 상기 제어신호에 응답하여 상기 제 1 온 다이 터미네이션 신호를 상기 온 다이 터미네이션 제어신호로 제공하고, 상기 제 2 동작모드에서 상기 제어신호에 응답하여 상기 제 2 온 다이 터미네이션 신호를 상기 온 다이 터미네이션 제어신호로 제공하는 것을 특징으로 하는 온 다이 터미네이션 신호 생성방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100095619A KR101095007B1 (ko) | 2010-09-30 | 2010-09-30 | 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 |
US12/968,141 US8436641B2 (en) | 2010-09-30 | 2010-12-14 | Circuit and method for generating on-die termination signal and semiconductor apparatus using the same |
CN201110029269.9A CN102446546B (zh) | 2010-09-30 | 2011-01-27 | 产生片内终结信号的电路和方法及使用它的半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100095619A KR101095007B1 (ko) | 2010-09-30 | 2010-09-30 | 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101095007B1 true KR101095007B1 (ko) | 2011-12-20 |
Family
ID=45506443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100095619A KR101095007B1 (ko) | 2010-09-30 | 2010-09-30 | 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8436641B2 (ko) |
KR (1) | KR101095007B1 (ko) |
CN (1) | CN102446546B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200016043A (ko) * | 2018-08-06 | 2020-02-14 | 삼성전자주식회사 | 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120098027A (ko) * | 2011-02-28 | 2012-09-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 구동 방법 |
KR101957814B1 (ko) * | 2012-06-13 | 2019-03-14 | 에스케이하이닉스 주식회사 | 집적 회로 및 이의 동작 방법 |
KR102079630B1 (ko) * | 2013-03-13 | 2020-04-07 | 삼성전자주식회사 | 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법 |
US20170255412A1 (en) * | 2016-03-04 | 2017-09-07 | Intel Corporation | Techniques for Command Based On Die Termination |
KR102471160B1 (ko) | 2017-05-16 | 2022-11-25 | 삼성전자주식회사 | 온-다이-터미네이션 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치 |
US10340022B2 (en) | 2017-05-16 | 2019-07-02 | Samsung Electronics Co., Ltd. | Nonvolatile memory including on-die-termination circuit and storage device including the nonvolatile memory |
US10153014B1 (en) | 2017-08-17 | 2018-12-11 | Micron Technology, Inc. | DQS-offset and read-RTT-disable edge control |
US10418090B1 (en) * | 2018-06-21 | 2019-09-17 | Micron Technology, Inc. | Write signal launch circuitry for memory drive |
CN115602215A (zh) * | 2021-07-09 | 2023-01-13 | 长鑫存储技术有限公司(Cn) | 使能控制电路以及半导体存储器 |
CN116054788A (zh) * | 2023-01-11 | 2023-05-02 | 长鑫存储技术有限公司 | 信号生成电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480598B1 (ko) | 2002-05-25 | 2005-04-06 | 삼성전자주식회사 | 프리앰블 기능을 갖는 반도체 메모리 장치 |
KR100625298B1 (ko) * | 2005-09-29 | 2006-09-15 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 제어 장치 |
JP4524662B2 (ja) * | 2005-10-21 | 2010-08-18 | エルピーダメモリ株式会社 | 半導体メモリチップ |
KR100857854B1 (ko) | 2007-01-10 | 2008-09-10 | 주식회사 하이닉스반도체 | 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치 |
KR100853468B1 (ko) | 2007-07-12 | 2008-08-21 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법 |
KR101040242B1 (ko) | 2008-10-13 | 2011-06-09 | 주식회사 하이닉스반도체 | 데이터 스트로브 신호 생성장치 및 이를 이용하는 반도체 메모리 장치 |
JP2010192030A (ja) * | 2009-02-17 | 2010-09-02 | Elpida Memory Inc | 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム |
-
2010
- 2010-09-30 KR KR1020100095619A patent/KR101095007B1/ko active IP Right Grant
- 2010-12-14 US US12/968,141 patent/US8436641B2/en active Active
-
2011
- 2011-01-27 CN CN201110029269.9A patent/CN102446546B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200016043A (ko) * | 2018-08-06 | 2020-02-14 | 삼성전자주식회사 | 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템 |
KR102600000B1 (ko) | 2018-08-06 | 2023-11-08 | 삼성전자주식회사 | 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템 |
Also Published As
Publication number | Publication date |
---|---|
US8436641B2 (en) | 2013-05-07 |
CN102446546A (zh) | 2012-05-09 |
US20120081144A1 (en) | 2012-04-05 |
CN102446546B (zh) | 2015-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101095007B1 (ko) | 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 | |
KR100866601B1 (ko) | 반도체 장치의 종단 저항을 제어할 수 있는 장치 및 방법 | |
KR100303775B1 (ko) | 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치 | |
US7710799B2 (en) | Circuit for generating data strobe in DDR memory device, and method therefor | |
JP3913553B2 (ja) | レイテンシ制御回路及び制御方法並びにこれを備える同期式半導体メモリ装置 | |
KR100930401B1 (ko) | 반도체 메모리 장치 | |
KR20120059124A (ko) | 반도체 메모리 장치 및 그를 포함하는 반도체 메모리 시스템 | |
KR20130112552A (ko) | 반도체 메모리 회로 및 이를 이용한 데이터 처리 시스템 | |
CN108038068B (zh) | 一种基于ddr读数据同步方法及*** | |
KR20080027099A (ko) | 메모리 인터페이스 제어 장치 및 제어 방법 | |
TWI523037B (zh) | 記憶體裝置 | |
KR20070002546A (ko) | 동기식 메모리 장치의 데이타 래치 제어 장치 | |
KR100543937B1 (ko) | 데이터 출력제어회로 | |
CN109800192B (zh) | 电子设备、fpga芯片及其接口电路 | |
KR100857450B1 (ko) | 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법 | |
KR20100001828A (ko) | 셋업/홀드 타임 측정 장치 | |
US7173878B2 (en) | Apparatus for driving output signals from DLL circuit | |
TWI466114B (zh) | 記憶體控制電路以及記憶體控制方法 | |
KR100892678B1 (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
KR100728556B1 (ko) | 반도체 메모리 장치의 데이터 출력 회로 | |
KR20110130883A (ko) | 라이트 레벨라이제이션 스킴을 포함하는 메모리 장치 | |
KR100929831B1 (ko) | 고속의 데이터 입출력을 위한 반도체 메모리 장치 | |
KR101869692B1 (ko) | 데이터 출력회로 | |
KR102033786B1 (ko) | 반도체 장치와 이를 이용한 반도체 시스템 | |
KR100521047B1 (ko) | 반도체 메모리 장치의 파이프 래치 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 9 |