KR101095007B1 - 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 - Google Patents

온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 Download PDF

Info

Publication number
KR101095007B1
KR101095007B1 KR1020100095619A KR20100095619A KR101095007B1 KR 101095007 B1 KR101095007 B1 KR 101095007B1 KR 1020100095619 A KR1020100095619 A KR 1020100095619A KR 20100095619 A KR20100095619 A KR 20100095619A KR 101095007 B1 KR101095007 B1 KR 101095007B1
Authority
KR
South Korea
Prior art keywords
die termination
signal
latency
control signal
termination signal
Prior art date
Application number
KR1020100095619A
Other languages
English (en)
Inventor
송청기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100095619A priority Critical patent/KR101095007B1/ko
Priority to US12/968,141 priority patent/US8436641B2/en
Priority to CN201110029269.9A priority patent/CN102446546B/zh
Application granted granted Critical
Publication of KR101095007B1 publication Critical patent/KR101095007B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Landscapes

  • Dram (AREA)

Abstract

온 다이 터미네이션 신호 생성회로는 레이턴시부 및 온 다이 터미네이션 제어신호 생성부를 포함한다. 상기 레이턴시부는 클럭 및 온 다이 터미네이션 신호를 수신하고, 상기 온 다이 터미네이션 신호가 기설정된 시간만큼 지연된 제 1 지연 온 다이 터미네이션 신호 및 상기 기설정된 시간보다 짧은 시간 지연된 제 2 지연 온 다이 터미네이션 신호를 생성한다. 상기 온 다이 터미네이션 제어신호 생성부는 제어신호에 응답하여 상기 제 1 및 제 2 지연 온 다이 터미네이션 신호 중 하나를 온 다이 터미네이션 제어신호로 제공하도록 구성된다.

Description

온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 {CIRCUIT AND METHOD FOR GENERATING ON DIE TERMINATION SIGNAL, SEMICONDUCTOR APPARATUS USING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 반도체 장치의 온 다이 터미네이션 신호 생성회로 및 방법에 관한 것이다.
반도체 장치, 특히 메모리 장치는 시스템과 데이터를 통신하기 위해서 임피던스 매칭을 수행한다. 즉, 상기 메모리 장치와 시스템 간의 임피던스를 매칭시켜 데이터의 통신이 원활하게 이루어질 수 있도록 한다. 상기 반도체 장치에서 시스템과의 임피던스 매칭을 수행하는 것을 온 다이 터미네이션(On Die Termination, ODT)이라고 한다.
도 1은 종래기술에 따른 온 다이 터미네이션 신호 생성회로의 구성을 개략적으로 보여주는 블록도이다. 도 1에서, 상기 온 다이 터미네이션 신호 생성회로는 ODT 패드(11), ODT 버퍼(12), 클럭 패드(21), 클럭 버퍼(22), 애디티브 레이턴시부(30) 및 카스 라이트 레이턴시부(40)를 포함한다. 외부 온 다이 터미네이션 신호(ODT_ext)는 상기 ODT 패드(11) 및 상기 ODT 버퍼(12)를 통해 입력되고, 상기 외부 클럭 신호(CLK)는 상기 클럭 패드(21) 및 상기 클럭 버퍼(22)를 통해 입력된다. 상기 애디티브 레이턴시부(30)는 버퍼링된 온 다이 터미네이션 신호(ODT_ext) 및 클럭 신호(CLK)를 수신하고, 애디티브 레이턴시 정보에 따라 상기 온 다이 터미네이션 신호(ODT_ext)를 지연한다. 상기 카스 라이트 레이턴시부(40)는 상기 애디티브 레이턴시부(30)의 출력(ODT_AL) 및 상기 클럭(CLK)을 수신하고, 카스 라이트 레이턴시(CWL<5:8>) 정보에 따라 상기 애디티브 레이턴시부(30)의 출력(ODT_AL)을 지연하여 온 다이 터미네이션 제어신호(ODT_int)를 생성한다.
도 2는 도 1의 카스 라이트 레이턴시부의 구성을 보여주는 도면이다. 도 2에서, 상기 카스 라이트 레이턴시부(40)는 앤드 게이트(41), 제 1 내지 제 3 먹스(42, 43, 44) 및 직렬로 연결된 제 1 내지 제 6 플립플롭(FF1~FF6)을 포함한다. 상기 앤드 게이트(41)는 상기 애디티브 레이턴시부(30)의 출력(ODT_AL) 및 카스 라이트 레이턴시(CWL<5:8>) 정보를 수신한다. 상기 제 1 내지 제 3 먹스(42, 43, 44)는 각각 상기 카스 라이트 레이턴시(CWL<5:8>) 정보를 수신하여 상기 애디티브 레이턴시부(30)의 출력(ODT_AL) 및 상기 먹스(42, 43, 44)와 연결된 플립플롭(FF1, FF2, FF3)의 출력 중 하나를 출력하도록 구성된다. 상기 플립플롭(FF1~FF6)은 상기 클럭(CLK)에 응답하여 상기 애디티브 레이턴시부(30)의 출력(ODT_AL)을 순차적으로 지연시키도록 구성된다. 상기 애디티브 레이턴시부(30)의 출력(ODT_AL)은 상기 카스 라이트 레이턴시부(40)에 의해 CWL-2 만큼 지연되어 상기 온 다이 터미네이션 제어신호(ODT_int)로 출력된다.
위와 같은 구성을 통해, 예를 들어, CWL=7이라면, 상기 제 1 먹스(42)는 상기 카스 라이트 레이턴시(CWL7) 정보에 응답하여 상기 애디티브 레이턴시부(30)의 출력(ODT_AL)을 상기 제 2 플립플롭(FF2)으로 출력하고, 상기 애디티브 레이턴시부(30)의 출력(ODT_AL)은 상기 제 2 내지 제 6 플립플롭(FF2~FF6)에 의해 클럭의 5주기만큼 지연되어 상기 온 다이 터미네이션 제어신호(ODT_int)로 제공될 수 있다.
도 3 및 도 4는 종래기술에 따른 온 다이 터미네이션 신호 생성회로의 동작을 보여주는 도면이다. 메모리 장치에서, 상기 애디티브 레이턴시는 카스 레이턴시(CL)와 연동되어 결정되는데, 예를 들어, AL=0, AL=CL-1 또는 AL=CL-2 로 설정될 수 있다. 이하에서는, AL=0으로 설정되고, CWL=7로 설정되며, 버스트 렝스는 8로 설정된 경우의 동작이 예시적으로 기술된다.
도 3에서, 시스템으로부터 라이트 커맨드(WT)가 인가되면, 그와 동일한 시점에 상기 외부 온 다이 터미네이션 신호(ODT_ext)가 인가된다. AL=0이므로, 상기 애디티브 레이턴시부(30)는 상기 온 다이 터미네이션 신호(ODT_ext)를 지연하지 않고 출력한다. CWL=7이므로, 상기 카스 라이트 레이턴시부(40)는 상기 애디티브 레이턴시부(30)의 출력(ODT_AL)을 상기 클럭(CLK)의 5주기만큼 지연하여 상기 온 다이 터미네이션 제어신호(ODT_int)를 생성한다. 상기 온 다이 터미네이션 제어신호(ODT_int)는 온 다이 터미네이션 드라이버(미도시)로 입력되어 임피던스 설정을 지시하는 신호가 되고, 데이터 스트로브 신호(DQS)를 생성하는 소스 신호가 된다. 따라서, 상기 온 다이 터미네이션 제어신호(ODT_int)에 응답하여 상기 데이터 스트로브 신호(DQS)가 생성된다. 도 3에서 도시된 바와 같이, 상기 온 다이 터미네이션 제어신호(ODT_int)가 생성되면, 1 클럭 주기의 상기 데이터 스트로브 신호(DQS)의 프리앰블(preamble)이 생성되고, 이후, BL=8을 위해 스트로브 펄스가 생성된다.
상기 데이터 스트로브 신호(DQS)는 데이터의 원활한 입출력을 위해 데이터의 입출력 시점을 알리는 신호로서, 실질적으로 데이터가 입출력 되기 전에 프리앰블(preamble)을 생성하여 데이터의 입출력 동작을 준비하게 된다. 최근 반도체 장치는 점점 고속으로 동작하고 있고 그에 따라 데이터의 전송속도도 점점 증가하고 있다. 따라서, 일반적으로 사용되던 1 클럭 주기의 프리앰블 생성만으로는 데이터의 정확한 입출력을 보장하기 어려워졌다. 따라서, 2 클럭 주기의 프리앰블을 생성하여 데이터 입출력 준비를 안정적으로 수행할 필요성이 발생되었다.
도 4는 데이터 스트로브 신호의 2 클럭 주기의 프리앰블 생성하는 동작을 보여주는 도면이다. 도 4에서, 상기 데이터 스트로브 신호(DQS)의 2 클럭 주기의 프리앰블(preamble)을 생성하기 위해서는 라이트 커맨드(WT) 입력 이전에 외부 온 다이 터미네이션 신호(ODT_ext)가 입력되어야 함을 알 수 있다. 라이트 커맨드(WT)가 입력되기 이전에 온 다이 터미네이션 신호(ODT_ext)가 먼저 입력되어야 하는 제약은 시스템으로부터 라이트 커맨드(WT)를 지연시켜 입력 받거나, 라이트 커맨드(WT)를 수신하여 지연시켜야 하는 시간상의 손실을 발생하게 되고, 또한, 시스템과 반도체 장치 사이의 채널 효율을 감소시키게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해서 온 다이 터미네이션 제어신호의 생성시점을 변화시킬 수 있는 온 다이 터미네이션 신호 생성회로 및 방법을 제공하는데 그 목적이 있다.
본 발명의 실시예에 따른 온 다이 터미네이션 신호 생성회로는 클럭 및 온 다이 터미네이션 신호를 수신하고, 상기 온 다이 터미네이션 신호가 기설정된 시간만큼 지연된 제 1 지연 온 다이 터미네이션 신호 및 상기 기설정된 시간보다 짧은 시간 지연된 제 2 지연 온 다이 터미네이션 신호를 생성하는 레이턴시부; 및 제어신호에 응답하여 상기 제 1 및 제 2 지연 온 다이 터미네이션 신호 중 하나를 온 다이 터미네이션 제어신호로 제공하도록 구성된 온 다이 터미네이션 제어신호 생성부를 포함한다.
본 발명의 실시예에 따른 반도체 장치는 제 1 동작모드에서 온 다이 터미네이션 신호를 기설정된 시간만큼 지연하여 온 다이 터미네이션 제어신호로 제공하고, 제 2 동작모드에서 상기 온 다이 터미네이션 신호를 상기 기설정된 시간보다 짧은 시간 지연하여 상기 온 다이 터미네이션 제어신호로 제공하도록 구성된 온 다이 터미네이션 신호 생성부; 및 상기 온 다이 터미네이션 제어신호를 수신하여 데이터 스트로브 신호의 프리앰블을 생성하도록 구성된 데이터 스트로브 드라이버를 포함한다.
또한, 본 발명의 실시예에 따른 온 다이 터미네이션 신호 생성방법은 시스템으로부터 온 다이 터미네이션 신호를 수신하는 단계; 상기 온 다이 터미네이션 신호를 기설정된 시간만큼 지연한 제 1 온 다이 터미네이션 신호 및 상기 기설정된 시간보다 짧은 시간 지연된 제 2 온 다이 터미네이션 신호를 생성하는 단계; 및 제어신호에 응답하여 상기 제 1 및 제 2 온 다이 터미네이션 신호 중 하나를 온 다이 터미네이션 제어신호로 제공하는 단계를 포함한다.
본 발명에 의하면, 반도체 장치의 동작속도에 따라 온 다이 터미네이션 제어신호의 생성시점을 변화시켜 데이터 스트로브 신호의 프리앰블의 길이를 조절할 수 있다. 따라서, 반도체 장치와 시스템 간의 데이터 통신을 원활하게 한다.
도 1은 종래기술에 따른 온 다이 터미네이션 신호 생성회로의 구성을 개략적으로 보여주는 블록도,
도 2는 도 1의 카스 라이트 레이턴시부의 구성을 보여주는 도면,
도 3은 종래기술에 따른 온 다이 터미네이션 신호 생성회로의 동작을 보여주는 도면,
도 4는 종래기술에 따른 온 다이 터미네이션 신호 생성회로의 또 다른 동작을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 반도체 장치의 구성을 개략적으로 보여주는 블록도,
도 6은 도 5의 카스 라이트 레이턴시부 및 온 다이 터미네이션 제어신호 생성부의 연결 및 구성을 보여주는 도면,
도 7은 제 1 동작모드에서의 본 발명의 실시예에 따른 반도체 장치의 동작을 보여주는 타이밍도,
도 8은 제 2 동작모드에서의 본 발명의 실시예에 따른 반도체 장치의 동작을 보여주는 타이밍도이다.
도 5는 본 발명의 실시예에 따른 반도체 장치의 구성을 개략적으로 보여주는 도면이다. 도 5에서, 본 발명의 실시예에 따른 반도체 장치(1)는 온 다이 터미네이션 신호 생성부(100) 및 데이터 스트로브 드라이버(200, DQS 드라이버)를 포함한다. 상기 온 다이 터미네이션 신호 생성부(100)는 온 다이 터미네이션 신호(ODT_ext) 및 클럭(CLK)을 수신하여 온 다이 터미네이션 제어신호(ODT_int)를 생성한다. 상기 온 다이 터미네이션 신호(ODT_ext)는 데이터의 입출력 동작을 위해 컨트롤러를 포함하는 시스템으로부터 입력되는 신호로서 ODT 패드(도 1의 11) 및 ODT 버퍼(도 1의 12)를 통해 상기 반도체 장치(1) 내부로 입력된다. 상기 클럭(CLK)은 클럭 패드(도 1의 21) 및 클럭 버퍼(도 1의 22)를 통해 상기 반도체 장치 내부로 입력된다.
상기 온 다이 터미네이션 신호 생성부(100)는 상기 온 다이 터미네이션 신호(ODT_ext)를 기설정된 시간만큼 지연하여 상기 온 다이 터미네이션 제어신호(ODT_int)를 생성한다. 상기 온 다이 터미네이션 신호 생성부(100)는 제 1 동작모드에서 상기 온 다이 터미네이션 신호(ODT_ext)가 상기 기설정된 시간만큼 지연된 신호를 상기 온 다이 터미네이션 제어신호(ODT_int)로 제공하고, 제 2 동작모드에서 상기 온 다이 터미네이션 신호(ODT_ext)가 상기 기설정된 시간보다 짧은 시간 지연된 신호를 상기 온 다이 터미네이션 제어신호(ODT_int)로서 제공한다. 상기 기설정된 시간은 레이턴시 정보에 해당하는 클럭 주기이다. 따라서, 상기 온 다이 터미네이션 신호 생성부(100)는 상기 제 1 동작모드에서 상기 온 다이 터미네이션 신호(ODT_ext)를 상기 레이턴시 정보에 해당하는 클럭 주기만큼 지연하여 상기 온 다이 터미네이션 제어신호(ODT_int)를 생성하고, 상기 제 2 동작모드에서 상기 온 다이 터미네이션 신호(ODT_ext)를 상기 레이턴시 정보에 해당하는 클럭 주기보다 짧은 주기만큼 지연하여 상기 온 다이 터미네이션 제어신호(ODT_int)를 생성한다.
상기 제 1 및 제 2 동작모드는 상기 반도체 장치(1)의 동작 속도에 따라 구분될 수 있는데, 예를 들어, 상기 반도체 장치(1)가 주기가 긴 클럭을 수신하여 저속 동작을 하는 경우가 상기 제 1 동작모드에 해당할 수 있고, 상기 반도체 장치(1)가 상기 제 1 동작모드에서 입력 받는 클럭보다 주기가 짧은 클럭을 수신하여 고속 동작을 하는 경우가 상기 제 2 동작 모드에 해당할 수 있다.
상기 온 다이 터미네이션 신호 생성부(100)는 레이턴시부(110) 및 온 다이 터미네이션 제어신호 생성부(120, ODT 제어신호 생성부)를 포함한다. 상기 레이턴시부(110)는 상기 온 다이 터미네이션 신호(ODT_ext) 및 상기 클럭(CLK)을 수신하여 제 1 온 다이 터미네이션 신호(ODT_CWL) 및 제 2 온 다이 터미네이션 신호(ODT_CWL-1)를 생성한다. 상기 레이턴시부(110)는 상기 온 다이 터미네이션 신호(ODT_ext)를 레이턴시 정보에 해당하는 클럭 주기만큼 지연하여 상기 제 1 온 다이 터미네이션 신호(ODT_CWL)를 생성하고, 상기 레이턴시 정보에 해당하는 클럭 주기보다 짧은 주기만큼 지연하여 상기 제 2 온 다이 터미네이션 신호(ODT_CWL-1)를 생성한다. 따라서, 상기 제 2 온 다이 터미네이션 신호(ODT_CWL-1)는 상기 제 1 온 다이 터미네이션 신호(ODT_CWL)보다 먼저 인에이블 될 수 있다. 상기 레이턴시는 애디티브 레이턴시 및 카스 라이트 레이턴시(CWL<5:8>)를 포함한다. 상기 애디티브 레이턴시 및 상기 카스 라이트 레이턴시(CWL<5:8>)는 종래기술에서 기술한바 있다.
상기 레이턴시부(110)는 애디티브 레이턴시부(111) 및 카스 라이트 레이턴시부(112)를 포함한다. 상기 애디티브 레이턴시부(111)는 상기 온 다이 터미네이션 신호(ODT_ext) 및 상기 클럭(CLK)을 수신하고, 상기 온 다이 터미네이션 신호(ODT_ext)를 상기 애디티브 레이턴시 정보에 해당하는 클럭 주기만큼 지연하여 출력한다. 상기 애디티브 레이턴시는 카스 레이턴시(CL)에 의해 정의됨은 앞서 설명한 바 있다. 상기 카스 라이트 레이턴시부(112)는 상기 애디티브 레이턴시부(111)의 출력(ODT_AL) 및 상기 클럭(CLK)을 수신하고, 상기 애디티브 레이턴시부(111)의 출력(ODT_AL)을 상기 카스 라이트 레이턴시(CWL<5:8>) 정보에 해당하는 클럭 주기만큼 지연하여 출력한다. 상기 카스 라이트 레이턴시부(112)는 상기 애디티브 레이턴시부(111)의 출력(ODT_AL)을 상기 카스 라이트 레이턴시(CWL<5:8>) 정보에 해당하는 클럭 주기만큼 지연하여 상기 제 1 온 다이 터미네이션 신호(ODT_CWL)를 생성하고, 상기 애디티브 레이턴시부(111)의 출력(ODT_AL)을 상기 카스 라이트 레이턴시(CWL<5:8>) 정보에 해당하는 클럭 주기보다 짧은 주기만큼 지연하여 상기 제 2 온 다이 터미네이션 신호(ODT_CWL-1)를 생성한다. 따라서, 본 발명의 실시예는 상기 애디티브 레이턴시부(111) 및 상기 카스 라이트 레이턴시부(112)를 포함하는 상기 레이턴시부(110)를 포함함으로써, 시스템으로부터 온 다이 터미네이션 신호(ODT_ext)가 인가된 이후에, 기설정된 시간만큼 지연되어 인에이블 되는 제 1 온 다이 터미네이션 신호(ODT_CWL) 및 상기 기설정된 시간보다 짧은 시간 지연되어 인에이블 되는 제 2 온 다이 터미네이션 신호(ODT_CWL-1)를 제공할 수 있다.
상기 온 다이 터미네이션 제어신호 생성부(120)는 상기 제 1 및 제 2 온 다이 터미네이션 신호(ODT_CWL, ODT_CWL-1)와 제어신호(2tCK_Pre)를 수신하여 상기 온 다이 터미네이션 제어신호(ODT_int)를 생성한다. 상기 온 다이 터미네이션 제어신호 생성부(120)는 상기 제어신호(2tCK_Pre)에 응답하여 상기 제 1 및 제 2 온 다이 터미네이션 신호(ODT_CWL, ODT_CWL-1) 중 하나를 상기 온 다이 터미네이션 제어신호(ODT_int)로 제공한다. 상기 제어신호(2tCK_Pre)는 상기 제 1 동작모드 및 상기 제 2 동작모드를 지정할 수 있는 신호로서, 예를 들어, 반도체 장치의 모드 레지스터 셋(MRS)로부터 인가되는 신호이다. 상기 제어신호(2tCK_Pre)는 상기 제 2 동작모드를 지정하기 위해 인에이블되는 신호이다. 상기 온 다이 터미네이션 제어신호 생성부(120)는 상기 제어신호(2tCK_Pre)가 디스에이블되면 상기 제 1 온 다이 터미네이션 신호(ODT_CWL)를 상기 온 다이 터미네이션 제어신호(ODT_int)로 출력하고, 상기 제어신호(2tCK_Pre)가 인에이블 되면 상기 제 2 온 다이 터미네이션 신호(ODT_CWL-1)를 상기 온 다이 터미네이션 제어신호(ODT_int)로 출력한다. 따라서, 본 발명의 실시예에 따른 반도체 장치(1)는 제 1 동작모드에서 기설정된 시간만큼 지연되어 인에이블되는 상기 온 다이 터미네이션 제어신호(ODT_int)를 생성할 수 있고, 제 2 동작모드에서 상기 기설정된 시간보다 짧은 시간 지연되고, 상기 제 1 동작모드에서 상기 온 다이 터미네이션 제어신호(ODT_int)가 인에이블되는 시점보다 빠른 시점에 인에이블되는 상기 온 다이 터미네이션 제어신호(ODT_int)를 생성할 수 있다.
상기 데이터 스트로브 드라이버(200)는 상기 온 다이 터미네이션 제어신호(ODT_int)를 수신하여 데이터 스트로브 신호(DQS)를 생성한다. 상기 데이터 스트로브 신호(DQS)는 시스템과 상기 반도체 장치 사이에 데이터의 입출력 동작을 원활히 수행하기 위해 생성되는 신호이다. 상기 데이터 스트로브 드라이버(200)는 클럭 신호, 예를 들어 지연 고정된 클럭 신호(DLL Clock)를 수신하여 상기 온 다이 터미네이션 제어신호(ODT_int)가 인에이블되면 상기 데이터 스트로브 신호(DQS)를 생성한다. 상기 데이터 스트로브 드라이버(200)는 상기 온 다이 터미네이션 제어신호(ODT_int)에 응답하여 실제로 데이터가 입출력되는 시점보다 먼저 프리앰블(preamble)을 생성하여 데이터의 입출력 동작을 준비한다. 상기 데이터 스트로브 드라이버(200)는 상기 온 다이 터미네이션 제어신호 생성부(120)로부터 상기 반도체 장치의 동작모드에 따라 다른 시점에 인에이블되는 상기 온 다이 터미네이션 제어신호(ODT_int)를 수신하므로, 상기 반도체 장치(1)의 동작모드에 따라 프리앰블(preamble)의 길이를 달리할 수 있다. 즉, 상기 데이터 스트로브 드라이버(200)는 상기 제 2 동작모드에서 상기 제 1 동작모드보다 먼저 상기 데이터 스트로브 신호(DQS)의 프리앰블(preamble)을 생성할 수 있다.
도 6은 도 5의 카스 라이트 레이턴시부 및 온 다이 터미네이션 제어신호 생성부의 연결 및 구성을 보여주는 도면이다. 도 6에서, 상기 카스 라이트 레이턴시부(112)는 종래기술과 마찬가지로 앤드 게이트(41), 복수개의 플립플롭(FF1~FF6) 및 복수개의 먹스(42, 43, 44)를 포함한다. 상기 카스 라이트 레이턴시부(112)는 상기 카스 라이트 레이턴시(CWL<5:8>) 정보에 따라 상기 애디티브 레이턴시부(111)의 출력(ODT_AL)을 상기 카스 라이트 레이턴시(CWL<5:8>) 정보에 해당하는 클럭 주기만큼 지연하여 상기 제 1 온 다이 터미네이션 신호(ODT_CWL)를 생성하고, 상기 제 1 온 다이 터미네이션 신호(ODT_CWL)를 출력하는 최종 플립플롭(FF6)의 이전 단의 플립플롭(FF5)에서 상기 카스 라이트 레이턴시(CWL<5:8>) 정보에 해당하는 클럭 주기보다 짧은 주기만큼 지연된 상기 제 2 온 다이 터미네이션 신호(ODT_CWL-1)를 생성할 수 있다.
상기 온 다이 터미네이션 제어신호 생성부(120)는 상기 제 1 및 제 2 온 다이 터미네이션 신호(ODT_CWL, ODT_CWL-1)와 상기 제어신호(2tCK_Pre)를 수신하여 상기 온 다이 터미네이션 제어신호(ODT_int)를 생성한다. 도 6에서, 상기 온 다이 터미네이션 제어신호 생성부(120)는 제 1 인버터(121), 제 1 낸드 게이트(122) 및 제 2 낸드 게이트(123)를 포함한다. 상기 제 1 인버터(121)는 상기 제 1 온 다이 터미네이션 신호(ODT_CWL)를 수신한다. 상기 제 1 낸드 게이트(122)는 상기 제 2 온 다이 터미네이션 신호(ODT_CWL-1) 및 상기 제어신호(2tCK_Pre)를 수신한다. 상기 제 2 낸드 게이트(123)는 상기 제 1 인버터(121) 및 상기 제 1 낸드 게이트(122)의 출력을 수신하여 상기 온 다이 터미네이션 제어신호(ODT_int)를 생성한다. 따라서, 상기 온 다이 터미네이션 제어신호 생성부(120)는 상기 제어신호(2tCK_Pre)가 디스에이블되면 상기 제 1 온 다이 터미네이션 신호(ODT_CWL)를 상기 온 다이 터미네이션 제어신호(ODT_int)로 출력하고, 상기 제어신호(2tCK_Pre)가 인에이블되면 상기 제 2 온 다이 터미네이션 신호(ODT_CWL-1)를 상기 온 다이 터미네이션 제어신호(ODT_int)로 출력할 수 있다.
도 7은 제 1 동작모드에서 본 발명의 실시예에 따른 반도체 장치의 동작을 보여주는 타이밍도이고, 도 8은 제 2 동작모드에서 본 발명의 실시예에 따른 반도체 장치의 동작을 보여주는 타이밍도이다. 도 5 내지 도 8을 참조하여 본 발명의 실시예에 따른 반도체 장치(1)의 동작을 설명하면 다음과 같다.
도 7에서, 반도체 장치의 라이트 동작을 위해서 시스템으로부터 라이트 커맨드(WT) 및 온 다이 터미네이션 신호(ODT_ext)가 입력된다. 상기 레이턴시부(110)는 상기 애디티브 레이턴시 및 상기 카스 라이트 레이턴시(CWL<5:8>) 정보에 따라서 상기 온 다이 터미네이션 신호(ODT_ext)를 지연하여 상기 제 1 및 제 2 온 다이 터미네이션 신호(ODT_CWL, ODT_CWL-1)를 생성한다. 제 1 동작모드에서, 상기 제어신호(2tCK_Pre)는 디스에이블되므로, 상기 온 다이 터미네이션 제어신호 생성부(120)는 상기 제 1 온 다이 터미네이션 신호(ODT_CWL)를 상기 온 다이 터미네이션 제어신호(ODT_int)로 제공한다. 상기 데이터 스트로브 드라이버(200)는 상기 온 다이 터미네이션 제어신호(ODT_int)를 수신하여 상기 데이터 스트로브 신호(DQS)의 프리앰블(preamble)을 생성한다. 상기 데이터 스트로브 드라이버(200)는 상기 제 1 온 다이 터미네이션 신호(ODT_CWL)에 기반한 상기 온 다이 터미네이션 제어신호(ODT_int)를 수신하므로, 도 7에 도시된 바와 같이 1 클럭 주기 동안 발생하는 상기 프리앰블(preamble)을 생성할 수 있다.
도 8에서, 상기 반도체 장치(1)가 제 2 동작모드로 동작하면 상기 제어신호(2tCK_Pre)는 인에이블되므로, 상기 온 다이 터미네이션 제어신호 생성부(120)는 상기 제 2 온 다이 터미네이션 신호(ODT_CWL-1)를 상기 온 다이 터미네이션 제어신호(ODT_int)로 제공한다. 상기 데이터 스트로브 드라이버(200)는 상기 온 다이 터미네이션 제어신호(ODT_int)를 수신하여 상기 데이터 스트로브 신호(DQS)의 프리앰블(preamble)을 생성한다. 상기 데이터 스트로브 드라이버(200)는 상기 제 2 온 다이 터미네이션 신호(ODT_CWL-1)에 기반한 상기 온 다이 터미네이션 제어신호(ODT_int)를 수신하므로, 2 클럭 주기 동안 발생하는 상기 프리앰블(preamble)을 생성할 수 있다.
일반적으로 반도체 장치의 데이터 입출력 동작에서 상기 프리앰블(preamble)은 1 클럭 주기의 길이로 생성되었다. 그러나, 반도체 장치의 동작속도가 향상되면서 안정적인 데이터의 입출력을 위해 2 클럭 주기의 프리앰블 생성이 요구되었다. 종래기술은 2 클럭 주기의 프리앰블 생성을 위해 라이트 커맨드보다 먼저 시스템으로부터 온 다이 터미네이션 신호를 입력 받아야 하는 등의 문제점이 존재하였다. 본 발명의 실시예는 온 다이 터미네이션 신호의 입력 시점과 무관하게 온 다이 터미네이션 제어신호의 생성시점을 조절할 수 있고, 그에 따라 데이터 스트로브 신호의 프리앰블 길이를 자유롭게 조절할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
11: ODT 패드 12: ODT 버퍼
21: 클럭 패드 22: 클럭 버퍼
30/111: 애디티브 레이턴시부 40/112: 카스 라이트 레이턴시부
100: 온 다이 터미네이션 신호 생성부
110: 레이턴시부
120: 온 다이 터미네이션 제어신호 생성부
200: 데이터 스트로브 드라이버

Claims (19)

  1. 클럭 및 온 다이 터미네이션 신호를 수신하고, 상기 온 다이 터미네이션 신호가 기설정된 시간만큼 지연된 제 1 지연 온 다이 터미네이션 신호 및 상기 기설정된 시간보다 짧은 시간 지연된 제 2 지연 온 다이 터미네이션 신호를 생성하는 레이턴시부; 및
    제어신호에 응답하여 상기 제 1 및 제 2 지연 온 다이 터미네이션 신호 중 하나를 온 다이 터미네이션 제어신호로 제공하도록 구성된 온 다이 터미네이션 제어신호 생성부를 포함하는 온 다이 터미네이션 신호 생성회로.
  2. 제 1 항에 있어서,
    상기 기설정된 시간은, 레이턴시 정보에 해당하는 클럭 주기인 것을 특징으로 하는 온 다이 터미네이션 신호 생성회로.
  3. 제 1 항에 있어서,
    상기 제어신호는 데이터 스트로브 신호의 2 클럭 주기의 프리앰블을 생성하기 위해 입력되는 신호인 것을 특징으로 하는 온 다이 터미네이션 신호 생성회로.
  4. 제 3 항에 있어서,
    상기 제어신호는 모드 레지스터 셋(MRS)으로부터 인가되는 신호인 것을 특징으로 하는 온 다이 터미네이션 신호 생성회로.
  5. 제 2 항에 있어서,
    상기 레이턴시는 애디티브 레이턴시 및 카스 라이트 레이턴시를 포함하고,
    상기 레이턴시부는, 상기 애디티브 레이턴시 정보에 해당하는 클럭 주기만큼 상기 온 다이 터미네이션 신호를 지연하는 애디티브 레이턴시부; 및
    상기 애디티브 레이턴시부의 출력을 수신하고, 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 주기만큼 상기 애디티브 레이턴시부의 출력을 지연하는 카스 라이트 레이턴시부를 포함하는 것을 특징으로 하는 온 다이 터미네이션 신호 생성회로.
  6. 제 5 항에 있어서,
    상기 카스 라이트 레이턴시부는, 상기 애디티브 레이턴시부의 출력을 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 주기만큼 지연하여 상기 제 1 온 다이 터미네이션 신호를 생성하고, 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 신호 주기보다 더 짧은 주기만큼 지연된 상기 제 2 온 다이 터미네이션 신호를 생성하는 것을 특징으로 하는 온 다이 터미네이션 신호 생성회로.
  7. 제 1 동작모드에서 온 다이 터미네이션 신호를 기설정된 시간만큼 지연하여 온 다이 터미네이션 제어신호로 제공하고, 제 2 동작모드에서 상기 온 다이 터미네이션 신호를 상기 기설정된 시간보다 짧은 시간 지연하여 상기 온 다이 터미네이션 제어신호로 제공하도록 구성된 온 다이 터미네이션 신호 생성부; 및
    상기 온 다이 터미네이션 제어신호를 수신하여 데이터 스트로브 신호의 프리앰블을 생성하도록 구성된 데이터 스트로브 드라이버를 포함하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 반도체 장치는 상기 제 2 동작모드에서 상기 제 1 동작모드 보다 고속으로 동작하는 것을 특징으로 하는 반도체 장치.
  9. 제 7 항에 있어서,
    상기 기설정된 시간은, 레이턴시 정보에 해당하는 클럭 주기만큼인 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 온 다이 터미네이션 신호 생성부는, 상기 레이턴시 정보에 해당하는 클럭 주기만큼 상기 온 다이 터미네이션 신호를 지연하여 제 1 온 다이 터미네이션 신호를 생성하고, 상기 온 다이 터미네이션 신호가 상기 레이턴시 정보에 해당하는 클럭 주기보다 짧은 주기만큼 지연된 제 2 온 다이 터미네이션 신호를 생성하는 레이턴시부; 및
    상기 제 1 동작모드에서 상기 제 1 온 다이 터미네이션 신호를 출력하고, 상기 제 2 동작모드에서 상기 제 2 온 다이 터미네이션 신호를 출력하는 온 다이 터미네이션 제어신호 생성부를 포함하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 제 1 및 제 2 동작모드는 제어신호에 의해 지정되고, 상기 제어신호는 데이터 스트로브 신호의 2 클럭 주기의 프리앰블을 생성하기 위해 입력되는 신호인 것을 특징으로 하는 반도체 장치.
  12. 제 11 항에 있어서,
    상기 제어신호는, 모드 레지스터 셋(MRS)으로부터 입력되는 것을 특징으로 하는 반도체 장치.
  13. 제 10 항에 있어서,
    상기 레이턴시는 애디티브 레이턴시 및 카스 라이트 레이턴시를 포함하고,
    상기 레이턴시부는, 상기 온 다이 터미네이션 신호를 상기 애디티브 레이턴시 정보에 해당하는 클럭 주기만큼 지연하는 애디티브 레이턴시부; 및
    상기 애디티브 레이턴시부의 출력을 수신하여 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 주기만큼 지연하는 카스 라이트 레이턴시부를 포함하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 카스 라이트 레이턴시부는, 상기 애디티브 레이턴시부의 출력을 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 주기만큼 지연하여 상기 제 1 온 다이 터미네이션 신호를 생성하고, 상기 애디티브 레이턴시부의 출력이 상기 카스 라이트 레이턴시 정보에 해당하는 클럭 주기보다 짧은 주기만큼 지연된 제 2 온 다이 터미네이션 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  15. 시스템으로부터 온 다이 터미네이션 신호를 수신하는 단계;
    상기 온 다이 터미네이션 신호를 기설정된 시간만큼 지연한 제 1 온 다이 터미네이션 신호 및 상기 기설정된 시간보다 짧은 시간 지연된 제 2 온 다이 터미네이션 신호를 생성하는 단계; 및
    제어신호에 응답하여 상기 제 1 및 제 2 온 다이 터미네이션 신호 중 하나를 온 다이 터미네이션 제어신호로 제공하는 단계를 포함하는 온 다이 터미네이션 신호 생성방법.
  16. 제 15 항에 있어서,
    상기 기설정된 시간은, 레이턴시 정보에 해당하는 클럭 주기인 것을 특징으로 하는 온 다이 터미네이션 신호 생성방법.
  17. 제 16 항에 있어서,
    상기 제어신호는, 제 1 및 제 2 동작모드를 지정하기 위해 MRS를 통해 입력되는 것을 특징으로 하는 온 다이 터미네이션 신호 생성방법.
  18. 제 17 항에 있어서,
    상기 제 2 동작모드는 상기 제 1 동작모드보다 고속 동작모드인 것을 특징으로 하는 온 다이 터미네이션 신호 생성방법.
  19. 제 18 항에 있어서,
    상기 온 다이 터미네이션 제어신호를 제공하는 단계는, 상기 제 1 동작모드에서 상기 제어신호에 응답하여 상기 제 1 온 다이 터미네이션 신호를 상기 온 다이 터미네이션 제어신호로 제공하고, 상기 제 2 동작모드에서 상기 제어신호에 응답하여 상기 제 2 온 다이 터미네이션 신호를 상기 온 다이 터미네이션 제어신호로 제공하는 것을 특징으로 하는 온 다이 터미네이션 신호 생성방법.
KR1020100095619A 2010-09-30 2010-09-30 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치 KR101095007B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100095619A KR101095007B1 (ko) 2010-09-30 2010-09-30 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치
US12/968,141 US8436641B2 (en) 2010-09-30 2010-12-14 Circuit and method for generating on-die termination signal and semiconductor apparatus using the same
CN201110029269.9A CN102446546B (zh) 2010-09-30 2011-01-27 产生片内终结信号的电路和方法及使用它的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100095619A KR101095007B1 (ko) 2010-09-30 2010-09-30 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR101095007B1 true KR101095007B1 (ko) 2011-12-20

Family

ID=45506443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095619A KR101095007B1 (ko) 2010-09-30 2010-09-30 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치

Country Status (3)

Country Link
US (1) US8436641B2 (ko)
KR (1) KR101095007B1 (ko)
CN (1) CN102446546B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016043A (ko) * 2018-08-06 2020-02-14 삼성전자주식회사 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120098027A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 구동 방법
KR101957814B1 (ko) * 2012-06-13 2019-03-14 에스케이하이닉스 주식회사 집적 회로 및 이의 동작 방법
KR102079630B1 (ko) * 2013-03-13 2020-04-07 삼성전자주식회사 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법
US20170255412A1 (en) * 2016-03-04 2017-09-07 Intel Corporation Techniques for Command Based On Die Termination
KR102471160B1 (ko) 2017-05-16 2022-11-25 삼성전자주식회사 온-다이-터미네이션 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치
US10340022B2 (en) 2017-05-16 2019-07-02 Samsung Electronics Co., Ltd. Nonvolatile memory including on-die-termination circuit and storage device including the nonvolatile memory
US10153014B1 (en) 2017-08-17 2018-12-11 Micron Technology, Inc. DQS-offset and read-RTT-disable edge control
US10418090B1 (en) * 2018-06-21 2019-09-17 Micron Technology, Inc. Write signal launch circuitry for memory drive
CN115602215A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器
CN116054788A (zh) * 2023-01-11 2023-05-02 长鑫存储技术有限公司 信号生成电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480598B1 (ko) 2002-05-25 2005-04-06 삼성전자주식회사 프리앰블 기능을 갖는 반도체 메모리 장치
KR100625298B1 (ko) * 2005-09-29 2006-09-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어 장치
JP4524662B2 (ja) * 2005-10-21 2010-08-18 エルピーダメモリ株式会社 半導体メモリチップ
KR100857854B1 (ko) 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
KR100853468B1 (ko) 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
KR101040242B1 (ko) 2008-10-13 2011-06-09 주식회사 하이닉스반도체 데이터 스트로브 신호 생성장치 및 이를 이용하는 반도체 메모리 장치
JP2010192030A (ja) * 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016043A (ko) * 2018-08-06 2020-02-14 삼성전자주식회사 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템
KR102600000B1 (ko) 2018-08-06 2023-11-08 삼성전자주식회사 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템

Also Published As

Publication number Publication date
US8436641B2 (en) 2013-05-07
CN102446546A (zh) 2012-05-09
US20120081144A1 (en) 2012-04-05
CN102446546B (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
KR101095007B1 (ko) 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치
KR100866601B1 (ko) 반도체 장치의 종단 저항을 제어할 수 있는 장치 및 방법
KR100303775B1 (ko) 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치
US7710799B2 (en) Circuit for generating data strobe in DDR memory device, and method therefor
JP3913553B2 (ja) レイテンシ制御回路及び制御方法並びにこれを備える同期式半導体メモリ装置
KR100930401B1 (ko) 반도체 메모리 장치
KR20120059124A (ko) 반도체 메모리 장치 및 그를 포함하는 반도체 메모리 시스템
KR20130112552A (ko) 반도체 메모리 회로 및 이를 이용한 데이터 처리 시스템
CN108038068B (zh) 一种基于ddr读数据同步方法及***
KR20080027099A (ko) 메모리 인터페이스 제어 장치 및 제어 방법
TWI523037B (zh) 記憶體裝置
KR20070002546A (ko) 동기식 메모리 장치의 데이타 래치 제어 장치
KR100543937B1 (ko) 데이터 출력제어회로
CN109800192B (zh) 电子设备、fpga芯片及其接口电路
KR100857450B1 (ko) 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법
KR20100001828A (ko) 셋업/홀드 타임 측정 장치
US7173878B2 (en) Apparatus for driving output signals from DLL circuit
TWI466114B (zh) 記憶體控制電路以及記憶體控制方法
KR100892678B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR100728556B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR20110130883A (ko) 라이트 레벨라이제이션 스킴을 포함하는 메모리 장치
KR100929831B1 (ko) 고속의 데이터 입출력을 위한 반도체 메모리 장치
KR101869692B1 (ko) 데이터 출력회로
KR102033786B1 (ko) 반도체 장치와 이를 이용한 반도체 시스템
KR100521047B1 (ko) 반도체 메모리 장치의 파이프 래치 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9