CN102437103A - 具有部分冗余通孔的集成电路制作方法及集成电路 - Google Patents

Abstract

本发明提出一种铜互连冗余通孔填充及双大马士革制造工艺，采用埋层冗余通孔介电刻蚀阻挡层工艺制作含有部分刻蚀冗余通孔的双大马士革结构，在部分传统制造工艺无法填充冗余通孔的区域添加冗余通孔，特别是可以在以前很多无法填充冗余通孔的孤立通孔周围添加冗余通孔，提高了光刻和刻蚀通孔的密度及密度均匀性，进而能够改善通孔光刻和刻蚀的均匀性，增加通孔光刻和刻蚀工艺窗口。

Description

具有部分冗余通孔的集成电路制作方法及集成电路

技术领域

本发明涉及半导体制造领域，特别涉及铜互连冗余通孔填充及双大马士革制造工艺。

背景技术

随着半导体集成电路特征尺寸的持续减小，后段互连电阻电容(ResistorCapacitor，简称RC)延迟呈现显著增加的趋势，而为了减少后段互连RC延迟，铜互连取代铝互连成为主流工艺。由于铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而形成，铜大马士革镶嵌工艺成为铜互连线的制作的标准方法。铜大马士革工艺：在平面基体上淀积一介电层；通过光刻和刻蚀工艺在介电层中形成镶嵌的通孔和沟槽；淀积金属阻挡层和铜籽晶层；电镀金属铜填满介电层中通孔和沟槽；化学机械研磨平坦化去除介电层上多余金属，形成平面铜互连。

并且随着通孔尺寸的减小，通孔光刻和刻蚀工艺对通孔密度均匀性要求越来越高，要求填充冗余通孔提高通孔密度均匀性以提高光刻和刻蚀通孔的均匀性，改善产品良率、电学性能和可靠性。然而，由于传统双大马士革刻蚀工艺对冗余通孔填充限制很多，传统冗余通孔填充方式要求填充的冗余通孔D必须在当层冗余金属DM区域内并且其下层也是冗余金属DM，即当层互连线金属内11及下层互连线金属11上无法填充冗余通孔D。这限制了冗余通孔D填充密度的提高，不利于光刻和刻蚀通孔密度均匀性的改善，现有技术的集成电路结构参见图1。

为了进一步提高光刻和刻蚀通孔密度的均匀性，增加通孔光刻和刻蚀工艺窗口，采用埋层刻蚀阻挡层部分刻蚀的冗余通孔制造工艺，在部分传统制造工艺无法填充冗余通孔的区域添加冗余通孔，特别是可以在以前很多无法填充冗余通孔的孤立通孔周围添加冗余通孔；从而，改善产品良率、电学性能和可靠性。

发明内容

本发明提出一种铜互连冗余通孔填充及双大马士革制造工艺，采用埋层冗余通孔介电刻蚀阻挡层工艺制作含有部分刻蚀冗余通孔的双大马士革结构，在部分传统制造工艺无法填充冗余通孔的区域添加冗余通孔，特别是可以在以前很多无法填充冗余通孔的孤立通孔周围添加冗余通孔，提高了光刻和刻蚀通孔的密度及密度均匀性，进而能够改善通孔光刻和刻蚀的均匀性，增加通孔光刻和刻蚀工艺窗口。

本发明具体提出了一种具有部分冗余通孔的集成电路制作方法，在于形成具有双大马士革工艺的集成电路，该方法具有以下步骤，第一步：在半导体基体上的第一金属层上依次沉积第一介电刻蚀阻挡层，以作为互连通孔刻蚀阻挡层、沉积第一介电层、沉积第二介电刻蚀阻挡层。第二步：光刻或蚀刻第二介电刻蚀阻挡层，以便在均匀形成冗余通孔的预定位置形成冗余通孔刻蚀阻挡层。第三步：沉积第二介电层以及介电保护层，使得冗余通孔刻蚀阻挡层在第一介电层和第二介电层之间。第四步：光刻和刻蚀制作互连全通孔以及冗余通孔D，冗余通孔D在集成电路上均匀分布且与均匀分布的所述的冗余通孔刻蚀阻挡层6位置相对应。然后光刻和刻蚀制作互连线金属和冗余金属DM的沟槽，并打开所述的互连全通孔底部的所述的第一介电刻蚀阻挡层，形成双大马士革结构；或者光刻和刻蚀制作互连线金属和冗余金属DM的沟槽，并打开互连全通孔底部的第一介电刻蚀阻挡层。然后光刻和刻蚀制作互连全通孔以及冗余通孔D，所述冗余通孔D在集成电路上均匀分布且与均匀分布的冗余通孔刻蚀阻挡层位置相对应，所述的互连全通孔止于互连通孔内的第一介电刻蚀阻挡层，冗余通孔止于冗余通孔刻蚀阻挡层，打开互连全通孔底部的第一介电刻蚀阻挡层，形成双大马士革结构。第五步：依次沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨平坦化去除多余金属至第二介电层，最终形成具有互连线金属及冗余金属DM的第二金属层。

附图说明

图1为现有技术的冗余通孔填充结构；

图2至图6为本发明的部分冗余通孔填充结构的具体形成工艺。

其中，附图标记说明如下：

1  基板                  8     介电保护层

2  第一金属层            9     互连全通孔

3  第一介电刻蚀阻挡层    10    第二金属层

4  第一介电层            11    互连线金属

5  第二介电刻蚀阻挡层    D     冗余通孔

6  冗余通孔刻蚀阻挡层    DM    冗余金属

7  第二介电层

具体实施方式

结合图6说明本发明的集成电路结构，本发明实施例中与现有技术相同功能部件采用相同的附图标记。

本发明的集成电路具有基板1，以及在基板上1上依次层叠的第一金属层2、第一介电刻蚀阻挡层3、第一介电层4、冗余通孔刻蚀阻挡层6、第二介电层7以及第二金属层10，第一金属层2和第二金属层10通过互连全通孔9相连接，冗余通孔D通过光刻和刻蚀尽可能均匀于集成电路上形成，冗余通孔D止于冗余通孔刻蚀阻挡层6。

其中第一金属层2通过铜大马士革工艺形成互连线金属11及冗余金属DM。第一介电刻蚀阻挡层3、第一介电层4及部分第二介电层7上上具有连接上下电路的互连全通孔9，冗余通孔刻蚀阻挡层6是由第二介电刻蚀阻挡层被光刻和刻蚀而形成的位于第一介电层4和第二介电层7之间一个埋层。在部分第二介电层7上形成第二金属层10和冗余通孔D，冗余通孔止于冗余通孔刻蚀阻挡层6。

以下结合图2至图6说明本发明的集成电路制造工艺，本实施例中与现有技术相同功能部件采用相同的附图标记。

本发明的集成电路制造工艺涉及冗余通孔填充和双大马士革制造工艺，该工艺流程首先第一步是在半导体基体1上的第一金属层2上依次沉积第一介电刻蚀阻挡层3，以作为互连全通孔9刻蚀阻挡层；沉积第一介电层4；沉积第二介电刻蚀阻挡层5。该步骤中，沉积第一介电刻蚀阻挡层3、第二介电刻蚀阻挡层5以及第一介电层4的工艺可选择CVD沉积法，第一介电阻挡层3、第二介电阻挡层5的材料可选自SiCN、SiN、SiC、SiCO中的一种或多种，第一介电阻挡层3和第二介电阻挡层5最好选取不相同的介电材料，使其有一定刻蚀选择比，第一介电层4、的材料选择为SiOCH Low-K介电材料，参见图2。

第二步为光刻和蚀刻第二介电刻蚀阻挡层5，以便在形成冗余通孔D的预定位置形成冗余通孔刻蚀阻挡层6，该步骤中形成的冗余通孔刻蚀阻挡层6的尺寸大于冗余通孔D，并且包裹冗余通孔D，但不能与互联全通孔9有重叠。

第三步为沉积第二介电层7以及介电保护层8，使得冗余通孔刻蚀阻挡层6在第一介电层4和第二介电层7之间，该第二介电层7选择CVD沉积法沉积SiOCH Low-K介电材料的工艺形成，介电保护层8选择CVD沉积法沉积SiO₂的工艺形成，参见图3。

第四步为光刻和刻蚀制作互连全通孔9以及冗余通孔D，所述的冗余通孔D在集成电路上尽可能均匀分布且与所述的冗余通孔刻蚀阻挡层6位置相对应，所述的互连全通孔9止于第一介电刻蚀阻挡层3，冗余通孔D止于冗余通孔刻蚀阻挡层6，参见图4。然后光刻和刻蚀制作互连线金属11和冗余金属DM的沟槽，并打开所述的互连全通孔9底部的所述的第一介电刻蚀阻挡层3，形成双大马士革结构，参见图5；

或者先光刻和刻蚀制作互连线金属11和冗余金属DM的沟槽，然后光刻和刻蚀制作互连全通孔9以及冗余通孔D，所述冗余通孔D在集成电路上尽可能均匀分布且与均匀分布的冗余通孔刻蚀阻挡层6位置相对应，所述的互连全通孔9止于互连通孔内的第一介电刻蚀阻挡层3，冗余通孔10止于冗余通孔刻蚀阻挡层6，然后去除剩余光阻，刻蚀打开互连全通孔9底部的第一介电刻蚀阻挡层3，形成双大马士革结构。

第五步为沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨(CMP)平坦化去除多余金属至第二介电层7，最终形成第二金属层10的步骤。该步骤中的金属阻挡层可以通过PVD或ALD方法沉积TaN、Ta、TiN、Ti中的一种或多种形成，铜籽晶层可采用PVD沉积法形成，参见图6。

由此集成电路板上冗余通孔的均匀分布以及在第一金属层2的互连线金属11以及第二金属层10的互连线金属11内的冗余通孔的填充。

本发明提出一种铜互连冗余通孔填充及双大马士革制造工艺，采用冗余通孔介电刻蚀阻挡层6工艺制作含有部分刻蚀冗余通孔D的双大马士革结构，实现冗余通孔填充，而不影响电路功能。

冗余通孔填充方式：不仅可在当层和下层同时带有冗余金属区域填充冗余通孔D，而且允许在当层金属互连线11内及下层金属互连线上适当添加冗余通孔D，添加的冗余通孔与互连通孔放置在同一掩模版，以改善光刻和刻蚀通孔密度均匀性，增加通孔光刻和刻蚀工艺窗口。

冗余通孔刻蚀阻挡层工艺制作含有部分刻蚀冗余通孔的双大马士革结构：在下层金属层基体上淀积介电层(介电层中埋置冗余通孔介电刻蚀阻挡层)；双大马士革刻蚀工艺制作通孔和沟槽，互连通孔打开互连通孔刻蚀阻挡层，接触下层金属互连线；淀积金属阻挡层和铜籽晶层；电镀填充金属铜，化学机械研磨平坦化，研磨至介电层去除多余金属，形成第二金属层双大马士革结构。

本发明可重复上述步骤制作更多层金属层。

本发明提高光刻和刻蚀通孔的密度及密度均匀性，进而能够改善通孔光刻和刻蚀的均匀性，增加通孔光刻和刻蚀工艺窗口，从而达到改善产品良率、电学性能和可靠性的有益效果。

本发明的技术内容及技术特点已公开如上，本领域技术人员在该基础上的任意改动或调整，皆不脱离本发明后附权利要求所欲保护的范围。

Claims (10)

1.一种具有部分冗余通孔的集成电路制作方法，在于形成具有双大马士革工艺的集成电路，该方法具有以下步骤：

第一步：在半导体基体(1)上的第一金属层(2)上依次沉积第一介电刻蚀阻挡层(3)，以作为互连通孔刻蚀阻挡层；沉积第一介电层(4)；沉积第二介电刻蚀阻挡层(5)；

第二步：光刻和蚀刻所述的第二介电刻蚀阻挡层(5)，以便在均匀形成冗余通孔D的预定位置形成冗余通孔刻蚀阻挡层(6)；

第三步：沉积第二介电层(7)以及介电保护层(8)，使得所述的冗余通孔刻蚀阻挡层(6)在所述的第一介电层(4)和所述的第二介电层(7)之间；

第四步：光刻和刻蚀制作互连全通孔(9)以及冗余通孔(D)，所述的冗余通孔(D)在集成电路上均匀分布且与所述的冗余通孔刻蚀阻挡层(6)位置相对应，所述的冗余通孔(D)止于所述的冗余通孔刻蚀阻挡层(6)，然后光刻和刻蚀制作互连线金属(11)和冗余金属(DM)的沟槽，并打开所述的互连全通孔(9)底部的所述的第一介电刻蚀阻挡层(3)，形成双大马士革结构；

或者光刻和刻蚀制作互连线金属(11)和冗余金属(DM)的沟槽，然后，光刻和刻蚀制作互连全通孔(9)以及冗余通孔(D)，所述的冗余通孔(D)止于所述的冗余通孔刻蚀阻挡层(6)，并打开所述的互连全通孔(9)底部的所述的第一介电刻蚀阻挡层(3)所述的冗余通孔(D)在集成电路上均匀分布且与所述的冗余通孔刻蚀阻挡层(6)位置相对应，形成双大马士革结构；

第五步：依次沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨平坦化去除多余金属至第二介电层(7)，最终形成具有互连线金属(11)及所述的冗余金属(DM)的第二金属层(10)。

2.如权利要求1所述的制作方法，其中，所述的沉积第一介电层刻蚀阻挡层(3)、第二介电刻蚀阻挡层(5)以及所述的第一介电层(4)和第二介电层(7)的工艺为CVD沉积法。

3.如权利要求1所述的制作方法，其中，所述的第一介电刻蚀阻挡层(3)、第二介电刻蚀阻挡层(5)的材料为选自SiCN、SiN、SiC、SiCO中的一种或多种。

4.如权利要求3所述的制作方法，其中，所述的第一介电刻蚀阻挡层(3)、第二介电刻蚀阻挡层(5)的材料选择不同的介电材料，以使其有一定刻蚀选择比。

5.如权利要求1所述的制作方法，其中，所述的第一介电层(4)、第二介电层(7)材料为SiOCH Low-K介电材料。

6.如权利要求1所述的制作方法，其中，形成的所述的冗余通孔刻蚀阻挡层(6)的尺寸大于冗余通孔(D)，并且包裹所述的冗余通孔(D)，但不能与所述的互连全通孔(9)有重叠。

7.如权利要求1所述的制作方法，其中，采用CVD沉积法沉积SiO₂形成所述的介电保护层(8)。

8.如权利要求1所述的制作方法，其中，该步骤中的所述的金属阻挡层可以通过PVD或ALD方法沉积TaN、Ta、TiN、Ti中的一种或多种形成。

9.如权利要求1所述的制作方法，其中，所述的铜籽晶层可采用PVD沉积法形成。

10.一种具有部分冗余通孔填充的双大马士革制造工艺的集成电路，其特征在于使用权利要求1-9中任一项所述的制作方法制作。

Images