CN102426845A - 一种电流模灵敏放大器 - Google Patents

一种电流模灵敏放大器 Download PDF

Info

Publication number
CN102426845A
CN102426845A CN2011103913906A CN201110391390A CN102426845A CN 102426845 A CN102426845 A CN 102426845A CN 2011103913906 A CN2011103913906 A CN 2011103913906A CN 201110391390 A CN201110391390 A CN 201110391390A CN 102426845 A CN102426845 A CN 102426845A
Authority
CN
China
Prior art keywords
current
pipe
nmos pipe
drain electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103913906A
Other languages
English (en)
Other versions
CN102426845B (zh
Inventor
杨诗洋
陈岚
陈巍巍
龙爽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2011103913906A priority Critical patent/CN102426845B/zh
Publication of CN102426845A publication Critical patent/CN102426845A/zh
Application granted granted Critical
Publication of CN102426845B publication Critical patent/CN102426845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种电流模灵敏放大器，可以使用反馈钳位电路为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并将所述电流输入电流比较放大器，以与从参考存储单元获取的电流进行比较并输出比较结果。由于本发明的电流比较放大器使用了加速响应电路加快电流比较放大器输出端寄生电容的充电速度，因此可以有效提高数据的读取速度。

Description

一种电流模灵敏放大器
技术领域
本发明涉及存储器技术领域，特别是涉及一种电流模灵敏放大器。
背景技术
灵敏放大器是存储器的读取路径关键电路之一，它的作用是对存储单元进行读取并与参考存储单元的输出进行比较，输出判断结果(逻辑“0”或逻辑“1”)。根据工作原理，灵敏放大器分为电压模和电流模两种，它们的输入信号分别是电压量和电流量。
其中，电流模灵敏放大器(AACSA)是一种低电源电压、高响应速度且低功耗的电路，它通过地址变换转换器(ATD，Address Transition Detector)提供的时钟控制位线进行电流的预冲和放电。由于电流模灵敏放大器的电流比较过程实质是进行电流-电压转换，其完成比较所需时间与比较级输出节点处寄生电容的充放电时间成正比关系。在一些情况下，由于工艺的偏差，会使得存储单元的特性受影响，若灵敏放大器采样后转化给虚拟的寄生电容的充放电电流偏小，对于传统的电流模灵敏放大器则需要花费较长的时间完成电流-电压转换过程，不利于数据的快速读取。
发明内容
为解决上述技术问题，本发明实施例提供了一种电流模灵敏放大器，以提高数据读取的速度，技术方案如下：
一种电流模灵敏放大器，应用于存储器，包括：反馈钳位电路、电流比较放大器和加速响应电路，
所述反馈钳位电路的输入端与存储单元浮栅管相连接，为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并通过输出端将所述传输电流输入所述电流比较放大器的同相输入端；
所述电流比较放大器的反相输入端与参考存储单元相连接，用于比较从所述参考存储单元获得的电流和从所述反馈钳位电路中获得的电流的大小，并通过输出端输出比较结果；
所述加速响应电路与电流比较放大器的输出端相连接，用于加速电流比较放大器的电流比较过程。
优选的，该电流模灵敏放大器还包括：输出整形电路，用于对所述电流差信号进行整形，所述输出整形电路的输入端与所述电流比较放大器的输出端相连接，所述输出整形电路的输出端用于输出整形后的电流差信号。
优选的，所述反馈钳位电路包括：第一反相器、第二NMOS管和第一NMOS管，
所述第一反相器的输入端与所述第二NMOS管的源极相连接，输出端与所述第二NMOS管的栅极相连接；所述第二NMOS管的漏极为所述反馈钳位电路的输出端，源极为所述反馈钳位电路的输入端且与所述存储单元浮栅管的漏极相连接；所述第一NMOS管的漏极与供能电源相连接，栅极输入一预充电信号，以控制所述存储单元浮栅管的漏极快速充电到钳位电位，源极与所述第二NMOS管的源极相连接。
优选的，所述电流比较放大器包括：
第一PMOS管、第二PMOS管、第三NMOS管和第八NMOS管，
所述第一PMOS管的漏极为所述电流比较放大器的同相输入端，源极与供电电源相连接，栅极与自身漏极相连接；所述第二PMOS管的栅极与所述第一PMOS管的栅极连接在一起，源极与供电电源相连接，漏极与第三NMOS管的漏极相连接；所述第一PMOS管和所述第二PMOS管构成电流镜像电路，将所述第一PMOS管漏极获取的电流信号镜像到所述第二PMOS管的漏极；
所述第八NMOS管的漏极为所述电流比较放大器的反相输入端，与参考存储单元相连接，获取参考存储单元中流出的电流，所述第八NMOS管的源极接地，栅极与自身的漏极相连接；所述第三NMOS管的栅极与所述第八NMOS管的栅极相连接，构成电流镜像电路，用于将所述第八NMOS管漏极获得的电流镜像到所述第三NMOS管的漏极，所述第三NMOS管的源极接地，漏极与所述第二PMOS管的漏极相连接，连接点为公共点A，用于在公共点A处比较所述第二PMOS管的漏极电流和所述第三NMOS管的漏极电流，并通过公共点A输出比较结果；
所述公共点A与地之间存在一等效寄生电容，用于跟随所述比较结果进行充放电，当所述第二PMOS管的漏极电流大于所述第三NMOS管的漏极电流时，所述寄生电容进行充电，当所述第二PMOS管的漏极电流小于所述第三NMOS管的漏极电流时，所述寄生电容进行放电。
优选的，所述加速响应电路包括：第三PMOS管、第四PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第四反相器，
所述第三PMOS管的漏极与所述公共点A相连接，源极与所述供能电源相连接，栅极与第四PMOS管的漏极相连接；
所述第四PMOS管的栅极与所述第二PMOS管的漏极相连接，源极与供电电源相连接；
所述第七NMOS管的漏极与所述第三PMOS管的漏极相连接，源极接地，栅极与所述第四反相器的输入端相连接；
所述第四反相器的输出端与所述第六NMOS管的栅极相连接；
所述第六NMOS管的漏极与一电流源相连接，源极与所述第五NMOS管的栅极及所述第五NOMS管的漏极相连接；
所述第五NMOS管的栅极还与所述第四NMOS管的栅极相连接，所述第五NOMS管的源极接地，所述第五NMOS管与所述第四NMOS管构成电流镜像电路；
所述第四NMOS管的源极接地，漏极与所述第三PMOS管的栅极相连接。
优选的，所述输出整形电路包括：第二反相器和第三反相器，
所述第二反相器的输入端为所述输出整形电路的输入端，所述第二反相器的输出端与所述第三反相器的输入端相连接，所述第三反相器的输出端为所述输出整形电路的输出端。
本发明实施例所提供的技术方案，可以使用反馈钳位电路为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并将所述电流输入电流比较放大器，以与从参考存储单元获取的电流进行比较并输出比较结果。由于本发明的电流比较放大器使用了加速响应电路加快电流比较放大器输出端寄生电容的充电速度，进而加快了电流比较过程，因此可以有效提高数据的读取速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种电流模灵敏放大器的电路图；
图2为本发明实施例提供的另一种电流模灵敏放大器的电路图；
图3为本发明实施例提供的另一种电流模灵敏放大器的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供的一种电流模灵敏放大器，应用于存储器，包括：反馈钳位电路100、加速响应电路200和电流比较放大器300，
反馈钳位电路100的输入端与存储单元400浮栅管相连接，为存储单元400提供稳定偏置电压以得到流经该存储单元400的稳定的传输电流IMC，并通过输出端将所述传输电流IMC输入电流比较放大器300的同相输入端；
反馈钳位电路100是一种常用于固定电压的电路，本发明在此不再进行说明。电流比较放大器300的反相输入端与参考存储单元500相连接，用于比较从参考存储单元500获得的电流IMRC和从反馈钳位电路100中获得的电流IMC的大小，并通过输出端输出比较结果。
其中，将从反馈钳位电路100流入电流比较放大器300的电流记为IMC，从参考存储单元500流入电流比较放大器300的电流记为IMRC。当IMC大于IMRC时，电流比较放大器300感知到电流差，其输出判定为逻辑‘1’，开始对寄生电容进行充电。当IMC小于IMRC时，电流比较放大器300感知到电流差，其输出判定为逻辑‘0’，寄生电容开始进行放电。
所述加速响应电路200，与电流比较放大器300的输出端相连接，用于加速电流比较放大器300的电流比较过程。
当IMC大于IMRC时，加速响应电路200通过电流比较放大器300输出端为寄生电容进行充电，缩短它的充电过程，可以有效减小电流比较过程。
本发明实施例提供的一种电流模灵敏放大器，可以使用反馈钳位电路为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并将所述电流输入电流比较放大器，以与从参考存储单元获取的电流进行比较并输出比较结果。由于本发明的电流比较放大器使用了加速响应电路加快电流比较放大器输出端寄生电容的充电速度，因此可以有效提高数据的读取速度。
如图2所示，本发明实施例提供的另一种电流模灵敏放大器，还包括：输出整形电路600，用于对所述电流差信号进行整形，输出整形电路600的输入端与电流比较放大器300的输出端相连接，输出整形电路600的输出端用于输出整形后的电流差信号。
本领域技术人员可以理解的是，输出整形电路600可以对所输出的信号进行波形整理，使其电平值更满足标准数字逻辑‘0’、‘1’值。其中，输出整形电路600可以由两个串联在一起的反相器组成，分别进行模数转换和增加驱动能力的处理。
如图3所示，本发明实施例提供的另一种电流模灵敏放大器中，
反馈钳位电路100包括：第一反相器I1、第二NMOS管NM2和第一NMOS管NM1，第一反相器I1的输入端与第二NMOS管NM2的源极相连接，第一反相器I1的输出端与第二NMOS管NM2的栅极相连接，第二NMOS管NM2的漏极为反馈钳位电路100的输出端，第二NMOS管NM2的源极为反馈钳位电路100的输入端，与存储单元中MOS管MC的漏极相连接，第一NMOS管NM1的漏极与供能电源VDD相连接，第一NMOS管NM1的栅极输入一预充电信号SA_PC，以控制存储单元浮栅管的漏极快速充电到钳位电位，第一NMOS管NM1的源极与第二NMOS管NM2的源极相连接。
电流比较放大器300包括：
第一PMOS管PM1、第二PMOS管PM2、第三NMOS管NM3和第八NMOS管NM8，
所述第一PMOS管PM1的漏极为所述电流比较放大器的同相输入端，源极与供电电源相连接，栅极与自身漏极相连接；所述第二PMOS管PM2的栅极与所述第一PMOS管PM1的栅极连接在一起，源极与供电电源相连接，漏极与第三NMOS管NM3的漏极相连接；所述第一PMOS管PM1和所述第二PMOS管PM2构成电流镜像电路，将所述第一PMOS管PM1漏极获取的电流信号镜像到所述第二PMOS管PM2的漏极；
所述第八NMOS管NM8的漏极为所述电流比较放大器的反相输入端，与参考存储单元相连接，获取参考存储单元中流出的电流，所述第八NMOS管NM8的源极接地，栅极与自身的漏极相连接；所述第三NMOS管NM3的栅极与所述第八NMOS管NM8的栅极相连接，构成电流镜像电路，用于将所述第八NMOS管NM8漏极获得的电流镜像到所述第三NMOS管NM3的漏极，所述第三NMOS管NM3的源极接地，漏极与所述第二PMOS管PM2的漏极相连接，连接点为公共点A，用于在公共点A处比较所述第二PMOS管PM2的漏极电流和所述第三NMOS管NM3的漏极电流，并通过公共点A输出比较结果；
所述公共点A与地之间存在一等效寄生电容Cp，用于跟随所述比较结果进行充放电，当所述第二PMOS管PM2的漏极电流大于所述第三NMOS管NM3的漏极电流时，所述寄生电容进行充电，当所述第二PMOS管PM2的漏极电流小于所述第三NMOS管NM3的漏极电流时，所述寄生电容进行放电。
本领域技术人员可以理解的是，等效的寄生电容Cp在实际应用中为虚拟连接于所述公共点A与地之间。
电流比较放大器300分别通过同相端和反相端采样取得存储单元MC的电流IMC和参考存储单元的电流IMRC，并作为电流比较放大器300的两个输入信号。通过第一PMOS管PM1和第二PMOS管PM2、第三NMOS管NM3和第八NMOS管NM8的电流镜像作用，第二NMOS管PM2和第三NMOS管NM3执行对IMC和IMRC的比较，比较结果在公共点A转化为电压信号。当IMC＞IMRC时，根据电流平衡原理可知，电流比较放大器300对寄生电容Cp充电，第二PMOS管PM2最终进入线性区，此时其漏源电压很小，即A点电压变现为接近VDD的高电位，即输出逻辑“1”。当IMC＜IMRC时，根据电流平衡原理可知，电流比较放大器300对寄生电容Cp放电，第三NMOS管NM3最终进入线性区，此时其漏源电压很小，即A点电压变现为接近0的低电位，即输出逻辑“0”。
输出整形电路600包括：第二反相器I2和第三反相器I3，第二反相器I2的输入端为输出整形电路600的输入端，第二反相器I2的输出端与第三反相器I3的输入端相连接，第三反相器I3的输出端为输出整形电路600的输出端。
加速响应电路200包括：
所述第三PMOS管PM3、第四PMOS管PM4、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7和第四反相器I4，
所述第三PMOS管PM3的漏极与所述公共点A相连接，源极与所述供能电源相连接，栅极与第四PMOS管PM4的漏极相连接，连接点为公共点B；
所述第四PMOS管PM4的栅极与所述第二PMOS管PM2的漏极相连接，源极与供电电源相连接；
所述第七NMOS管NM7的漏极与所述第三PMOS管PM3的漏极相连接，源极接地，栅极与所述第四反相器I4的输入端相连接；
所述第四反相器I4的输出端与所述第六NMOS管NM6的栅极相连接；
所述第六NMOS管NM6的漏极与一电流源I5相连接，源极与所述第五NMOS管NM5的栅极及所述第五NOMS管NM5的漏极相连接；
所述第五NMOS管NM5的栅极还与所述第四NMOS管NM4的栅极相连接，所述第五NOMS管NM5的源极接地；
所述第四NMOS管NM4的源极接地，漏极与所述第三PMOS管PM3的栅极相连接。
其中，第七NMOS管NM7的栅极及第四反相器I4的输入端输入一控制信号SA_PC，SA_PC控制加速响应电路200的工作与否。
容易理解的是，在对数据进行读取和判定之前，需要首先进行对存储单元400位线的预充电，使得位线电压达到预定的钳位电压。在预充电期间，第一NMOS管NM1对反馈钳位电路100的输出端进行预充处理，使得该端电压迅速达到预定的钳位电压。在预充电结束后，即进入数据的读取和判定阶段，也就是非预充电期间。
在电流比较放大器300进行预充电期间，SA_PC为高电平，通过第四反相器I4使得第六NMOS管NM6截止，阻断电流源I5的电流IPULL，加速响应电路200处于不工作状态。同时，第七NMOS管NM7导通，把公共点A的电位归零，因此第四PMOS管PM4导通，流经第四PMOS管PM4的源极的电流为IPM4，使得B点电位置于高电平，最终电流比较放大器300的输出信号SA_OUT恒为低电平。
在非预充阶段，SA_PC为低电平，电流源I5产生的电流IPULL通过第六NMOS管NM6、第五NMOS管NM5到地，第四NMOS管NM4镜像流过第五NMOS管NM5的电流，加速响应电路200处于有效的工作状态。
考虑动态过程，在预充阶段结束后，电流比较放大器300即进入数据的读取和判定阶段。若被读取的储存单元MC存放的是逻辑数据“0”，便有IMC＜IMRC，依据电流比较放大器300的工作原理，A点输出应保持为低电平。由于比较前和比较后的A点电位没有发生逻辑状态的转换，不存在信号的转变建立过程，也就不需要进行加速干预。
若被读取的储存单元MC存放的是逻辑数据“1”，便有IMC＞IMRC，依据电流比较放大器300的工作原理，A点输出应为高电平。于是，在比较过程中对寄生电容Cp进行充电，A点电位逐渐上升，第四PMOS管PM4的栅源电压逐渐减小，公共点B的电位逐渐下降。当B点电位低于VDD一个阈值电压时，第三PMOS管PM3开始导通，并以电流IPM3对寄生电容Cp进行辅助充电，加快了寄生电容Cp的充电过程，使得A点更快地达到反相器I2的翻转电平，完成判定并输出。
本发明实施例提供的一种电流模灵敏放大器，可以使用反馈钳位电路为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并将所述电流输入电流比较放大器，以与从参考存储单元获取的电流进行比较并输出比较结果。由于本发明的电流比较放大器使用了加速响应电路加快电流比较放大器输出端寄生电容的充电速度，因此可以有效提高数据的读取速度。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (6)

1.一种电流模灵敏放大器，应用于存储器，其特征在于，包括：反馈钳位电路、电流比较放大器和加速响应电路，
所述反馈钳位电路的输入端与存储单元浮栅管相连接，为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并通过输出端将所述传输电流输入所述电流比较放大器的同相输入端；
所述电流比较放大器的反相输入端与参考存储单元相连接，用于比较从所述参考存储单元获得的电流和从所述反馈钳位电路中获得的电流的大小，并通过输出端输出比较结果；
所述加速响应电路与电流比较放大器的输出端相连接，用于加速电流比较放大器的电流比较过程。
2.根据权利要求1所述的电流模灵敏放大器，其特征在于，还包括：输出整形电路，用于对所述电流差信号进行整形，所述输出整形电路的输入端与所述电流比较放大器的输出端相连接，所述输出整形电路的输出端用于输出整形后的电流差信号。
3.根据权利要求1或2所述的电流模灵敏放大器，其特征在于，所述反馈钳位电路包括：第一反相器、第二NMOS管和第一NMOS管，
所述第一反相器的输入端与所述第二NMOS管的源极相连接，输出端与所述第二NMOS管的栅极相连接；所述第二NMOS管的漏极为所述反馈钳位电路的输出端，源极为所述反馈钳位电路的输入端且与所述存储单元浮栅管的漏极相连接；所述第一NMOS管的漏极与供能电源相连接，栅极输入一预充电信号，以控制所述存储单元浮栅管的漏极快速充电到钳位电位，源极与所述第二NMOS管的源极相连接。
4.根据权利要求1或2所述的电流模灵敏放大器，其特征在于，所述电流比较放大器包括：
第一PMOS管、第二PMOS管、第三NMOS管和第八NMOS管，
所述第一PMOS管的漏极为所述电流比较放大器的同相输入端，源极与供电电源相连接，栅极与自身漏极相连接；所述第二PMOS管的栅极与所述第一PMOS管的栅极连接在一起，源极与供电电源相连接，漏极与第三NMOS管的漏极相连接；所述第一PMOS管和所述第二PMOS管构成电流镜像电路，将所述第一PMOS管漏极获取的电流信号镜像到所述第二PMOS管的漏极；
所述第八NMOS管的漏极为所述电流比较放大器的反相输入端，与参考存储单元相连接，获取参考存储单元中流出的电流，所述第八NMOS管的源极接地，栅极与自身的漏极相连接；所述第三NMOS管的栅极与所述第八NMOS管的栅极相连接，构成电流镜像电路，用于将所述第八NMOS管漏极获得的电流镜像到所述第三NMOS管的漏极，所述第三NMOS管的源极接地，漏极与所述第二PMOS管的漏极相连接，连接点为公共点A，用于在公共点A处比较所述第二PMOS管的漏极电流和所述第三NMOS管的漏极电流，并通过公共点A输出比较结果；
所述公共点A与地之间存在一等效寄生电容，用于跟随所述比较结果进行充放电，当所述第二PMOS管的漏极电流大于所述第三NMOS管的漏极电流时，所述寄生电容进行充电，当所述第二PMOS管的漏极电流小于所述第三NMOS管的漏极电流时，所述寄生电容进行放电。
5.根据权利要求4所述的电流灵敏放大器，其特征在于，所述加速响应电路包括：第三PMOS管、第四PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第四反相器，
所述第三PMOS管的漏极与所述公共点A相连接，源极与所述供能电源相连接，栅极与第四PMOS管的漏极相连接；
所述第四PMOS管的栅极与所述第二PMOS管的漏极相连接，源极与供电电源相连接；
所述第七NMOS管的漏极与所述第三PMOS管的漏极相连接，源极接地，栅极与所述第四反相器的输入端相连接；
所述第四反相器的输出端与所述第六NMOS管的栅极相连接；
所述第六NMOS管的漏极与一电流源相连接，源极与所述第五NMOS管的栅极及所述第五NOMS管的漏极相连接；
所述第五NMOS管的栅极还与所述第四NMOS管的栅极相连接，所述第五NOMS管的源极接地，所述第五NMOS管与所述第四NMOS管构成电流镜像电路；
所述第四NMOS管的源极接地，漏极与所述第三PMOS管的栅极相连接。
6.根据权利要求2所述的电流灵敏放大器，其特征在于，所述输出整形电路包括：第二反相器和第三反相器，
所述第二反相器的输入端为所述输出整形电路的输入端，所述第二反相器的输出端与所述第三反相器的输入端相连接，所述第三反相器的输出端为所述输出整形电路的输出端。
CN2011103913906A 2011-11-30 2011-11-30 一种电流模灵敏放大器 Active CN102426845B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103913906A CN102426845B (zh) 2011-11-30 2011-11-30 一种电流模灵敏放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103913906A CN102426845B (zh) 2011-11-30 2011-11-30 一种电流模灵敏放大器

Publications (2)

Publication Number Publication Date
CN102426845A true CN102426845A (zh) 2012-04-25
CN102426845B CN102426845B (zh) 2013-12-04

Family

ID=45960818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103913906A Active CN102426845B (zh) 2011-11-30 2011-11-30 一种电流模灵敏放大器

Country Status (1)

Country Link
CN (1) CN102426845B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681053A (zh) * 2013-11-27 2015-06-03 苏州东微半导体有限公司 一种应用于半浮栅存储单元的电流型灵敏放大器电路
CN105719679A (zh) * 2014-12-01 2016-06-29 中国科学院微电子研究所 灵敏放大器及一种信号处理的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63225998A (ja) * 1987-03-16 1988-09-20 Hitachi Ltd 半導体記憶装置
US20030103395A1 (en) * 2001-12-03 2003-06-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device reading data based on memory cell passing current during access
CN1845253A (zh) * 2006-04-28 2006-10-11 清华大学 一种应用于快闪存储器的灵敏放大器电路
CN102081959A (zh) * 2009-11-26 2011-06-01 中国科学院微电子研究所 一种存储器读出电路以及存储器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63225998A (ja) * 1987-03-16 1988-09-20 Hitachi Ltd 半導体記憶装置
US20030103395A1 (en) * 2001-12-03 2003-06-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device reading data based on memory cell passing current during access
CN1845253A (zh) * 2006-04-28 2006-10-11 清华大学 一种应用于快闪存储器的灵敏放大器电路
CN102081959A (zh) * 2009-11-26 2011-06-01 中国科学院微电子研究所 一种存储器读出电路以及存储器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681053A (zh) * 2013-11-27 2015-06-03 苏州东微半导体有限公司 一种应用于半浮栅存储单元的电流型灵敏放大器电路
CN104681053B (zh) * 2013-11-27 2017-09-05 苏州东微半导体有限公司 一种应用于半浮栅存储单元的电流型灵敏放大器电路
CN105719679A (zh) * 2014-12-01 2016-06-29 中国科学院微电子研究所 灵敏放大器及一种信号处理的方法
CN105719679B (zh) * 2014-12-01 2018-02-02 中国科学院微电子研究所 灵敏放大器及一种信号处理的方法

Also Published As

Publication number Publication date
CN102426845B (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
US9747978B2 (en) Reference architecture in a cross-point memory
CN107464581B (zh) 灵敏放大器电路
CN102420002B (zh) 一种电流模灵敏放大器
CN102385900B (zh) 存储器和灵敏放大器
US10783969B2 (en) Sense amplifier
CN100440377C (zh) 一种应用于快闪存储器的读出放大器电路
CN108288480B (zh) 一种基于磁隧道结的数据锁存读出灵敏放大器
US10424353B2 (en) Current-sensing circuit for memory and sensing method thereof
CN102420004B (zh) 一种电流模灵敏放大器
CN104505121A (zh) 一种运用于闪存的高速敏感放大器
CN103066962A (zh) 延时电路
CN105185404B (zh) 电荷转移型灵敏放大器
CN101465157B (zh) 用于1t1c铁电存储器的动态自适应参考产生电路
TWI229868B (en) A bus interface circuit and a receiver circuit
CN102426845B (zh) 一种电流模灵敏放大器
CN105741871A (zh) 灵敏放大电路及存储器
CN104681055A (zh) 一种应用于静态随机存储器电路的高速电流灵敏放大器
CN105070309B (zh) 基于差分存储单元的灵敏放大器
KR101858579B1 (ko) 센스 앰프 회로
CN102426848A (zh) 一种存储阵列单元信息读取方法及***
CN103247332B (zh) 具有读辅助器件的存储器及其操作方法
CN102044299A (zh) 非易失性存储器及其读取电路
CN112967740A (zh) 非易失存储器超高速读出电路及读出方法
US9466388B2 (en) Readout circuit with self-detection circuit and control method therefor
CN109257024A (zh) 灵敏放大器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant