CN102421022A

CN102421022A - 一种多路数字电视解扰接口芯片及数字电视信号监测设备

Info

Publication number: CN102421022A
Application number: CN2011102990394A
Authority: CN
Inventors: 陈立德; 浦香君; 惠新标; 孙维东
Original assignee: SHANGHAI FENGGE SOFTWARE CO Ltd; WUXI FENGGE SOFTWARE CO Ltd; SHANGHAI FENGGE INFORMATION TECHNOLOGY Co Ltd
Current assignee: Shanghai Baibei Science and Technology Development Co., Ltd.
Priority date: 2011-09-29
Filing date: 2011-09-29
Publication date: 2012-04-18
Anticipated expiration: 2031-09-29
Also published as: CN102421022B

Abstract

本发明涉及一种多路数字电视解扰接口芯片及数字电视信号监测设备。目的是，提高数字电视解扰的集成度，同时对至少两路数字电视信号解扰。所述芯片包括I2C控制接口，TS流接口，PCMCIA总线接口，TS流接口和PCMCIA总线接口构成DVB_CI通用接口的物理链路层；包括TS流选择模块，可以对至少两路不同TS流输入信号进行选择，送入TS流接口；TS流接口对至少两路TS流信号进行处理；所述PCMCIA总线接口和所述TS流接口可以外接至少两个CAM卡，外接的主控微处理器可以通过所述PCMCIA总线接口控制至少两路CAM卡完成至少两路TS流数字电视信号的解扰。本发明还提供了应用上述芯片的数字电视信号监测设备，完成至少两路数字电视信号的监测。

Description

一种多路数字电视解扰接口芯片及数字电视信号监测设备

技术领域

本发明涉及数字电视技术领域，具体涉及一种多路数字电视解扰接口芯片及数字电视信号监测设备。

背景技术

为了保证数字电视可向用户提供个性化、私密的信息服务，并建立安全的收费渠道，必须采用条件接收***（CAS）对数字电视进行加密控制，并采用条件接收模块（CAM）卡完成解密的方式实现机卡分离，“机”是数字电视接收机或机顶盒提供数字电视信号接收、解码、处理等功能,“卡”是CAM卡，提供CA***解扰、解密、认证等功能。

在广播电视信号监测领域，需要对运营商加密的信号在不采用数字电视机或者机顶盒的方式下，将数字信号进行解密，实现多路信号的统一质量监测。目前比较通行的方式是采用全硬件（如：CIMaX™芯片）的方式与CAM卡进行接***互实现数字电视加密节目的解扰，将加密的TS流通过CA模块后变成非加扰的TS流，这种方式由于当前硬件芯片的限制，灵活度低，单个芯片无法处理多路加密TS信号；采用多个芯片的方式下，会造成单板体积过大，集成度较低，且成本较高。目前广播电视监测中心、地球站等部门为了提高设备的利用率，希望采用一套设备就可以监测两路或者多路数字电视高频信号，这样CAM卡解密部分就成为了整个监测链路上的瓶颈，降低了监测设备的集成度。（注：TS流：Transport Stream传送流，MPEG-2标准的一种码流，是音视频信号和数据使用的一种通信协议。）

ATMEL公司发布的CIMaX™芯片T90FJR，公开了一种单路数字电视解扰接口芯片，包括I2C控制接口，用于片内寄存器的配置；TS流接口，用于输入加密的TS流和输出解扰后的TS流；PCMCIA总线接口，用来复位、检测CAM卡，接收CAM卡的中断，对CAM卡进行读写操作；TS流接口和PCMCIA总线接口构成DVB_CI通用接口的物理链路层，可以外接CAM卡，外接的主控微处理器可以通过PCMCIA总线接口控制CAM卡完成数字电视信号的解扰，通过TS流接口输出解扰后的清流，其缺点就是以此制造的设备集成度低；专利权人北京恒通视讯科技发展有限公司中国专利申请号200710304124.9，发明名称：《基于数字电视全线程监测的多通道监测主机平台》公开了一种数字电视监测设备，并没有涉及多路数字电视信号解扰的技术；专利权人北京市博汇科技有限公司中国专利申请号200720148127.3，实用新型名称：《基于IP主播的嵌入式数字电视码流监测设备》，公开了一种数字电视监测设备，其中电视信号解扰使用的是上述ATMEL公司发布的CIMaX™芯片T90FJR。

发明内容

本发明的目的是，提供一种多路数字电视解扰接口芯片，提高数字电视解扰的集成度，同时对至少两路数字电视信号解扰。

为实现上述目的，本发明采取的技术方案是：一种多路数字电视解扰接口芯片，包括I2C控制接口，用于片内寄存器的配置；TS流接口，用于输入加密的TS流和输出解扰后的TS流；PCMCIA总线接口，用来复位、检测CAM卡，接收CAM卡的中断，对CAM卡进行读写操作；TS流接口和PCMCIA总线接口构成DVB_CI通用接口的物理链路层，可以外接CAM卡，外接的主控微处理器可以通过所述PCMCIA总线接口控制CAM卡完成数字电视信号的解扰，通过所述TS流接口输出解扰后的清流；包括TS流选择模块，可以对至少两路不同TS流输入信号进行选择，送入TS流接口；TS流接口包括至少两个通道，可以对TS流选择模块送入的至少两路相同或不同的TS流信号进行处理；PCMCIA总线接口和TS流接口可以外接至少两个CAM卡，外接的主控微处理器可以通过PCMCIA总线接口控制至少两路CAM卡完成至少两路TS流数字电视信号的解扰，通过TS流接口输出至少两路解扰后的清流。

本发明有如下有益效果：增加了TS流选择模块可以选择至少两路TS流信号进入TS流接口，TS流接口可以同时通过至少两路TS流信号，通过外接的CAM卡同时解扰，输出至少两路TS清流满足用户使用，大大提高了数字电视解扰的效率。

本发明的优选方式之一：一种多路数字电视解扰接口芯片还包括主控微处理器，主控微处理器构建操作***，通过PCMCIA总线接口完成至少两路CAM卡的初始化和读写控制，实现至少两路TS流数字电视信号的解扰。由于芯片内建主控微处理器进一步提高了芯片的集成度。

本发明的优选方式之二：一种多路数字电视解扰接口芯片，用Altera公司的FPGA构建而成，主控微处理器为NIOS微处理器，操作***为uClinux操作***。由于是用Altera公司的FPGA构建而成，不一定进芯片工厂流片，节约成本，也方便设备制造商设计和使用，同时基于NIOS微处理器，操作***uClinux的开发也为广大设备制造商所熟悉。

本发明的再一的目的是，提供一种数字电视信号监测设备，可同时对至少两路以上数字电视信号进行解扰，提高前端设备的集成度，节省监测机房空间。

为实现上述目的，本发明采取的技术方案是：一种数字电视信号监测设备，包括模块卡，实现高频数字电视信号输入，进行高频数字电视信号的锁频并对高频数字电视信号解调；母板，接收模块卡输出的TS流，或者直接输入ASI的TS流，实现加密TS流的解扰，输出清流；CPU板，实现控制功能，并将解扰后的TS清流输出给后续设备使用；母板使用一种多路数字电视解扰接口芯片，可以对至少两路相同或不同的TS流数字电视信号进行处理，外接至少两个CAM卡，完成至少两路TS流数字电视信号的解扰，输出至少两路解扰后的清流。

上述发明有如下有益效果：由于使用了使用一种多路数字电视解扰接口芯片，可以完成至少两路TS流数字电视信号的解扰，输出至少两路解扰后的清流，整个监测设备集成度高，在有限的空间实现了多路数字电视信号的监测以及其他应用。

附图说明

图1是所述一种多路数字电视解扰接口芯片实施例1原理框图。

图2是所述一种多路数字电视解扰接口芯片实施例1的TS流流向示意图。

图3是所述一种多路数字电视解扰接口芯片实施例1的PCMCIA接口总线结构示意图。

图4是所述一种多路数字电视解扰接口芯片实施例1主控微处理器架构图。

图5是所述一种数字电视信号监测设备实施例4原理框图。

图6是所述一种数字电视信号监测设备实施例4模块卡结构示意图。

具体实施方式

下面结合实施例并参照附图对本发明作进一步描述。

实施例 1

本实施例提供一种两路数字电视解扰接口芯片，利用ALTERA的FPGA芯片EP4CE15F23C8构建而成。附图1所述一种多路数字电视解扰接口芯片实施例1原理框图，其中涉及的附图标记和组成部分如下所示：

1.TS流选择模块

11.TS输入1 12.TS输入2

13.TS输入3 14.TS输入4

15.TS1（TS流选择模块输出）16.TS2（TS流选择模块输出）

2.TS流接口

21.TS输出1 22.TS输出2

23.TS in1（接CAM卡1） 24.TS out1（接CAM卡1）

25.TS in2（接CAM卡2） 26.TS out2（接CAM卡2）

3.PCMCIA总线接口

31.CAM卡1控制接口 32.CAM2控制接口

4.主控微处理器

41. CAM interface（CAM接口）42.I2C控制接口

43. Flash/Sdram控制接口 44.UART接口（串行口）

5.ASI到SPI转换模块

51.ASI输入1 52.ASI输入2

TS流选择模块1，输入4路TS流信号分别是TS输入1-11、TS输入2-12、 TS输入3-13和TS输入4-14，可以对上述四路TS流输入信号进行选择，输出TS1（TS流选择模块输出）15和TS2（TS流选择模块输出）16，送入TS流接口2；其中TS输入1-13和TS输入1-14是ASI到SPI转换模块5的输入信号ASI输入1和ASI输入2变换而来；TS流接口2用于输入加密的TS流和输出解扰后的TS流，包括两个通道，可以对TS流选择模块1送入的TS1（TS流选择模块输出）15和TS2（TS流选择模块输出）16进行处理；PCMCIA总线接口3，用来复位、检测CAM卡，接收CAM卡的中断，对CAM卡进行读写操作，可以组成CAM卡1控制接口31和CAM卡2控制接口32；TS流接口2和PCMCIA总线接口3构成DVB_CI通用接口的物理链路层，通过CAM卡1控制接口31和TS in1（接CAM卡1）23，TS out1（接CAM卡1）24外接CAM卡1，通过CAM卡2控制接口32和TS in2（接CAM卡2）25，TS out2（接CAM卡2）26外接CAM卡2；主控微处理器4通过PCMCIA总线接口3控制CAM卡1和CAM卡2完成两路数字电视信号TS1（TS流选择模块输出）15和TS2（TS流选择模块输出）16的解扰，通过TS流接口2输出解扰后的清流TS输出1-21和TS输出2-22；主控微处理器4，包括CAM interface41，I2C控制接口42， Flash/Sdram控制接口43，UART接口（串行口）44，I2C控制接口42和UART接口（串行口）44配置片内寄存器，Flash/Sdram控制接口43外挂存储器构建操作***，通过CAM interface（CAM接口）41接主控微处理器自身的数据总线和PCMCIA总线接口3完成两路CAM卡的初始化和读写控制。

附图2是所述一种多路数字电视解扰接口芯片实施例1的TS流流向示意图。

表1 TS流流向示意图接口信号

功能描述：ASI到SPI转换模块5主要是利用Altera的IP核完成串行ASI信号转换成并行的SPI信号，然后将并行信号根据需要送入CAM卡进行解密。

TS选择模块1的功能是根据主控微处理器4写入到通道选择寄存器ts_channel的值，选择将其中的2路TS信号指定传送到相应的TS流通道中。

TS channel模块是根据主控微处理器4写入的寄存器ts_stream的值，选择将进入通道的TS流送入哪一块CAM卡进行解密，解密后的流从spi_out_1和spi_out_2输出。

ASI到SPI转换模块5主要是利用Altera库中ASI的IP核完成串行转并行数据的功能，在该模块中需要提供三个时钟信号，本设计中用pll（锁相环）生成337.5M时钟，337.5M移相90度，和一个135M的时钟作为ASI核的输入时钟，经过IP核后输出的就是标准SPI信号，可直接送入CAM卡进行解密。

TS选择模块1是将输入的TS流指定到相应的TS流通道。在模块板中TS流的输入接口有6路，但是在实际使用中，根据应用场合定制其中的一路或者两路有信号输入，其他几路接口悬空，所以该模块根据TS_channel寄存器的值，将两路TS流对应到两个TS通道中。

表2 TS_channel通道选择寄存器位定义

位说明：低4位对应通道1的信号来源，高4位对应通道2的信号来源。SPI1、SPI2信号是可选外部输入的TS流。下面是IN1、IN2四位的值定义。

1)、寄存器IN1各位定义，ts_ch_1为TS1通道入口信号。

0x0：无数据来源。

0x1：ts1-> ts_ch_1。

0x2：ts2-> ts_ch_1。

0x3：ASI1-> ts_ch_1。

0x4：ASI2-> ts_ch_1。

0x5：SPI1-> ts_ch_1。

0x6：SPI2-> ts_ch_1。

其余值无效

2)、寄存器IN2各位定义，ts_ch_2为TS1通道入口信号。

0x0：无数据来源。

0x1：ts1-> ts_ch_2。

0x2：ts2-> ts_ch_2。

0x3：ASI1-> ts_ch_2。

0x4：ASI2-> ts_ch_2。

0x5：SPI1-> ts_ch_2。

0x6：SPI2-> ts_ch_2。

其余值无效

TS_channel模块的功能主要是将进入TS通道内的信号指派到相应的CAM卡然后送出TS通道。具体TS流在通道内的流向是根据ts_stream寄存器的值来设置的，见下表：

表3 通道内TS流流向设置寄存器ts_stream

位说明：1.0x00: ts_ch_1->不解密-> spi_out_1；ts_ch_2->不解密-> spi_out_2

2.0x01: ts_ch_1->CAM1-> spi_out_1；ts_ch_2->不解密-> spi_out_2

3.0x02: ts_ch_1->CAM2-> spi_out_1；ts_ch_2->不解密-> spi_out_2

4.0x03: ts_ch_1->不解密-> spi_out_1；ts_ch_2->CAM1-> spi_out_2

5.0x04: ts_ch_1->不解密-> spi_out_1；ts_ch_2->CAM2-> spi_out_2

6.0x05: ts_ch_1->CAM1-> spi_out_1；ts_ch_2->CAM2-> spi_out_2

7.0x06: ts_ch_1->CAM2-> spi_out_1；ts_ch_2->CAM1-> spi_out_2

8.0x07: ts_ch_1->CAM1->CAM2-> spi_out_1；ts_ch_2->不解密-> spi_out_2

9.0x08: ts_ch_1->不解密-> spi_out_1；ts_ch_2->CAM1->CAM2-> spi_out_2

8.0x09: ts_ch_1->CAM2->CAM1-> spi_out_1；ts_ch_2->不解密-> spi_out_2：预留

9.0x0a: ts_ch_1->不解密-> spi_out_1；ts_ch_2->CAM2->CAM1-> spi_out_2：预留

10.其余值无效。

附图3是所述一种多路数字电视解扰接口芯片实施例1的PCMCIA接口总线结构示意图。

表4 PCMCIA总线接口模块接口信号

功能描述：该模块实现PCMCIA总线接口3时序，实现CAM卡的I/O空间读/写操作，存储器读/写操作的四个时序。模块中两个CAM卡是挂在一个总线上，在读写时需要选中其中一块卡，由主控微处理器4输入的Cam_add信号生成的ce1a_n和ce1b_n用来选中其中的一块CAM卡。CAM卡的读/写操作：首先主控微处理器4给该模块一个RD/WR信号，同时通过I2C总线写Acs_a/Acs_b寄存器，确定是I/O读/写还是存储器读/写，同时时序发生模块开始工作，然后根据读写方式和类型将四个时序模块的中的一个模块信号输出到PCMCIA总线接口3。

附图4是所述一种多路数字电视解扰接口芯片实施例1主控微处理器架构图。

表5 主控微处理器接口信号

接口信号名称	方向	描述
			Clk_0	I	***主时钟
Reset_n	I	CPU复位信号
			export_addr_from_the_CAM	O	26bit cam地址总线
export_data_to_and_from_the_CAM	I/O	8bit Cam数据总线信号
			export_rd_from_the_CAM	O	CAM卡读信号
export_wr_from_the_CAM	O	CAM卡写信号
			scl_pad_io_to_and_from_the_i2c_0	O	I2C时钟信号
sda_pad_io_to_and_from_the_i2c_	I/O	I2C数据信号
			out_port_from_the_PIO_OUT	O	8bit 并口输出信号
read_n_to_the_ext_FLASH	O	Flash读信号
			select_n_to_the_ext_FLASH	O	Flash片选信号
FALSH_SDRAM_address	O	Sdram和flash地址接口
			FALSH_SDRAM_byteenablen	O
FALSH_SDRAM_data	I/O	Sdram和flash数据接口
			write_n_to_the_ext_FLASH	O	Flash写信号
zs_ba_to_the_ext_SDRAM_test_component	O
			zs_cas_n_to_the_ext_SDRAM_test_component	O	Sdram列选通信号
zs_cke_to_the_ext_SDRAM_test_component	O
			zs_cs_n_to_the_ext_SDRAM_test_component	O	Sdram片选信号
zs_ras_n_to_the_ext_SDRAM_test_component	O	Sdram行选通信号
			zs_we_n_to_the_ext_SDRAM_test_component	O	Sdram读信号
rxd_to_the_UART	I	串口接收信号
			txd_from_the_UART	O	串口发送信号

功能描述：该模块主要是用Altera的sopc构建一个NIOS的CPU及其外设作为主控微处理器4，然后在这个CPU上运行uClinux操作***，在***上执行PCMCIA总线接口协议去初始化和读写CAM卡。

表6 CAM interface（CAM接口）接口信号

接口信号名称	方向	描述
			sys_clk	I	***主时钟
reset_n	I	复位信号
			chipselect	I	Avalon总线片选信号
read	I	Avalon总线读信号
			write	I	Avalon总线写信号
Avalon_in_data	I	8bit Avalon总线数据输入
			Avalon_out_data	O	8bit Avalon总线输出
Avalon_addr	I	26bit Avalon总线地址输入
			export_data	I/O	8bit CAM数据I/O口
export_addr	O	26bit CAM卡地址总线
			export_rd	O	CAM卡读信号
export_wr	O	CAM卡写信号
			export_oe	O	CAM卡片选信号

CAM interface（CAM接口）41的主要功能是将主控微处理器4外部的PCMCIA总线接口和主控微处理器4内部的Avalon-MM总线互联。由于两种总线的信号定义基本一致，所以可以将PCMCIA总线接口地址线直接和Avalon地址线相连，PCMCIA总线接口读写信号线和Avalon的读写信号线直接相连，Avalon的chipselect信号与PCMCIA总线接口的export_oe相连。

对于Avalon的数据线输入输出是两根总线，而PCMCIA总线接口的数据线是一根输入输出总线。这里需要用写信号write来控制总线上数据的传送方向。Write信号为“1”时，将Avalon_in_data数据传送到export_data总线上，当write信号为“0”时，将export_data总线上的数据传送到Avalon_out_data总线上。

实施例 2

本实施例提供一种四路数字电视解扰接口芯片，利用ALTERA的FPGA芯片EP4CE15F23C8构建而成。基于实施例1的基础上作出如下改动：TS选择模块1的输入增加为八路TS流输入，经过TS流选择模块可以输出四路TS流，即增加TS3（TS流选择模块输出）和TS4（TS流选择模块输出）；TS流接口2包括四个通道即增加TS in3（接CAM卡3），TS out3（接CAM卡3），TS in4（接CAM卡4），TS out4（接CAM卡4）；PCMCIA总线接口3可以外接四个CAM卡，即增加CAM卡3控制接口，CAM4控制接口；TS流接口2和PCMCIA总线接口3构成DVB_CI通用接口的物理链路层，另可通过CAM卡3控制接口和TS in3（接CAM卡3），TS out3（接CAM卡3）外接CAM卡3，通过CAM卡4控制接口和TS in4（接CAM卡4），TS out4（接CAM卡4）外接CAM卡4；主控微处理器4还可通过PCMCIA总线接口3控制CAM卡3和CAM卡4完成两路数字电视信号TS3（TS流选择模块输出）和TS4（TS流选择模块输出）的解扰。逻辑设计基于上述变动做相应更改。

实施例 3

本实施例提供一种两路数字电视解扰接口芯片，设计为ASIC芯片。逻辑同实施例1，经过ASIC的顶层设计，模块级设计，模块实现阶段，子***仿真阶段，***仿真综合阶段，后端版图设计阶段，硅片测试向量准备阶段，后端门级仿真阶段最终设计成ASIC芯片，进工厂流片生产。

实施例 4

本实施例提供一种两路数字电视信号监测设备，使用实施例1所示的一种两路数字电视解扰接口芯片。附图5是所述一种数字电视信号监测设备实施例4原理框图，其中涉及的附图标记和组成部分如下所示：

1. 模块卡

2. 母板

21. 一种两路数字电视解扰接口芯片 22.CAM卡1和CAM卡2

3. CPU板

一种两路数字电视信号监测设备，包括模块卡1，实现高频数字电视信号输入，进行高频数字电视信号的锁频并对高频数字电视信号解调；母板2，支持各种数字电视协议，包括:DVB-C、DVB-S、DVB-T、DVB-S2、CTTB、ABS-S，接收模块卡输出的TS流，或者直接输入ASI的TS流，实现加密TS流的解扰，输出清流；CPU板3，实现控制功能，并将解扰后的TS清流输出给后续设备使用；母板2使用一种两路数字电视解扰接口芯片21，可以对两路相同或不同的TS流数字电视信号进行处理，外接两个CAM卡即CAM卡1和CAM卡2-22，完成两路TS流数字电视信号的解扰，输出两路解扰后的清流，供监测或给后续设备使用。

包括两块模块卡，实现两路高频数字电视信号的锁频并对两路高频数字电视信号解调。

表7 一种两路数字电视信号监测设备芯片选型表

主要芯片选型	芯片功能说明
		RT8011/APQW	给3.3V 1.2V 2.5V供电
A8292	给卫星天线馈电
		AIC1526-1	用于CAM卡供电控制
AOZ1016AI	12V转5V 供电
		EP4CE15F23C8N	FPGA用于处理及流切换
EPCS4SI8N	FPGA配置芯片
		EP4CE15F23C8	FPGA芯片
MT48LC16M16A2P-75	SDRAM芯片，用于配合FPGA处理
		LMH0002MA	用于ASI输出
LMH0034MA	用于ASI输入
		M29W640GB70NA6E	FLASH，用于存储程序

附图6是所述一种数字电视信号监测设备实施例4模块卡结构示意图。主要包括高频锁相和解调电路。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。

Claims

1.一种多路数字电视解扰接口芯片，包括I2C控制接口，用于片内寄存器的配置；TS流接口，用于输入加密的TS流和输出解扰后的TS流；PCMCIA总线接口，用来复位、检测CAM卡，接收CAM卡的中断，对CAM卡进行读写操作；TS流接口和PCMCIA总线接口构成DVB_CI通用接口的物理链路层，可以外接CAM卡，外接的主控微处理器可以通过所述PCMCIA总线接口控制CAM卡完成数字电视信号的解扰，通过所述TS流接口输出解扰后的清流，其特征在于：包括TS流选择模块，可以对至少两路不同TS流输入信号进行选择，送入所述TS流接口；所述TS流接口包括至少两个通道，可以对TS流选择模块送入的至少两路相同或不同的TS流信号进行处理；所述PCMCIA总线接口和所述TS流接口可以外接至少两个CAM卡，外接的主控微处理器可以通过所述PCMCIA总线接口控制至少两路CAM卡完成至少两路TS流数字电视信号的解扰，通过所述TS流接口输出至少两路解扰后的清流。

2.根据权利要求1所述的一种多路数字电视解扰接口芯片，其特征在于：所述芯片由FPGA设计而成。

3.根据权利要求1所述的一种多路数字电视解扰接口芯片，其特征在于：包括所述主控微处理器，所述主控微处理器构建操作***，通过所述PCMCIA总线接口完成至少两路CAM卡的初始化和读写控制，实现至少两路TS流数字电视信号的解扰。

4.根据权利要求3所述的一种多路数字电视解扰接口芯片，其特征在于：所述芯片由FPGA设计而成。

5.根据权利要求4所述的一种多路数字电视解扰接口芯片，其特征在于：所述FPGA为Altera公司产品，所述主控微处理器为NIOS微处理器，所述操作***为uClinux操作***。

6.使用权利要求1至5任一所述一种多路数字电视解扰接口芯片的一种数字电视信号监测设备，包括模块卡，实现高频数字电视信号输入，进行高频数字电视信号的锁频并对高频数字电视信号解调；母板，接收模块卡输出的TS流，或者直接输入ASI的TS流，实现加密TS流的解扰，输出清流；CPU板，实现控制功能，并将解扰后的TS清流输出给后续设备使用，其特征在于：所述母板使用一种多路数字电视解扰接口芯片，可以对至少两路相同或不同的TS流数字电视信号进行处理，外接至少两个CAM卡，完成至少两路TS流数字电视信号的解扰，输出至少两路解扰后的清流。

7.根据权利要求6所述的一种数字电视信号监测设备，其特征在于：包括至少两块模块卡，实现至少两路高频数字电视信号的锁频并对至少两路高频数字电视信号解调。