BiCMOS工艺中的垂直寄生型PNP器件
技术领域
本发明涉及一种半导体集成电路器件,特别是涉及一种BiCMOS工艺中的垂直寄生型PNP器件。
背景技术
如图1所示,是现有BiCMOS工艺中的垂直寄生型PNP器件的截面示意图,现有BiCMOS工艺中的垂直寄生型PNP器件,形成于硅衬底上,在所述硅衬底上形成有深N阱1,有源区由浅槽场氧3隔离,在截面上,所述垂直寄生型PNP器件包括:
一集电区2,由形成于所述有源区中的一P型离子注入区组成,所述集电区2的深度大于或等于所述浅槽场氧3的底部深度。所述集电区2的P型离子注入区采用CMOS工艺中的P阱工艺形成。
一赝埋层4,由形成于所述集电区2两侧的所述浅槽场氧3底部的P型离子注入区组成,所述赝埋层4横向延伸进入所述有源区并和所述集电区2形成接触,通过在所述赝埋层4顶部的所述浅槽场氧3中形成的深孔接触8引出集电极。
一基区5,由形成于所述集电区2上部并和所述集电区2相接触的一N型离子注入区组成。所述基区5的宽度和所述有源区的宽度相同、都为距离C。
一发射区,形成于所述基区5上部并和所述基区5相接触。所述发射区的中间部分和所述基区的接触区域由发射区窗口定义,所述发射区窗口为由介质层刻蚀后形成的窗口。所述发射区由P型锗硅外延层6和形成于所述发射区窗口的底部的P型离子注入区61组成,也能只由所述P型锗硅外延层6组成,所述P型锗硅外延层6也能替换为P型锗硅碳外延层。所述发射区6的顶部向所述发射区窗口的边缘外侧延伸、且所述发射区6的顶部的边缘和所述发射区窗口的边缘相隔一段距离B。通过在所述发射区6上做金属接触10引出发射极。
一N型多晶硅7,所述N型多晶硅7形成于所述基区5上部并和所述基区5相接触,通过在所述N型多晶硅7上做金属接触9引出基极。所述N型多晶硅7和所述基区5的接触区域由基区窗口定义,所述基区窗口为由介质层刻蚀后形成的窗口;所述发射区窗口位于有源区的中间区域,所述基区窗口位于所述发射区窗口的两侧;所述基区窗口处于所述发射区6的顶部的边缘的外侧,且所述基区窗口至少部分位于所述有源区上。所述N型多晶硅7的顶部往所述基区窗口边缘的外侧延伸,所述N型多晶硅7的顶部边缘和所述发射区的金属接触10的边缘相隔一定距离A。
如图2所示,为现有BiCMOS工艺中的垂直寄生型PNP器件的在俯视平面上的版图。有源区为实线框5A所示的区域,所述发射区窗口为虚线框6A所示的区域、所述基区窗口为虚线框7A所示的区域。可知,所述发射区6为一条状结构,所述发射区窗口位于所述有源区中,所述发射区6的中间部分位于所述有源区中、两侧略微延伸到所述有源区两侧的所述浅槽场氧3上。所述发射区6的金属接触10位于所述有源区中,所述N型多晶硅7的顶部边缘和所述发射区的金属接触10的边缘相隔一定距离A。
如上所述的现有BiCMOS工艺中的垂直寄生型PNP器件的一个缺陷是,由于所述发射区6的金属接触10位于有源区中,所以必须保证所述距离A要足够大,所以也就必须要使所述P型锗硅外延层6的宽度保持足够大,这样势必会使所述距离B和所述距离C都比较大。这样造成所述发射区和所述基区5的相交面积、以及所述基区5和所述集电区2的相交面积较大,从而也就导致的器件内的寄生电容增大。这样就会影响器件在高频段的工作速度,也对工作可靠性构成威胁。
发明内容
本发明所要解决的技术问题是提供一种BiCMOS工艺中的垂直寄生型PNP器件,能有效地降低器件的寄生电容,提高器件在高频使用中的性能。
为解决上述技术问题,本发明提供一种BiCMOS工艺中的垂直寄生型PNP器件,形成于硅衬底上,有源区由浅槽场氧隔离,在截面上,所述垂直寄生型PNP器件包括:一集电区,由形成于所述有源区中的一P型离子注入区组成,所述集电区的深度大于或等于所述浅槽场氧的底部深度。一赝埋层,由形成于所述集电区两侧的所述浅槽场氧底部的P型离子注入区组成,所述赝埋层横向延伸进入所述有源区并和所述集电区形成接触,通过在所述赝埋层顶部的所述浅槽场氧中形成的深孔接触引出集电极。一基区,由形成于所述集电区上部并和所述集电区相接触的一N型离子注入区组成。一发射区,形成于所述基区上部并和所述基区相接触。一N型多晶硅,所述N型多晶硅形成于所述基区上部并和所述基区相接触,通过在所述N型多晶硅上做金属接触引出基极。在俯视平面上,所述发射区的版图结构呈一工字形状,所述发射区的中间部分为一条状结构、所述发射区的两端都为和所述发射区的中间部分垂直的条状结构;所述发射区的中间部分处于所述有源区中并延伸到所述有源区两侧的所述浅槽场氧上,所述发射区的两端都处于所述有源区两侧的所述浅槽场氧上;所述发射区的中间部分和所述基区形成接触,在所述发射区的两端上形成金属接触并引出发射极。
进一步的改进是,所述发射区的中间部分和所述基区的接触区域由发射区窗口定义,所述发射区窗口为由介质层刻蚀后形成的窗口。
进一步的改进是,所述发射区的顶部向所述发射区窗口的边缘外侧延伸、且所述发射区的顶部的边缘和所述发射区窗口的边缘相隔一段距离。
进一步的改进是,所述N型多晶硅和所述基区的接触区域由基区窗口定义,所述基区窗口为由介质层刻蚀后形成的窗口;所述发射区窗口位于有源区的中间区域,所述基区窗口位于所述发射区窗口的两侧;所述基区窗口处于所述发射区的顶部的边缘的外侧,且所述基区窗口至少部分位于所述有源区上。
进一步的改进是,所述N型多晶硅的顶部往所述基区窗口边缘的外侧延伸,所述N型多晶硅的顶部边缘和所述发射区窗口的边缘相隔一定距离。
进一步的改进是,所述发射区组成材料包括P型锗硅外延层、或P型锗硅碳外延层。
进一步的改进是,在所述发射区窗口的底部的有源区中形成有一P型离子注入区,由所述发射区窗口的底部的P型离子注入区和所述P型锗硅外延层一起组成所述发射区、或者由所述发射区窗口的底部的P型离子注入区和所述P型锗硅碳外延层一起组成所述发射区。
本发明通过将发射区的版图更改为工字形状,并将发射区的金属接触做在有源区两侧的浅槽场氧上,从而能够减少发射区和基区的相交面积、以及基区和集电区的相交面积,从而能减少器件的寄生电容,并提高器件在高频段的工作速度,同时也能提高器件的工作可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有BiCMOS工艺中的垂直寄生型PNP器件的截面示意图;
图2是现有BiCMOS工艺中的垂直寄生型PNP器件的在俯视平面上的版图;
图3是本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的截面示意图;
图4是本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的在俯视平面上的版图。
具体实施方式
如图3所示,是本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的截面示意图。本发明实施例BiCMOS工艺中的垂直寄生型PNP器件,形成于硅衬底上,在所述硅衬底上形成有深N阱1,有源区由浅槽场氧3隔离,在截面上,所述垂直寄生型PNP器件包括:
一集电区2,由形成于所述有源区中的一P型离子注入区组成,所述集电区2的深度大于或等于所述浅槽场氧3的底部深度。所述集电区2的P型离子注入区采用CMOS工艺中的P阱工艺形成。
一赝埋层4,由形成于所述集电区2两侧的所述浅槽场氧3底部的P型离子注入区组成,所述赝埋层4横向延伸进入所述有源区并和所述集电区2形成接触,通过在所述赝埋层4顶部的所述浅槽场氧3中形成的深孔接触8引出集电极。
一基区5,由形成于所述集电区2上部并和所述集电区2相接触的一N型离子注入区组成。所述基区5的宽度和所述有源区的宽度相同。
一发射区,形成于所述基区5上部并和所述基区5相接触。所述发射区的中间部分和所述基区的接触区域由发射区窗口定义,所述发射区窗口为由介质层刻蚀后形成的窗口,位于所述有源区中的所述发射区窗口的宽度为距离A1。所述发射区由P型锗硅外延层6和形成于所述发射区窗口的底部的P型离子注入区61组成,也能只由所述P型锗硅外延层6组成,所述P型锗硅外延层6也能替换为P型锗硅碳外延层。所述发射区6的顶部向所述发射区窗口的边缘外侧延伸、且所述发射区6的顶部的边缘和所述发射区窗口的边缘相隔一段距离A4。在所述有源区上方的所述发射区6上不做金属接触。
一N型多晶硅7,所述N型多晶硅7形成于所述基区5上部并和所述基区5相接触,通过在所述N型多晶硅7上做金属接触9引出基极。所述N型多晶硅7和所述基区5的接触区域由基区窗口定义,所述基区窗口为由介质层刻蚀后形成的窗口;所述发射区窗口位于有源区的中间区域,所述基区窗口位于所述发射区窗口的两侧;所述基区窗口处于所述发射区6的顶部的边缘的外侧、且所述发射区6的顶部的边缘和所述基区窗口的内侧边缘的间距为距离A3,所述基区窗口至少部分位于所述有源区上,所述基区窗口位于所述有源区上的尺寸为距离A6。所述N型多晶硅7的顶部往所述基区窗口边缘的外侧延伸,所述N型多晶硅7的顶部边缘和所述发射区窗口的边缘相隔一定距离A5。
如图4所示,为本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的在俯视平面上的版图。有源区为实线框5A所示的区域,所述发射区窗口为虚线框6A所示的区域、所述基区窗口为虚线框7A所示的区域。可知,在俯视平面上,所述发射区6的版图结构呈一工字形状,所述发射区6的中间部分为一条状结构、所述发射区6的两端都为和所述发射区6的中间部分垂直的条状结构;所述发射区6的中间部分处于所述有源区中并延伸到所述有源区两侧的所述浅槽场氧3上,所述发射区6的两端都处于所述有源区两侧的所述浅槽场氧3上;所述发射区6的中间部分和所述基区5形成接触,在所述发射区6的两端上形成金属接触10并引出发射极。所述发射区窗口位于所述发射区6的中间部分的条件结构下,所述发射区窗口的长度为距离A2、宽度为距离A1,也即所述发射区6和所述基区5的接触区域的长度为距离A2、宽度为距离A1。
上述的所述距离A1、距离A2、距离A3、距离A4、距离A5和距离A6可以根据具体的工艺进行设定,例如对于与锗硅(SiGe)0.13微米的工艺来说:
1、所述发射区的宽度即所述距离A1定义为0.4微米。
2、为了在减小器件的寄生电容的同时,不增加器件的寄生电阻,所述发射区的长度即所述距离A2不能过大,定义为6.5微米。
3、所述发射区6的顶部的边缘和所述基区窗口的内侧边缘的间距即所述距离A3,及所述发射区6的顶部的边缘和所述发射区窗口的边缘的间距即所述距离A4可根据工艺的能力来确定,该工艺中实际尺寸,所述距离A3和所述距离A4都取2微米。
4、所述N型多晶硅7的顶部边缘和所述发射区窗口的边缘的间距即所距离A5由工艺能力决定,该工艺中为0.1微米。
5、为减小基区有源区与集电区的寄生电容,所述N型多晶硅7和所述有源区的结合处的尺寸即所述距离A6取为0.15微米。
由上可知,由于本发明实施例的发射区6的版图为工字形状,所以可以将发射区6的金属接触10做在有源区两侧的浅槽场氧3上,这样就能够消除现有技术中金属接触10形成于有源区中时,必须让所述N型多晶硅7和所述金属接触10间保持足够距离的缺陷,从而能够减少发射区和基区的相交面积、以及基区和集电区的相交面积,从而能减少器件的寄生电容,并提高器件在高频段的工作速度,同时也能提高器件的工作可靠性。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。