CN102394042B

CN102394042B - 栅极扫描电路

Info

Publication number: CN102394042B
Application number: CN2011103683514A
Authority: CN
Inventors: 罗红磊; 邱勇; 黄秀颀; 高孝裕
Original assignee: Kunshan New Flat Panel Display Technology Center Co Ltd
Current assignee: Kunshan New Flat Panel Display Technology Center Co Ltd
Priority date: 2011-11-19
Filing date: 2011-11-19
Publication date: 2012-12-26
Anticipated expiration: 2031-11-19
Also published as: CN102394042A

Abstract

本发明公开了一种栅极扫描电路，包括多个串连在一起的移位寄存器；第一行移位寄存器的置位端子与时序控制器相连接收帧扫描起始信号STV，其余移位寄存器的置位端子与前一行移位寄存器的输出端子相连，每一行移位寄存器的时钟输入端子和时序控制器相连接收行扫描频率信号CPV和XCPV，输出端子与当前行栅极线相连；其中，所述栅极扫描电路还包括栅极修复信号调制模块和栅极扫描修复线，所述电平复位单元的输出端和移位寄存器的置位端子相连，输出VGH电平信号。本发明提供的栅极扫描电路，通过增加电平复位单元实现了不良栅极扫描电路的修复，实现了不良栅极扫描电路的修复，改善断屏的高发不良现象，提高栅极扫描模块的可靠性和良率。

Description

栅极扫描电路

技术领域

本发明涉及一种驱动电路，尤其涉及一种栅极扫描电路。

背景技术

有机发光显示器件（OLED）是主动发光器件。相比现在的主流平板显示技术薄膜晶体管液晶显示器（TFT-LCD),OLED 具有高对比度，广视角，低功耗，体积更薄等优点，有望成为继LCD之后的下一代平板显示技术，是目前平板显示技术中受到关注最多的技术之一。

图1为有源矩阵发光显示器驱动电路的常用的架构图，从接口连接器10（Interface Connector）进来的信号有电源VDD，数据信号和控制信号。电源VDD经过直流-直流转换器101，降压为数字信号电源DVDD，给数据驱动器30（Source block）,栅极驱动器40（Gate block）和时序控制器20（T/CON）供电；升压为模拟电源AVDD,供伽马纠正电路102做参考电压源。

数据信号和控制信号进入时序控制器20后，时序控制器20产生控制时序，把数据传送到Source IC 上。然后Gate IC 响应于T/CON提供的STV(帧扫描起始信号),CPV（行扫描频率信号），打开每行的开关TFT, Source IC响应于T/CON的提供的STH,LOAD等控制信号，把从T/CON 接收到的数字信号转化为模拟信号，配合STV,CPV等信号把模拟电压加载到AMOLED子像素的存储到电容上，根据此电位值高低，控制TFT 的导通程度，达到控制OLED 亮度，显示不同灰阶的目的。

由于各厂家为节省栅极扫描芯片的制造成本，将栅极扫描电路制作到玻璃基板上。其电路架构主要由移位寄存器构成，时序控制器将STV(帧扫描起始信号)信号通过WOA（wire on array）走线传送给GOA（gate on array）单元,然后，移位寄存单元根据CPV,XCPV的信号频率,逐级传递下去，如图2所示。

例如栅极驱动电路共有n级，n为面板上像素行数，n为自然数，如图3所示。正常工作时，时序控制器将STV(帧扫描起始信号)信号通过WOA（wire on array）阵列上走线传送给GOA（gate on array）单元。然后，移位寄存单元根据CPV,XCPV的信号频率,逐级传递下去，给栅极线G1,G2,G3…输出行扫描信号，控制各行像素电路中控制TFT的打开与关闭，如图4所示。其中任何一级不正常工作都将使得其后面所有电路无法工作，所以，要求栅极扫描电路具有高可靠性。但由于TFT特性的差异性和不稳定性，容易造成输出波形失真，栅极扫描信号发生扭曲和衰减。使得栅极扫描信号无法正常传递，如图5所示，栅极线G1行扫描信号的高电平为VGH，低电平为VGL，第i行栅极线Gi行扫描信号的高电平为VGiH，低电平为VGiL，栅极扫描信号发生扭曲和衰减后，VGH > VGiH >0或VGL < VGiL <0，从而造成该行以后的各行均不能正常显示，即“断屏”现象。

发明内容

本发明所要解决的技术问题是提供一种栅极扫描电路，能够有效解决面板“断屏”现象，且结构简单，易于控制。

本发明为解决上述技术问题而采用的技术方案是提供一种栅极扫描电路，包括n个移位寄存器；每个移位寄存器包括时钟输入端子、置位端子和输出端子；所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器的置位端子与时序控制器相连接收帧扫描起始信号STV，其余移位寄存器的置位端子与前一行移位寄存器的输出端子相连，每一行移位寄存器的时钟输入端子和时序控制器相连接收行扫描频率信号CPV和XCPV，输出端子与当前行栅极线相连输出行扫描信号，所述行扫描信号的标准高电平为VGH，标准低电平为VGL；其中，所述栅极扫描电路还包括电平复位单元，所述电平复位单元的输入端与第i行的移位寄存器输出端相连接收行扫描信号VGi，所述电平复位单元的输出端与下一行的移位寄存器输入端相连输出行扫描信号VGi+1；所述行扫描信号VGi的高电平为VGiH，低电平为VGiL；所述行扫描信号VGi+1的高电平为VGH，低电平为VGL，VGiH <= VGH, VGiL>= VGL,i <= n，i，n为自然数,n为面板上像素行数。

上述的栅极扫描电路，其中，所述电平复位单元串联在移位寄存器之间。

上述的栅极扫描电路，其中，所述电平复位单元的个数为2～4，所述电平复位单元等间隔串联在移位寄存器之间。

上述的栅极扫描电路，其中，所述电平复位单元包括第一晶体管T1和第二晶体管T2，所述第一晶体管T1的栅极和第二晶体管T2栅极相连形成输入端，所述第一晶体管T1的源极和第二晶体管T2漏极相连形成输出端，所述第一晶体管T1的漏极和VGL电平信号线相连，所述第二晶体管T2的源极和VGH电平信号线相连。

上述的栅极扫描电路，其中，所述电平复位单元为电压比较器，当输入电压大于参考电压Vref时输出VGH电平信号，当输入电压小于参考电压Vref时输出VGL电平信号；所述电压比较器集成在栅极扫描电路的驱动芯片中。

本发明对比现有技术有如下的有益效果：本发明提供的栅极扫描电路，通过增加电平复位单元实现了不良栅极扫描电路的修复，实现了不良栅极扫描电路的修复，改善断屏的高发不良现象，提高栅极扫描模块的可靠性和良率。

附图说明

图1为一种有源矩阵有机发光显示器的驱动架构示意图；

图2为现有栅极扫描电路图；

图3为栅极扫描电路模块等效示意图；

图4为栅极扫描电路各单元输出信号波形示意图；

图5为栅极扫描电路不良输出信号波形示意图；

图6为栅极扫描电路不良输出信号电平复位示意图；

图7为本发明具有电平复位单元的栅极扫描电路实施方式一；

图8为图7中电平复位单元的电路模块示意图；

图9为本发明具有电平复位单元的栅极扫描电路实施方式二；

图10为图9中电平复位单元的电路模块示意图。

图中：

10 接口连接器 20 时序控制器 30 数据驱动器

40 栅极驱动器 101 直流-直流转换器 102 伽马纠正电路

103 电平复位单元 104 移位寄存器

具体实施方式

下面结合附图和实施例对本发明作进一步的描述。

本发明提供的栅极扫描电路,包括n个移位寄存器104，如图3中SR1、SR2…、SRn-1、SRn；每个移位寄存器104包括时钟输入端子、置位端子和输出端子；所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器SR1的置位端子与时序控制器20相连接收帧扫描起始信号STV，其余移位寄存器的置位端子与前一行移位寄存器的输出端子相连，每一行移位寄存器的时钟输入端子和时序控制器相连接收行扫描频率信号CPV和XCPV，输出端子与当前行栅极线相连输出行扫描信号，所述行扫描信号的标准高电平为VGH，标准低电平为VGL；其中，所述栅极扫描电路还包括电平复位单元103，所述电平复位单元103的输入端与第i行的移位寄存器SRi输出端相连接收行扫描信号VGi，所述电平复位单元的输出端与下一行的移位寄存器输入端相连输出行扫描信号VGi+1；所述行扫描信号VGi的高电平为VGiH，低电平为VGiL；所述行扫描信号VGi+1的高电平为VGH，低电平为VGL，VGiH <= VGH, VGiL>= VGL,i <= n，i，n为自然数,n为面板上像素行数。

实施方案一，如图7所示，在每隔若干行移位寄存单元后增加电平复位单元,STV为帧扫描起始信号，CPV和XCPV为控制栅极扫描电路扫描频率的信号, 在目前的GOA单元中，XCPV是和CPV频率，幅度都相同，但相位相反的反向信号，需要CPV和XCPV配合才能使各级移位寄存器移位输出逐级传递下去。

电平复位单元电路结构典型示意图如图8所示。当VGi输出为高电平时，T2导通，VGi输出高电平VGH，当VGn输出为低电平时，T1导通，VGnout输出低电平VGL。此时，VGnout输出的电平值，不再是上一级扫描电路的电平值，而是由VGH和VGL 决定的复位电平值，以此达到输出信号电平值被复位的目的。

实施方案二，如图9所示，在每隔若干行移位寄存器后增加电平复位单元。通过把该行的栅极扫描信号反馈到驱动芯片内部，进行电平值的复位。

该电平复位单元电路结构典型示意图如图10所示，通过把VGn信号和比较器的某参考电位做对比，当VGn信号高于参考电位Vref时，输出即为高。当VGn信号低于参考电位Vref时，输出即为低。以第10行移位寄存器SR10为例，其输出的行扫描信号G10反馈到AMOLED驱动芯片后，通过集成在AMOLED驱动芯片的电平复位模块后，得到G10out，传递给第11行移位寄存器，G10out的高电平为VGH，低电平VGL。

实施方案二与方案一的区别在于电平复位单元103设置在驱动芯片内部，而方案一的电平复位单元设置在玻璃基板上，与移位寄存单元交错出现，出现的频率由工艺的稳定度和成熟度决定，考虑到电平复位单元103无论是制作在面板上还是集成在芯片里，都要占用一定的空间和增加制造成本，折中起见，以2-4个电平转移单元为佳。极端情况下，可以为每个移位寄存器配置一个电平转移器，但已经失去提高良率，节省成本的价值。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims

1.一种栅极扫描电路，包括：

n个移位寄存器；

每个移位寄存器包括时钟输入端子、置位端子和输出端子；

所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器的置位端子与时序控制器相连接收帧扫描起始信号STV，其余移位寄存器的置位端子与前一行移位寄存器的输出端子相连，每一行移位寄存器的时钟输入端子和时序控制器相连接收行扫描频率信号CPV和XCPV，每一行移位寄存器的输出端子与当前行栅极线相连输出行扫描信号，所述行扫描信号的标准高电平为VGH，标准低电平为VGL；

其特征在于，所述栅极扫描电路还包括电平复位单元，所述电平复位单元的输入端与第i行的移位寄存器输出端相连接收行扫描信号VGi，所述电平复位单元的输出端与下一行的移位寄存器的置位端子相连输出行扫描信号VGi+1；所述行扫描信号VGi的高电平为VGiH，低电平为VGiL；所述行扫描信号VGi+1的高电平为VGH，低电平为VGL，VGiH <= VGH, VGiL>= VGL,i <= n，i，n为自然数,n为面板上像素行数。

2.如权利要求1所述的栅极扫描电路，其特征在于，所述电平复位单元串联在移位寄存器之间。

3.如权利要求2所述的栅极扫描电路，其特征在于，所述电平复位单元的个数为2～4，所述电平复位单元等间隔串联在移位寄存器之间。

4.如权利要求1～3任一项所述的栅极扫描电路；其特征在于，所述电平复位单元包括第一晶体管T1和第二晶体管T2，所述第一晶体管T1的栅极和第二晶体管T2栅极相连形成输入端，所述第一晶体管T1的源极和第二晶体管T2漏极相连形成输出端，所述第一晶体管T1的漏极和VGL电平信号线相连，所述第二晶体管T2的源极和VGH电平信号线相连。

5.如权利要求1所述的栅极扫描电路，其特征在于，所述电平复位单元为电压比较器，当输入电压大于参考电压Vref时输出VGH电平信号，当输入电压小于参考电压Vref时输出VGL电平信号；所述电压比较器集成在栅极扫描电路的驱动芯片中。