CN102393838B - 数据处理方法及装置、pci-e总线***、服务器 - Google Patents
数据处理方法及装置、pci-e总线***、服务器 Download PDFInfo
- Publication number
- CN102393838B CN102393838B CN201110185059.9A CN201110185059A CN102393838B CN 102393838 B CN102393838 B CN 102393838B CN 201110185059 A CN201110185059 A CN 201110185059A CN 102393838 B CN102393838 B CN 102393838B
- Authority
- CN
- China
- Prior art keywords
- pci
- internal memory
- cpu
- data
- equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
Abstract
本发明实施例提供一种数据处理方法及装置、PCI-E总线***、服务器,方法包括:配置PCI-E设备的PCI-E内存的地址信息,以使所述PCI-E设备将接收到的数据存储到所述PCI-E内存中;控制CPU访问所述PCI-E内存中存储的所述数据,以使所述CPU对该数据进行处理。本发明实施例能够避免现有技术中由于PCI-E设备将接收到的数据存储到其他CPU的内存中而导致的访问PCI-E设备接收到的数据时会占用与其他CPU之间总线的部分带宽,以及占用其他CPU访问对应的内存的总线的问题,从而提高了CPU的利用率。
Description
技术领域
本发明实施例涉及通信技术,尤其涉及一种数据处理方法及装置、扩展的外设部件互连标准(Peripheral Component Interconnect Express,简称PCI-E)总线***、服务器。
背景技术
一般来说,服务器可以由多个中央处理单元(Central Process Unit,简称CPU)组成,每个CPU之间以总线形式进行互联,其中,CPU可以通过PCI-E总线***连接设备即PCI-E设备。PCI-E设备根据获得的CPU的内存的地址信息,将接收到的数据存储到该CPU的内存中。
然而,当另一CPU需要访问上述数据时,需要通过另一CPU与存储该数据的内存对应的CPU(即其他CPU)之间的总线、以及其他CPU与对应的内存之间的总线访问该内存中存储的数据,使得占用了另一CPU与其他CPU之间总线的部分带宽,以及占用了其他CPU访问对应的内存的总线,导致了CPU利用率的降低。
发明内容
本发明实施例提供一种数据处理方法及装置、PCI-E总线***、服务器,用以实现提高CPU的利用率。
本发明一方面提供了一种数据处理方法,包括:
配置PCI-E设备的PCI-E内存的地址信息,以使所述PCI-E设备将接收到的数据存储到所述PCI-E内存中;
控制CPU访问所述PCI-E内存中存储的所述数据,以使所述CPU对该数据进行处理。
本发明另一方面提供了一种数据处理装置,包括:
配置单元,用于配置PCI-E设备的PCI-E内存的地址信息,以使所述PCI-E设备将接收到的数据存储到所述PCI-E内存中;
控制单元,用于控制CPU访问所述PCI-E内存中存储的所述数据,以使所述CPU对该数据进行处理。
本发明另一方面提供了一种PCI-E总线***,包括PCI-E内存和上述数据处理装置,所述PCI-E内存用于存储所述PCI-E设备接收到的数据。
本发明另一方面提供了一种服务器,包括CPU和上述PCI-E总线***,所述CPU用于访问所述PCI-E内存中存储的所述数据,并对该数据进行处理。
由上述技术方案可知,本发明实施例通过配置PCI-E设备的PCI-E内存的地址信息,使得在上述PCI-E设备将接收到的数据存储到上述PCI-E内存中之后,能够控制CPU访问上述PCI-E内存中存储的上述数据,能够避免现有技术中由于PCI-E设备将接收到的数据存储到其他CPU的内存中而导致的访问PCI-E设备接收到的数据时会占用与其他CPU之间总线的部分带宽,以及占用其他CPU访问对应的内存的总线的问题,从而提高了CPU的利用率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的数据处理方法的流程示意图;
图2为图1对应的实施例涉及的PCI-E总线***的结构示意图;
图3为本发明另一实施例提供的数据处理装置的结构示意图;
图4为本发明另一实施例提供的数据处理装置的结构示意图;
图5为本发明另一实施例提供的PCI-E总线***的结构示意图;
图6为本发明另一实施例提供的服务器的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明一实施例提供的数据处理方法的流程示意图,如图1所示,本实施例的数据处理方法可以包括:
101、配置PCI-E设备的PCI-E内存的地址信息,以使上述PCI-E设备将接收到的数据存储到上述PCI-E内存中;
102、控制CPU访问上述PCI-E内存中存储的上述数据,以使上述CPU对该数据进行处理。
其中,上述101~102的执行主体可以为操作***。
进一步地,在102之前,操作***还可以通过预先指定的CPU(例如:主CPU)访问上述PCI-E内存中存储的数据,确定需要访问该数据的CPU。具体确定方法可以参见现有技术中的相关内容,此处不再赘述。
可选地,102中,具体可以控制确定的上述CPU根据上述PCI-E内存的地址信息,访问上述PCI-E内存中存储的上述数据。
可选地,102中,具体可以将上述PCI-E内存中存储的上述数据拷贝到确定的上述CPU的内存中,并控制该CPU访问该CPU的内存中存储的上述数据。
其中,可选地,上述PCI-E内存可以位于PCI-E总线内,即PCI-E内存可以设置在转换组件(Switch)之前。可选地,上述PCI-E内存还可以与PCI-E总线连接,即PCI-E内存可以与PCI-E设备类似,在转换组件(Switch)之后,通过总线与CPU进行连接。
本实施例中,通过配置PCI-E设备的PCI-E内存的地址信息,使得在上述PCI-E设备将接收到的数据存储到上述PCI-E内存中之后,能够控制CPU访问上述PCI-E内存中存储的上述数据,能够避免现有技术中由于PCI-E设备将接收到的数据存储到其他CPU的内存中而导致的访问PCI-E设备接收到的数据时会占用与其他CPU之间总线的部分带宽,以及占用其他CPU访问对应的内存的总线的问题,从而提高了CPU的利用率。
为使得本发明实施例提供的方法更加清楚,下面将以如图2所示的PCI-E总线***作为举例。如图2所示的PCI-E总线***中,CPU1通过快速通道互联(Quick Path Interconnect,简称QPI)总线与CPU2连接,CP U1和CPU2通过QPI总线连接到输入输出中心(Input Output Hub,简称IOH),IOH通过根组件(Root Complex)连接到转换组件(Switch),该转换组件(Switch)连接PCI-E设备1、PCI-E设备2和PCI-E内存。首先,运行在CP U1和CPU2上的操作***配置PCI-E设备1和PCI-E设备2的PCI-E内存的地址信息,以使PCI-E设备1或PCI-E设备2将接收到的数据存储到上述PCI-E内存中。然后,操作***则控制CP U1访问上述PCI-E内存中存储的上述数据,以使CPU1对该数据进行处理。CPU1在访问上述PCI-E内存中存储的上述数据的同时,CPU1还可以进一步通过CPU1与CPU2之间的QPI总线传递信息,CPU1访问上述PCI-E内存中存储的上述数据并没有占用CPU1与CPU2之间的QPI总线的带宽;另外,CPU1在访问上述PCI-E内存中存储的上述数据的同时,CPU2还可以访问其对应的内存中存储的其他数据,从而提高了CPU1和CPU2的利用率。
需要说明的是:对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
图3为本发明另一实施例提供的数据处理装置的结构示意图,如图3所示,本实施例的数据处理装置3可以包括配置单元31和控制单元32。其中,配置单元31用于配置PCI-E设备的PCI-E内存的地址信息,以使上述PCI-E设备将接收到的数据存储到上述PCI-E内存中;控制单元32用于控制CPU访问上述PCI-E内存中存储的上述数据,以使上述CPU对该数据进行处理。
上述图1对应的实施例中的方法可以由本实施例提供的数据处理装置实现。
进一步地,如图4所示,本实施例的数据处理装置4还可以进一步包括确定单元41,用于通过预先指定的CPU访问上述PCI-E内存中存储的上述数据,确定需要访问该数据的CPU,以供控制单元32控制确定单元41确定的上述CPU访问上述PCI-E内存中存储的上述数据。
可选地,本实施例中的控制单元42具体可以控制上述CPU根据上述PCI-E内存的地址信息,访问上述PCI-E内存中存储的上述数据。
可选地,本实施例中的控制单元42具体还可以将上述PCI-E内存中存储的上述数据拷贝到上述CPU的内存中,并控制上述CPU访问该CPU的内存中存储的上述数据。
其中,可选地,上述PCI-E内存可以位于PCI-E总线内,即PCI-E内存可以设置在转换组件(Switch)之前。可选地,上述PCI-E内存还可以与PCI-E总线连接,即PCI-E内存可以与PCI-E设备类似,在转换组件(Switch)之后,通过总线与CPU进行连接。
本实施例中,通过配置单元配置PCI-E设备的PCI-E内存的地址信息,使得在上述PCI-E设备将接收到的数据存储到上述PCI-E内存中之后,控制单元能够控制CPU访问上述PCI-E内存中存储的上述数据,能够避免现有技术中由于PCI-E设备将接收到的数据存储到其他CPU的内存中而导致的访问PCI-E设备接收到的数据时会占用与其他CPU之间总线的部分带宽,以及占用其他CPU访问对应的内存的总线的问题,从而提高了CPU的利用率。
图5为本发明另一实施例提供的PCI-E总线***5的结构示意图,如图5所示,本实施例的PCI-E总线***可以包括PCI-E内存51和图3或图4对应的实施例提供的数据处理装置52,PCI-E内存51用于存储所述PCI-E设备接收到的数据。
图6为本发明另一实施例提供的服务器6的结构示意图,如图6所示,本实施例的服务器可以包括CPU61和图5对应的实施例提供的PCI-E总线***62,CPU61用于访问所述PCI-E内存中存储的所述数据,并对该数据进行处理。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的***,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的***,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-OnlyMemory,简称ROM)、随机存取存储器(Random Access Memory,简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
Claims (8)
1.一种数据处理方法,其特征在于,包括:
配置PCI-E设备的PCI-E内存的地址信息,以使所述PCI-E设备将接收到的数据存储到所述PCI-E内存中;所述PCI-E设备和所述PCI-E内存连接到转换组件Switch上;
控制CPU访问所述PCI-E内存中存储的所述数据,以使所述CPU对该数据进行处理;所述CPU连接到所述转换组件;
所述控制CPU访问所述PCI-E内存中存储的所述数据,以使所述CPU对该数据进行处理,之前还包括:
通过预先指定的CPU访问所述PCI-E内存中存储的所述数据,确定需要访问该数据的CPU。
2.根据权利要求1所述的方法,其特征在于,所述控制CPU访问所述PCI-E内存中存储的所述数据,包括:
控制所述CPU根据所述PCI-E内存的地址信息,访问所述PCI-E内存中存储的所述数据;或者
将所述PCI-E内存中存储的所述数据拷贝到所述CPU的内存中,并控制所述CPU访问该CPU的内存中存储的所述数据。
3.根据权利要求1或2所述的方法,其特征在于,所述PCI-E内存位于PCI-E总线内或者与PCI-E总线连接。
4.一种数据处理装置,其特征在于,包括:
配置单元,用于配置PCI-E设备的PCI-E内存的地址信息,以使所述PCI-E设备将接收到的数据存储到所述PCI-E内存中;所述PCI-E设备和所述PCI-E内存连接到转换组件Switch上;
控制单元,用于控制CPU访问所述PCI-E内存中存储的所述数据,以使所述CPU对该数据进行处理;所述CPU连接到所述转换组件;
确定单元,用于通过预先指定的CPU访问所述PCI-E内存中存储的所述数据,确定需要访问该数据的CPU,以供所述控制单元控制所述CPU访问所述PCI-E内存中存储的所述数据。
5.根据权利要求4所述的装置,其特征在于,所述控制单元具体用于
控制所述CPU根据所述PCI-E内存的地址信息,访问所述PCI-E内存中存储的所述数据;或者
将所述PCI-E内存中存储的所述数据拷贝到所述CPU的内存中,并控制所述CPU访问该CPU的内存中存储的所述数据。
6.根据权利要求4或5所述的装置,其特征在于,所述PCI-E内存位于PCI-E总线内或者与PCI-E总线连接。
7.一种PCI-E总线***,其特征在于,包括PCI-E内存和权利要求4至6任一权利要求所述的数据处理装置,所述PCI-E内存用于存储所述PCI-E设备接收到的数据。
8.一种服务器,其特征在于,包括CPU和权利要求7所述的PCI-E总线***,所述CPU用于访问所述PCI-E内存中存储的所述数据,并对该数据进行处理。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110185059.9A CN102393838B (zh) | 2011-07-04 | 2011-07-04 | 数据处理方法及装置、pci-e总线***、服务器 |
EP11857907.7A EP2620876B1 (en) | 2011-07-04 | 2011-12-09 | Method and apparatus for data processing, pci-e bus system and server |
PCT/CN2011/083754 WO2012103768A1 (zh) | 2011-07-04 | 2011-12-09 | 数据处理方法及装置、pci-e总线***、服务器 |
US13/871,596 US20130238871A1 (en) | 2011-07-04 | 2013-04-26 | Data processing method and apparatus, pci-e bus system, and server |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110185059.9A CN102393838B (zh) | 2011-07-04 | 2011-07-04 | 数据处理方法及装置、pci-e总线***、服务器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102393838A CN102393838A (zh) | 2012-03-28 |
CN102393838B true CN102393838B (zh) | 2015-03-11 |
Family
ID=45861166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110185059.9A Active CN102393838B (zh) | 2011-07-04 | 2011-07-04 | 数据处理方法及装置、pci-e总线***、服务器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20130238871A1 (zh) |
EP (1) | EP2620876B1 (zh) |
CN (1) | CN102393838B (zh) |
WO (1) | WO2012103768A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104484021A (zh) * | 2014-12-23 | 2015-04-01 | 浪潮电子信息产业股份有限公司 | 一种可扩展内存的服务器*** |
CN105183684B (zh) * | 2015-09-09 | 2019-01-25 | 成都思鸿维科技有限责任公司 | 数据处理装置、方法及*** |
CN106713183B (zh) * | 2015-10-30 | 2020-03-17 | 新华三技术有限公司 | 网络设备的接口板以及该网络设备和报文转发方法 |
CN109154791B (zh) * | 2017-02-24 | 2021-08-20 | 京瓷办公信息***株式会社 | 移动体的往复机构、清扫机构、光扫描装置及图像形成装置 |
US11231871B2 (en) * | 2018-02-14 | 2022-01-25 | Hitachi Automotive Systems, Ltd. | Electronic control device with non-volatile memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7421532B2 (en) * | 2003-11-18 | 2008-09-02 | Topside Research, Llc | Switching with transparent and non-transparent ports |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7398427B2 (en) * | 2004-07-08 | 2008-07-08 | International Business Machines Corporation | Isolation of input/output adapter error domains |
US7643495B2 (en) * | 2005-04-18 | 2010-01-05 | Cisco Technology, Inc. | PCI express switch with encryption and queues for performance enhancement |
US8103993B2 (en) * | 2006-05-24 | 2012-01-24 | International Business Machines Corporation | Structure for dynamically allocating lanes to a plurality of PCI express connectors |
JP4992296B2 (ja) * | 2006-05-30 | 2012-08-08 | 株式会社日立製作所 | 転送処理装置 |
CN101178697B (zh) * | 2007-12-12 | 2011-08-03 | 杭州华三通信技术有限公司 | 一种pcie设备通信方法及*** |
US8850159B2 (en) * | 2008-04-29 | 2014-09-30 | Broadcom Corporation | Method and system for latency optimized ATS usage |
CN101281453B (zh) * | 2008-05-13 | 2010-10-27 | 华为技术有限公司 | 存储设备级联方法、存储***及存储设备 |
CN101639930B (zh) * | 2008-08-01 | 2012-07-04 | 辉达公司 | 一连串绘图处理器处理绘图数据的方法及*** |
US8225019B2 (en) * | 2008-09-22 | 2012-07-17 | Micron Technology, Inc. | SATA mass storage device emulation on a PCIe interface |
JP5516411B2 (ja) * | 2008-10-29 | 2014-06-11 | 日本電気株式会社 | 情報処理システム |
JP5281942B2 (ja) * | 2009-03-26 | 2013-09-04 | 株式会社日立製作所 | 計算機およびその障害処理方法 |
CN101799795B (zh) * | 2009-12-30 | 2011-11-02 | 龙芯中科技术有限公司 | 一种1553b总线监控器及具有该监控器的总线*** |
-
2011
- 2011-07-04 CN CN201110185059.9A patent/CN102393838B/zh active Active
- 2011-12-09 EP EP11857907.7A patent/EP2620876B1/en active Active
- 2011-12-09 WO PCT/CN2011/083754 patent/WO2012103768A1/zh unknown
-
2013
- 2013-04-26 US US13/871,596 patent/US20130238871A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7421532B2 (en) * | 2003-11-18 | 2008-09-02 | Topside Research, Llc | Switching with transparent and non-transparent ports |
Also Published As
Publication number | Publication date |
---|---|
EP2620876A4 (en) | 2014-11-05 |
EP2620876A1 (en) | 2013-07-31 |
WO2012103768A1 (zh) | 2012-08-09 |
US20130238871A1 (en) | 2013-09-12 |
EP2620876B1 (en) | 2018-01-24 |
CN102393838A (zh) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106557340B (zh) | 一种配置方法及装置 | |
CN102165418B (zh) | 涡轮引导的计算机*** | |
CN102393838B (zh) | 数据处理方法及装置、pci-e总线***、服务器 | |
CN104040516A (zh) | 用于数据去重的方法、设备和*** | |
CN104407933A (zh) | 一种数据的备份方法及装置 | |
CN105224444A (zh) | 日志生成方法及装置 | |
US20180210850A1 (en) | System and Method to Avoid SMBus Address Conflicts via a Baseboard Management Controller | |
US20140351512A1 (en) | Capacity expansion method and device | |
US11880610B2 (en) | Storage location assignment at a cluster compute server | |
CN102867158B (zh) | 一种切换内存的方法、装置及具有双***的终端 | |
CN111984557A (zh) | 数据处理方法、装置和*** | |
CN110941395A (zh) | 动态随机存取存储器、内存管理方法、***及存储介质 | |
WO2024078223A1 (zh) | 一种电子设备及其PCIe拓扑配置方法和装置 | |
CN103268302B (zh) | 一种接口扩展电路、接口扩展连接方法和嵌入式*** | |
CN103176913B (zh) | 硬盘动态映射方法与应用其的服务器 | |
CN104991874B (zh) | 一种基于scst的多控制器存储设备alua配置方法 | |
CN109213429B (zh) | 存储管理方法和设备 | |
CN114003528A (zh) | Ocp转接卡、转接***及转接方法 | |
CN104252416A (zh) | 一种加速器以及数据处理方法 | |
CN105677606A (zh) | 总线设备的热插拔方法及总线装置 | |
CN113392052B (zh) | 一种基于四路服务器的bios***、方法及计算机可读存储介质 | |
CN104601729A (zh) | 一种采用NVMe实现高性能云存储的方法 | |
CN109710187A (zh) | NVMe SSD主控芯片的读命令加速方法、装置、计算机设备及存储介质 | |
CN115061958A (zh) | 一种硬盘识别方法、识别***、存储介质和计算机设备 | |
CN103197915B (zh) | 一种处理敏感指令的方法、装置以及物理机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |