CN102379026A - 用于制造半导体衬底的方法 - Google Patents

用于制造半导体衬底的方法 Download PDF

Info

Publication number
CN102379026A
CN102379026A CN2010800150704A CN201080015070A CN102379026A CN 102379026 A CN102379026 A CN 102379026A CN 2010800150704 A CN2010800150704 A CN 2010800150704A CN 201080015070 A CN201080015070 A CN 201080015070A CN 102379026 A CN102379026 A CN 102379026A
Authority
CN
China
Prior art keywords
semiconductor substrate
support portion
carbon
substrate
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800150704A
Other languages
English (en)
Inventor
佐佐木信
原田真
西口太郎
冲田恭子
并川靖生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102379026A publication Critical patent/CN102379026A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

在提供的用于制造半导体衬底的方法中，准备具有支撑部(30)以及第一和第二碳化硅衬底(11、12)的组合衬底(80P)。在第一和第二碳化硅衬底(11、12)之间，存在具有开口(CR)的间隙(GP)。在开口(CR)之上形成用于间隙(GP)的封闭层。该封闭层至少包括硅层。硅层被碳化以形成包括碳化硅的、在开口(CR)之上封闭间隙(GP)的盖子(70)。将来自第一和第二碳化硅衬底(11、12)的各个第一和第二侧面(S1、S2)的升华物沉积到盖子(70)之上，形成用于封闭开口(CR)的连接部。去除盖子(70)。

Description

用于制造半导体衬底的方法
技术领域
本发明涉及一种用于制造半导体衬底的方法，具体地，一种用于制造包括由具有单晶结构的碳化硅(SiC)制成的部分的半导体衬底的方法。
背景技术
近年来，已经采用SiC衬底作为用于在制造半导体器件中使用的半导体衬底。SiC具有的带隙大于已经更加通常地使用的Si(硅)的带隙。因此，采用SiC衬底的半导体器件有利地具有大的反向击穿电压、低的导通电阻，或者具有在高温环境中不太易于降低的特性。
为了有效率地制造这种半导体器件，衬底需要在某种程度上具有大尺寸。根据美国专利No.7314520(专利文献1)，能够制造76mm(3英寸)或者更大的SiC衬底。
现有技术文献
专利文献
专利文献1：专利文献1：美国专利No.7314520
发明内容
本发明所要解决的问题
在工业上，SiC衬底的尺寸仍然被限制为大致100mm(4英寸)。相应地，不利的是，不能使用大的衬底来有效率地制造半导体器件。在使用六方晶系的SiC中的、除了(0001)面之外的面的特性的情形中，这个缺点变得特别严重。在下文中，将对此进行描述。
通常通过对于由在不太可能引起堆叠故障的(0001)面中生长获得的SiC晶锭切片来制造具有小缺陷的SiC衬底。因此，通过不与其生长表面平行地对于晶锭切片来获得具有除了(0001)面之外的面取向的SiC衬底。这使得难以足够地确保衬底的尺寸，或者晶锭中的很多部分不能被有效地使用。因此，特别难以有效地制造采用除了SiC的(0001)面之外的面的半导体器件。
替代吃力地增加这种SiC衬底的尺寸的手段，考虑了使用具有支撑部和在其上设置多个小SiC衬底的半导体衬底。能够通过根据需要增加SiC衬底的数目来增加这个半导体衬底的尺寸。
然而，在这个半导体衬底中，在相邻SiC衬底之间形成间隙。在间隙中，外来物可能在使用半导体衬底制造半导体器件的过程期间积聚。示例性外来物是：在制造半导体器件的过程中使用的清洁液或者抛光剂；或者在气氛中的灰尘。这种外来物导致制造良率降低，良率降低不利地引起制造半导体器件的效率降低。
本发明是鉴于前面的问题而做出的，并且它的目的在于提供一种用于制造允许以高良率制造半导体器件的大半导体衬底的方法。
用于解决所述问题的方案
用于制造半导体衬底的、根据本发明的方法包括以下步骤。
首先，准备组合衬底，该组合衬底具有支撑部、具有单晶结构的第一碳化硅衬底以及具有单晶结构的第二碳化硅衬底。第一碳化硅衬底具有与支撑部相连接的第一背面、相对于第一背面相反的第一正面以及连接第一背面和第一正面的第一侧面。第二碳化硅衬底具有与支撑部相连接的第二背面、相对于第二背面相反的第二正面以及连接第二背面和第二正面的第二侧面。第二侧面被设置成使得在第一侧面和第二侧面之间形成具有在第一和第二正面之间的开口的间隙。然后，封闭层被形成以在该开口之上封闭该间隙。该封闭层包括至少硅层。然后，该硅层被碳化以形成由碳化硅制成并且在该开口之上封闭该间隙的盖子。然后，形成用于连接第一和第二侧面的连接部以便通过将来自从第一和第二侧面的升华物沉积到盖子之上而封闭该开口。在形成连接部的步骤之后去除该盖子。
根据这种制造方法，在第一和第二碳化硅衬底之间的间隙的开口被封闭。因此，在使用半导体衬底来制造半导体器件时，外来物不在间隙中积聚。这防止了由外来物而降低良率，因此获得允许以高良率制造半导体器件的半导体衬底。
此外，在其上沉积升华物以封闭开口的盖子由碳化硅制成。即，盖子以及第一和第二碳化硅衬底全部由碳化硅制成。相应地，盖子能够提供的晶体结构接近于第一和第二碳化硅衬底中的每一个的晶体结构。因此，在盖子上形成的连接部也能够提供有接近于第一和第二单晶衬底中的每一个的晶体结构的晶体结构。结果，第一和第二碳化硅衬底中的每一个的晶体结构和连接部的晶体结构彼此接近。相应地，该连接部在第一和第二碳化硅衬底之间提供牢固的连接。
此外，使用硅层来形成由碳化硅制成的盖子，如与形成碳化硅层相比较，硅层能够易于形成的。相应地，如与直接形成由碳化硅制成的盖子的情形相比较，能够更加容易地制造半导体衬底。
在用于制造半导体衬底的上述方法中，优选地，对硅层进行碳化的步骤包括向硅层供应包含碳元素的气体的步骤。相应地，能够容易地形成由碳化硅制成的盖子。
在用于制造半导体衬底的上述方法中，优选地，形成封闭层的步骤包括提供碳层的步骤。对硅层进行碳化的步骤包括以化学方法将硅层中包含的硅与在碳层中包含的碳相组合的步骤。相应地，能够容易地形成由碳化硅制成的盖子。
在用于制造半导体衬底的上述方法中，优选地，提供碳层的步骤包括沉积由碳制成的层的步骤。相应地，能够确保地形成碳层。
在用于制造半导体衬底的上述方法中，优选地，提供碳层的步骤包括以下步骤：施加包含碳元素的流体(图12：70L)；以及对该流体进行碳化。相应地，能够通过诸如施加和碳化的可易于实现的步骤来提供碳层。
在用于制造半导体衬底的上述方法中，优选地，该流体是包含有机物质的液体。相应地，该流体能够被均匀地施加。
在用于制造半导体衬底的上述方法中，优选地，该流体是包含碳粉的悬浮液。相应地，通过去除悬浮液的液体成分，该流体能够易于被碳化。
在用于制造半导体衬底的上述方法中，优选地，如第一和第二碳化硅衬底那样，该支撑部由碳化硅制成。相应地，能够向该支撑部提供的特性接近于第一和第二碳化硅衬底的特性。
用于制造半导体衬底的上述方法优选地进一步包括在具有由连接部封闭的开口的间隙中将来自支撑部的升华物沉积在连接部之上的步骤。相应地，连接部能够更厚。
在用于制造半导体衬底的方法中，优选地，执行将来自支撑部的升华物沉积在连接部之上的步骤以将使具有由连接部封闭的开口的间隙的整体在支撑部中。相应地，连接部能够更厚。
用于制造半导体衬底的方法优选地进一步包括对第一和第二正面中的每一个进行抛光的步骤。相应地，用作半导体衬底的表面的第一和第二正面能够是平坦的。因此，能够在半导体衬底的这个平坦表面上形成高质量膜。
在用于制造半导体衬底的方法中，优选地，第一和第二背面中的每一个是通过切片形成的表面。即，第一和第二背面中的每一个是通过切片形成并且在切片之后未抛光的表面。因此，在第一和第二背面中的每一个上提供起伏。因此，在采用升华法以在第一和第二背面上提供支撑部的情形中，在起伏的凹部中的空间能够被用作升华气体在其中扩展的空间。
在用于制造半导体衬底的方法中，优选地，在具有高于10-1Pa且低于104Pa的压力的气氛中执行形成连接部的步骤。
本发明的效果
如根据以上说明而清楚地，本发明能够提供一种用于制造允许以高良率制造半导体器件的大半导体衬底的方法。
附图说明
图1是示意性地示出在本发明第一实施例中的半导体衬底的构造的平面视图；
图2是沿着图1中的线II-II截取的示意性横截面视图；
图3是示意性地示出用于制造在本发明第一实施例中的半导体衬底的方法的第一步骤的平面视图；
图4是沿着图3中的线IV-IV截取的示意性横截面视图；
图5是示意性地示出用于制造在本发明第一实施例中的半导体衬底的方法的第二步骤的横截面视图；
图6是示意性地示出用于制造在本发明第一实施例中的半导体衬底的方法的第三步骤的横截面视图；
图7是示意性地示出用于制造在本发明第一实施例中的半导体衬底的方法的第四步骤的局部横截面视图；
图8是示意性地示出用于制造在本发明第一实施例中的半导体衬底的方法的第五步骤的局部横截面视图；
图9是示意性地示出用于制造在本发明第一实施例中的半导体衬底的方法的第六步骤的横截面视图；
图10是示意性地示出用于制造在比较例中的半导体衬底的方法的一个步骤的局部横截面视图；
图11是示意性地示出用于制造在本发明第二实施例中的半导体衬底的方法的一个步骤的横截面视图；
图12是示意性地示出用于制造在本发明第二实施例的一种变型中的半导体衬底的方法的一个步骤的横截面视图；
图13是示意性地示出用于制造在本发明第三实施例中的半导体衬底的方法的第一步骤的横截面视图；
图14是示意性地示出用于制造在本发明第三实施例中的半导体衬底的方法的第二步骤的横截面视图；
图15是示意性地示出用于制造在本发明第三实施例中的半导体衬底的方法的第三步骤的横截面视图；
图16是示意性地示出用于制造在本发明第三实施例的第一变型中的半导体衬底的方法的一个步骤的横截面视图；
图17是示意性地示出用于制造在本发明第三实施例的第二变型中的半导体衬底的方法的一个步骤的横截面视图；
图18是示意性地示出用于制造在本发明第三实施例的第三变型中的半导体衬底的方法的一个步骤的横截面视图；
图19是示意性地示出在本发明第四实施例中的半导体衬底的构造的平面视图；
图20是沿着图19中的线XX-XX截取的示意性横截面视图；
图21是示意性地示出在本发明第五实施例中的半导体衬底的构造的平面视图；
图22是沿着图21中的线XXII-XXII截取的示意性横截面视图；
图23是示意性地示出在本发明第六实施例中的半导体器件的构造的局部横截面视图；
图24是示出用于制造在本发明第六实施例中的半导体器件的方法的示意性流程图；
图25是示意性地示出用于制造在本发明第六实施例中的半导体器件的方法的第一步骤的局部横截面视图；
图26是示意性地示出用于制造在本发明第六实施例中的半导体器件的方法的第二步骤的局部横截面视图；
图27是示意性地示出用于制造在本发明第六实施例中的半导体器件的方法的第三步骤的局部横截面视图；
图28是示意性地示出用于制造在本发明第六实施例中的半导体器件的方法的第四步骤的局部横截面视图。
具体实施方式
以下参考图来描述本发明的实施例。
(第一实施例)
参考图1和图2，本实施例的半导体衬底80a具有支撑部30和由支撑部30支撑的被支撑部10a。被支撑部10a具有SiC衬底11-19(碳化硅衬底)。
支撑部30将SiC衬底11-19的背面(与图1所示表面相反的表面)相互连接，由此SiC衬底11-19被彼此固定。SiC衬底11-19在同一面上分别具有暴露的正面。例如，SiC衬底11和12分别具有第一和第二正面F1、F2(图2)。因此，半导体衬底80a具有的表面大于SiC衬底11-19中的每一个的表面。因此，与在仅使用SiC衬底11-19中的每一个的情形中相比较，在使用半导体衬底80a的情形中，能够更加有效地制造半导体器件。
此外，支撑部30由具有高耐热性的材料制成，优选地由能够耐受不小于1800℃的温度的材料制成。作为这种材料，例如能够使用碳化硅、碳或者难熔金属。可使用的示例性难熔金属有钼、钽、钨、铌、铱、钌或者锆。当从以上示例的材料中采用碳化硅作为支撑部30的材料时，支撑部30具有的特性更加接近于SiC衬底11-19的特性。
在被支撑部10a中，在SiC衬底11-19之间存在间隙VDa。这些间隙VDa在它们的正面侧(图2中的上侧)处被连接部BDa封闭。连接部BDa中的每一个具有位于第一和第二正面F1、F2之间的部分，由此第一和第二正面F1、F2被平滑地相互连接。
下面，将描述用于制造本实施例的半导体衬底80a的方法。为了易于说明，可以仅解释SiC衬底11-19中的SiC衬底11和12，但是相同的解释还适用于SiC衬底13-19。
参考图3和图4，准备组合衬底80P。组合衬底80P包括支撑部30和SiC衬底组10。
SiC衬底组10包括SiC衬底11(第一碳化硅衬底)和SiC衬底12(第二碳化硅衬底)。SiC衬底11具有与支撑部30相连接的第一背面B1、与第一背面B1相反的第一正面F1以及连接第一背面B1和第一正面F1的第一侧面S1。SiC衬底12具有与支撑部30相连接的第二背面B2、与第二背面B2相反的第二正面F2以及连接第二背面B2和第二正面F2的第二侧面S2。第二侧面S2被设置成使得在第一侧面S1和第二侧面S2之间形成具有在第一和第二正面F1、F2之间的开口CR的间隙GP。
参考图5，作为用于在开口CR之上封闭间隙GP的封闭层，在第一和第二正面F1、F2上形成硅层70S。作为其形成方法，能够使用CVD(化学气相沉积)方法或者蒸发方法。
接着，硅层70S被加热以具有等于或者高于硅的熔点的温度。这个温度优选地是2200℃或者更小。此外，气氛包括包含碳的气体。因此，包含碳的气体被供应到硅层70S。包含碳的示例性可使用气体是丙烷或者乙炔。这样，包含碳的气体被供应到具有高温的硅层70S，由此使得硅层70S的硅元素与气氛的碳元素发生反应。
参考图6，通过该反应，硅层70S被碳化以形成由碳化硅制成并且在开口CR之上封闭间隙GP的盖子70。
接着，如此具有如上所述在其上形成的盖子70的组合衬底80P(图6)被加热至使碳化硅能够升华的温度。执行这个加热以引起在SiC衬底组的厚度方向上的温度梯度以使得SiC衬底组10的盖子侧Ict，即面向盖子70的一侧具有的温度低于SiC衬底组10的支撑侧Icb，即面向支撑部30的一侧的温度。通过例如将其加热以使盖子70的温度低于支撑部30的温度而获得这种温度梯度。
参考图7，如在图中由箭头示意地，这个加热引起升华，该升华涉及在被封闭间隙GP中的SiC衬底11和12的表面处，即在第一和第二侧面S1、S2处从靠近支撑侧ICb的较高温度区域到靠近盖子侧ICt的较低温度区域的质量转移。作为质量转移的结果，在由盖子70封闭的间隙GP中，来自第一和第二侧面S1、S2的升华物沉积在盖子70上。
此外，参考图8，作为所述沉积的结果，连接部BDa被形成以封闭间隙GP的开口CR(图7)，并且相应地将第一和第二侧面S1、S2相互连接。结果，间隙GP(图7)被形成为由连接部BDa封闭的间隙VDa(图8)。
优选地，通过减小大气的压力来获得在形成连接部BDa时在处理腔室中的气氛。气氛的压力优选地被设定为高于10-1Pa且低于104pa。
上述气氛可以是惰性气体气氛。可使用的示例性惰性气体是诸如He或Ar的稀有气体；氮气；或者稀有气体和氮气的混合气体。当使用混合气体时，氮气的比率例如是60％。此外，在处理腔室中的压力优选地是50kPa或者更小，并且更加优选地是10kPa或者更小。
应该注意，执行试验以检查加热温度。已经发现，在1600℃处，连接部BDa未被足够地形成，并且在3000℃处，SiC衬底11、12不利地受到损坏。然而，在1800℃、2000℃和2500℃处没有发现这些缺点。
另外，在加热温度被固定于2000℃的情况下，检查在加热时的压力。结果，在100kPa处，连接部BDa未被形成，并且在50kPa处，连接部BDa不利地不太可能形成。然而，在10kPa、100Pa、1Pa、0.1Pa和0.0001Pa处没有发现这些缺点。
参考图9，在形成连接部BDa之后，盖子70被去除。这个去除例如通过CMP(化学机械抛光)来完成。以此方式，获得了半导体衬底80a(图2)。
以下描述其中在图7所示的步骤中盖子70不存在的比较例(图10)。在此情形中，因为不存在用于阻挡从第一和第二侧面S1和S2升华的气体流动的盖子70，所以气体可能从间隙GP中泄漏。相应地，连接部BDa(图8)不太可能形成。因此，开口CR不太可能被封闭。
应该注意，作为用于形成封闭层(图5：硅层70S)的方法的变型，可以使用以下方法。即，首先形成不完全地覆盖间隙GP的硅层。然后，这个硅层被熔化并且相应地浮置以形成用于封闭间隙GP的封闭层。可以作为用于对硅层70S进行碳化的加热步骤的一部分，来执行用于以此方式熔化硅层的加热步骤。
此外，作为用于形成盖子70的方法的变型，可以使用其中硅层的形成及其碳化被重复多次的方法。相应地，在一个碳化步骤中碳化的硅层的厚度小，因此实现对于硅层的更加确定的碳化。
另外，优选的是调节硅层70S的厚度以使得盖子70将具有大于0.1μm且小于1mm的厚度。如果其厚度是0.1μm或者更小，则盖子70可以在开口CR之上不连续。在另一方面，如果盖子70的厚度是1mm或者更大，则去除盖子70花费的时间长。
根据本实施例，如在图2中所示，SiC衬底11和12通过支撑部30而被组合成一个半导体衬底80a。半导体衬底80a包括SiC衬底的各个第一和第二正面F1、F2作为它的将在其上形成诸如晶体管的半导体器件的衬底表面。换言之，与在仅使用SiC衬底11和12中的任何一个的情形中相比，半导体衬底80a具有更大的衬底表面。因此，半导体衬底80a允许有效率地制造半导体器件。
此外，因为在SiC衬底11、12之间的间隙GP的开口CR(图4)由连接部BDa(图2)封闭，所以在使用半导体衬底80a制造半导体器件时，外来物不在间隙GP(图4)中积聚。换言之，获得了允许以高良率制造半导体器件的半导体衬底。
此外，在其上沉积升华物(图8：连接部BDa)以封闭开口CR(图7)的盖子70由碳化硅制成。即，盖子70和SiC衬底11、12全部由碳化硅制成。相应地，盖子70能够提供的晶体结构接近于SiC衬底11、12中的每一个的晶体结构。因此，在盖子70上形成的连接部BDa也能够提供有接近于SiC衬底11、12中的每一个的晶体结构的晶体结构。结果，SiC衬底11、12中的每一个的晶体结构和连接部BDa的晶体结构相互接近，由此允许连接部BDa将SiC衬底11、12牢固地相互连接。
此外，使用硅层70S来形成由碳化硅制成的盖子70，如与形成碳化硅层相比较，其能够被更加容易地形成。相应地，如与直接形成由碳化硅形成的盖子的情形相比较，能够更加易于制造半导体衬底80a。
此外，因为盖子70由碳化硅形成，所以为盖子70提供有足以耐受在形成连接部BDa(图8)时的高温的耐热性。
此外，能够通过利用包含碳元素并且被供应到硅层70S的气体来对硅层70S进行碳化，来容易地形成由碳化硅制成的盖子70。
(第二实施例)
作为用于制造在本实施例中的半导体衬底的方法，通过与在第一实施例中的步骤相类似的步骤，来准备与图5的结构相类似的结构。
参考图11，例如使用溅射方法，在硅层70S上沉积由碳制成的层。相应地，碳层70C被形成。换言之，形成由硅层70S和碳层70C构成的封闭层70K，以在开口CR之上封闭间隙GP。
接着，封闭层70K被加热以具有等于或者高于硅的熔点的温度。这个温度优选地是2200℃或者更小。相应地，在硅层70S中包含的硅和在碳层70C中包含的碳被以化学方法组合。结果，硅层70S被碳化，由此形成由碳化硅制成并且在开口CR之上封闭间隙GP的盖子70(图6)。然后，执行与在第一实施例中的步骤相同的步骤，以获得半导体衬底80a(图2)。
根据本实施例，能够使用硅层70S和碳层70C来形成由碳化硅制成的盖子70。
以下描述用于形成碳层70C的方法的第一变型。
参考图12，作为包含有机物质的液体的抗蚀剂液体施加到硅层70S之上，作为包含碳元素的流体70L。这里，开口CR适于预先具有足够小的宽度，并且抗蚀剂液体适于具有足够大的粘度。相应地，所施加的抗蚀剂液体跨越开口CR并且难以进入到间隙GP中。
现在，参考图11，流体70L被碳化，由此形成碳层70C。例如，如下地执行这个碳化步骤。
首先，在100-300℃下，所施加的抗蚀剂液体(图12：流体70L)被煅烧10秒至2个小时。相应地，抗蚀剂液体硬化以形成抗蚀剂层。
然后，这个抗蚀剂层被热处理以被碳化，由此形成碳层70C(图11)。热处理是在以下条件下执行的，即，气氛是惰性气体或者氮气并且压力不大于大气压力，温度大于300℃且小于1400℃，并且处理时间大于1分钟且小于12个小时。如果温度等于或者小于300℃，则碳化可能是不充足的。在另一方面，如果温度等于或者大于1400℃，则SiC衬底11和12的正面可能劣化。此外，如果处理时间等于或者短于1分钟，则抗蚀剂层的碳化可能是不充足的。因此，更长的处理时间是优选的。然而，充足的处理时间最大是小于12个小时。
根据本变型，通过诸如施加用作流体70L的抗蚀剂液体及其碳化的可易于实现的步骤来完成碳层70C的形成。此外，抗蚀剂液体是液体，并且因此易于被均匀施加。
以下描述用于形成碳层70C的方法的第二变型。在本变型中，替代抗蚀剂液体(上述第一变型)，粘合剂被用作流体70L(图12)。这种粘合剂是包含碳粉的悬浮液(碳粘合剂)。
所施加的碳粘合剂在50℃-400℃下被煅烧10秒至12个小时。相应地，碳粘合剂被硬化以形成粘合层。
然后，这个粘合层被热处理以被碳化，由此形成碳层70C。热处理是在以下条件下执行的，即，气氛是惰性气体或者氮气并且压力不大于大气压力，温度大于300℃并且小于1400℃，并且处理时间大于1分钟并且小于12个小时。如果温度等于或者小于300℃，则碳化可能是不充足的。在另一方面，如果温度等于或者大于1400℃，则SiC衬底11和12的正面可能劣化。此外，如果处理时间等于或者小于1分钟，则粘合层的碳化可能是不充足的。因此，更长的处理时间是优选的。然而，充足的处理时间最大是小于12个小时。此后，执行与本实施例中的上述步骤相类似的步骤。
根据本变型，通过去除包含碳粉的悬浮液的液体成分，流体70L能够易于被碳化。换言之，碳层70C的材料确定为碳。
应该注意，作为封闭层70K(图11)的变型，可以采用如此构造，其中硅层70S的位置和碳层70C的位置被相互替换。
此外，作为用于形成封闭层70K(图11)的方法的变型，可以使用以下方法。即，硅层和碳层的层叠膜被形成为不完全地封闭间隙GP。然后，在层叠膜中的硅层被熔化并且相应地浮置以形成用于封闭间隙GP的封闭层。用于熔化硅层的加热步骤能够被执行为用于对硅层70S进行碳化的加热步骤的一部分。
此外，作为用于形成盖子70的方法的变型，可以使用包括三个或者更多层的封闭层，以替代包括一个硅层70S和一个碳层70C的封闭层70K，即包括两个层的封闭层70K。相应地，在封闭层中的每一层具有小的厚度，因此允许硅和碳更加确保在封闭层中被以化学方法相互组合。
(第三实施例)
在本实施例中，以下充分描述了特定的情形，其中在用于制造在第一或者第二实施例中使用的组合衬底80P(图3、图4)的方法中，支撑部30由碳化硅制成。为了便于说明，可以仅解释SiC衬底11-19(图3，图4)中的SiC衬底11和12，但是相同的解释还适用于SiC衬底13-19。
参考图13，准备其中每一个均具有单晶结构的SiC衬底11和12。具体地，例如通过沿着(03-38)面切割在六方晶系中的(0001)面中生长的SiC晶锭，来准备SiC衬底11和12。优选地，背面B1和B2中的每一个均具有不大于100μm的粗糙度Ra。
接着，SiC衬底11和12在处理腔室中被放置在第一加热构件81上，并且使背面B 1和B2中的每一个在一个方向(在图13中向上)上暴露。即，当在平面视图中观察时，SiC衬底11和12被并排地布置。
优选地，通过在同一平坦面上设置背面B1和B2或者通过在同一平坦面上设置第一和第二正面F1、F2，来实现这种布置。
此外，在SiC衬底11和12之间的最小间隔(在图13中的横向方向上的最小间隔)优选地是5mm或者更小，更加优选地1mm或者更小，并且进一步优选地100μm或者更小，并且特别优选地10μm或者更小。具体地，例如，具有相同矩形形状的衬底被布置成矩阵的形式，并且其间具有1mm或者更小的间隔。
接着，形成支撑部30(图2)以采用以下方式将背面B1和B2相互连接。
首先，在一个方向(在图13中向上)上暴露的背面B1和B2中的每一个和相对于背面B1和B2在一个方向(在图13中向上)上设置的固体源材料20的表面SS被布置成面对面，并且在其间设置的间隔D1。优选地，间隔D1具有不小于1μm且不大于1cm的平均值。
固体源材料20由SiC制成，并且优选地是一片碳化硅固体物，具体地，例如，SiC晶片。固体源材料20在SiC的晶体结构方面不受具体限制。此外，固体源材料20的表面SS优选地具有1mm或者更小的粗糙度Ra。
为了更加确定地提供间隔D1(图13)，可以使用每一个均具有与间隔D1相对应的高度的间隔器83(图16)。当间隔D1的平均值是大致100μm时，这种方法特别有效。
接着，SiC衬底11和12通过第一加热构件81加热至预定的衬底温度。在另一方面，固体源材料20通过第二加热构件82加热至预定的源材料温度。当固体源材料20因此被加热至源材料温度时，SiC在固体源材料的表面SS处升华以产生升华物，即，气体。如此产生的气体在一个方向(在图13中向上)上被供应到背面B1和B2之上。
优选地，衬底温度被设定为低于源材料温度。更加优选地，在衬底温度和源材料温度之间的差异被设定为在SiC衬底11、12和固体源材料20中的每个厚度方向(在图13中竖直方向)上引起不小于0.1℃/mm且不大于100℃/mm的温度梯度。此外，衬底温度优选地是1800℃或者更高和2500℃或者更小。
参考图14，如上所述供应的气体被固化并且相应地在背面B1和B2中的每一个上再结晶。以此方式，形成支撑部30p以将背面B1和B2相互连接。此外，固体源材料20(图13)被消耗并且尺寸减小以成为固体源材料20p。
主要参考图15，随着升华进行，固体源材料20p(图14)用完。以此方式，形成支撑部30以将背面B1和B2相互连接。
在形成支撑层30时，优选地通过降低大气的压力来获得在处理腔室中的气氛。气氛的压力优选地高于10-1Pa并且低于104pa。
上述气氛可以是惰性气体气氛。可使用的示例性惰性气体是诸如He或者Ar的稀有气体；氮气；或者稀有气体和氮气的混合气体。当使用混合气体时，氮气的比率例如是60％。此外，在处理腔室中的压力优选地是50kPa或者更小，并且更加优选地10kPa或者更小。
此外，支撑部30优选地具有单晶结构。更加优选地，在背面B1上的支撑部30具有相对于背面B1的晶面以10°或者更小倾斜的晶面，并且在背面B2上的支撑部30具有相对于背面B2的晶面以10°倾斜的晶面。通过在背面B1和B2上外延生长支撑部30，能够易于实现这些角度关系。
SiC衬底11、12中的每一个的晶体结构优选地具有六方晶系，并且更加优选地是4H-SiC或者6H-SiC。而且，优选的是SiC衬底11、12和支撑部30由具有相同晶体结构的SiC单晶制成。
此外，在SiC衬底11和12中的每一个中的浓度优选地不同于支撑部30的杂质浓度。更加优选地，支撑部30具有的杂质浓度高于SiC衬底11和12中的每一个的杂质浓度。应该注意，SiC衬底11、12中的每一个均具有例如不小于5×1016cm-3并且不大于5×1019cm-3的杂质浓度。此外，支撑部30具有例如不小于5×1016cm-3并且不大于5×1021cm-3的杂质浓度。作为杂质，例如能够使用氮或者磷。
此外，优选地，第一正面F1相对于SiC衬底11的{0001}面具有50°或者更大且65°或者更小的偏离角，并且第二正面F2相对于SiC衬底的{0001}面具有50°或者更大且65°或者更小的偏离角。
更加优选地，第一正面F1的偏离取向相对于SiC衬底11的<1-100>方向形成5°或者更小的角度，并且第二正面F2的偏离取向与衬底12的<1-100>方向形成5°或者更小的角度。
此外，第一正面F1在SiC衬底11的<1-100>方向上相对于{03-38}面优选地具有不小于-3°并且不大于5°的偏离角，并且第二正面F2在SiC衬底12的<1-100>方向上相对于{03-38}面优选地具有不小于-3°并且不大于5°的偏离角。
应该注意，“第一正面F1在<1-100>方向上相对于{03-38}面的偏离角”指的是由第一正面F1的法线到由<1-100>方向和<0001>方向限定的投影面的正交投影和{03-38}面的法线形成的角度。正号对应于其中正交投影接近与<1-100>方向平行的情形，而负号对应于其中正交投影接近与<0001>方向平行的情形。对于“第二正面F2在<1-100>方向上相对于{03-38}面的偏离角”，这是类似的。
此外，第一正面F1的偏离取向与衬底11的<11-20>方向形成5°或者更小的角度。第二正面F2的偏离取向与衬底12的<11-20>方向形成5°或者更小的角度。
根据本实施例，因为如SiC衬底11和12那样，在背面B1和B2上形成的支撑部30也由SiC制成，所以SiC衬底和支撑部30的物理特性相互接近。相应地，由其间的物理特性的差异引起的组合衬底80P(图3、图4)或者半导体衬底80a(图1、图2)的翘曲或者裂缝能够得到抑制。
此外，利用升华法允许以高质量快速地形成支撑部30。当如此利用的升华法是近间隔升华法时，能够更加均匀地形成支撑部30。
此外，当在背面B1和B2中的每一个和固体源材料20的表面之间的间隔D1(图13)的平均值是1cm或者更小时，能够减小支撑部30的膜厚度分布。只要间隔D1的平均值是1μm或者更大，则能够充分地确保用于SiC的升华的间隔。
同时，在形成支撑部30的步骤中，SiC衬底11和12的温度被设定为低于固体源材料20(图13)的温度。这允许升华的SiC在SiC衬底11和12上有效率地固化。
此外，优选地执行放置SiC衬底11和12的步骤，以允许在SiC衬底11和12之间的最小间隔是1mm或者更小。相应地，支撑部30能够被形成为更加确保地将SiC衬底11的背面B1和SiC衬底12的背面B2相互连接。
此外，支撑部30优选地具有单晶结构。相应地，支撑部30具有的物理特征接近于每一个均具有单晶结构的SiC衬底11和12的物理特性。
更加优选地，在背面B1上的支撑部30具有相对于背面B1的晶面以10°或者更小倾斜的晶面。此外，在背面B2上的支撑部30具有相对于背面B2的晶面以10°或者更小倾斜的晶面。相应地，支撑部30具有的各向异性接近于SiC衬底11和12中的每一个的各向异性。
此外，优选地，SiC衬底11和12中的每一个均具有的杂质浓度不同于支撑部30的杂质浓度。相应地，能够获得具有两层结构的半导体衬底80a(图2)，该两个层具有不同的杂质浓度。
此外，在支撑部30中的杂质浓度优选地高于在SiC衬底11和12中的每一个中的杂质浓度。这允许支撑部30的电阻率小于SiC衬底11和12的电阻率。相应地，能够获得适合于制造其中电流在支撑部30的厚度方向上流动的半导体器件，即竖直类型半导体器件的半导体衬底80a。
同时，优选地，第一正面F1相对于SiC衬底11的{0001}面具有不小于50°且不大于65°的偏离角，并且第二正面F2相对于SiC衬底12的{0001}面具有不小于50°且不大于65°的偏离角。如与其中第一和第二正面F1、F2中的每一个对应于{0001}面的情形相比较，这在第一和第二正面F1、F2中的每一个中实现了进一步改进的沟道迁移率。
更加优选地，第一正面F1的偏离取向与SiC衬底11的<1-100>方向形成不大于5°的角度，并且第二正面F2的偏离取向与SiC衬底12的<1-100>方向形成不大于5°的角度。这在第一和第二正面F1、F2中的每一个中实现了进一步改进的沟道迁移率。
此外，第一正面F1在SiC衬底11的<1-100>方向上相对于{03-38}面优选地具有不小于-3°且不大于5°的偏离角，并且第二正面F2在SiC衬底12的<1-100>方向上相对于{03-38}面优选地具有不小于-3°且不大于5°的偏离角。这在第一和第二正面F1、F2中的每一个中实现了进一步改进的沟道迁移率。
此外，优选地，第一正面F1的偏离取向与SiC衬底11的<11-20>方向形成不大于5°的角度，并且第二正面F2的偏离取向与SiC衬底12的<11-20>方向形成不大于5°的角度。如与其中第一和第二正面F1、F2中的每一个均对应于{0001}面的情形相比较，这在第一和第二正面F1、F2中的每一个中实现了进一步改进的沟道迁移率。
在以上的说明中，SiC晶片被例示为固体源材料20，但是固体源材料20不限于此并且例如可以是SiC粉末或者SiC烧结致密物。
此外，作为第一和第二加热构件81、82，能够使用任何加热构件，只要它们能够加热目标物体。例如，加热构件能够具有采用石墨加热器的电阻性加热类型，或者具有电感性加热类型。
同时，在图13中，在背面B1和B2中的每一个和固体源材料20的表面SS之间提供完全地沿着那里延伸的间隔。然而，可以在背面B1和B2中的每一个和固体源材料20的表面SS部分地相互接触时在背面B1和B2中的每一个和固体源材料20的表面SS之间提供间隔。以下描述了与这个情形相对应的两种变型。
参考图17，在这种变型中，通过用作固体源材料20的SiC晶片的翘曲来确保间隔。更加具体地，在本变型中，提供局部地为零但是确实地具有超过零的平均值的间隔D2。此外，如间隔D1的平均值那样，间隔D2优选地具有不小于1μm并且不大于1cm的平均值。
参考图18，在这种变型中，通过SiC衬底11-13中的每一个的翘曲来确保间隔。更加具体地，在本变型中，提供局部地为零但是确实地具有超过零的平均值的间隔D3。此外，如间隔D1的平均值那样，间隔D3优选地具有不小于1μm且不大于1cm的平均值。
另外，可以通过组合图17和图18所示的各个方法，即通过用作固体源材料20的SiC晶片的翘曲和SiC衬底11-13中的每一个的翘曲这两者来确保间隔。
当间隔的平均值不大于100μm时，图17和图18所示的上述方法中的每一种或者这些方法的组合是特别有效的。
(第四实施例)
参考图19和图20，替代由连接部BDa封闭的间隙VDa(图2：第一实施例)，本实施例的半导体衬底80b具有由连接部BDb封闭的间隙VDb。
以下描述用于制造半导体衬底80b的方法。
首先，例如通过在第三实施例中描述的方法，形成具有由SiC制成的支撑部30的组合衬底80P(图3、图4)。使用如此形成的组合衬底80P，根据在第一实施例中描述的方法，执行步骤直至图8所示的步骤。
在本实施例中，支撑部30由SiC制成，并且即使在如在图8中所示形成每一个连接部BDa之后，涉及升华的质量转移也继续。结果，升华在相当程度上发生，从支撑部30进入被封闭间隙VDa中。换言之，来自支撑部30的升华物被沉积到连接部BDa上。这将位于SiC衬底11和12之间的间隙VDa的一部分置于支撑部30中，由此获得由连接部BDb封闭的间隙VDb(图20)。
根据本实施例的半导体衬底80b(图20)，能够形成比半导体衬底80a(图2)的连接部BDa更厚的连接部BDb。
(第五实施例)
参考图21和图22，替代由连接部BDb封闭的间隙VDb(图20：第四实施例)，本实施例的半导体衬底80c具有由连接部BDc封闭的间隙VDc。使用与第四实施例的方法相类似的方法，即通过使全部间隙VDa(图2)通过间隙VDb(图20)的位置进入支撑部30中，来获得半导体衬底80c。
根据本实施例，能够形成的每一个连接部BDc比第四实施例的每一个连接部BDb更厚。
应该注意，在使得半导体衬底80c的正面侧(包括图22的第一和第二正面F1、F2侧)具有的温度低于背面侧(在图22中的下侧)的温度时，通过引起由在每一个间隙VDc中的升华导致的质量转移，可以使间隙VDc达到背面侧(在图22中的下侧)。相应地，被如此封闭的间隙VDc在背面侧处用作凹部。可以通过抛光来去除这个凹部。
(第六实施例)
参考图23，本实施例的半导体器件100是竖直类型的DiMOSFET(双注入金属氧化物半导体场效应晶体管)，并且具有半导体衬底80a、缓冲层121、反向击穿电压保持层122、p区123、n+区124、p+区125、氧化物膜126、源电极111、上源电极127、栅电极110以及漏电极112。
在本实施例中，半导体衬底80a具有n型导电性，并且具有如在第一实施例中描述的支撑部30和SiC衬底11。漏电极112被提供在支撑部30上，以将支撑部30***到漏电极112和SiC衬底11之间。缓冲层121被提供在SiC衬底11上，以将SiC衬底11***到缓冲层121和支撑部30之间。
缓冲层121具有n型导电性，并且具有例如0.5μm的厚度。此外，在缓冲层121中具有n型导电性的杂质具有例如5×1017cm-3的浓度。
反向击穿电压保持层122形成在缓冲层121上，并且由具有n型导电性的碳化硅制成。例如，反向击穿电压保持层122具有10μm的厚度，并且包括浓度为5×1015cm-3的n型导电杂质。
反向击穿电压保持层122具有如下的表面，在所述表面中，形成p型导电性的多个p区123并且其间具有间隔。在p区123中的每个中，在p区123的表面层处形成n+区124。此外，在与n+区124相邻近的位置处，形成p+区125。氧化物膜126被形成为在一个p区123中的n+区124、p区123、反向击穿电压保持层122在两个p区123之间的暴露部分、另一个p区123和在另一个p区123中的n+区124上延伸。在氧化物膜126上，形成栅电极110。此外，在n+区124和p+区125上形成源电极111。在源电极111上，形成上源电极127。
在与氧化物膜126和用作半导体层的n+区124、p+区125、p区123和反向击穿电压保持层122中的每一个之间的界面相距不大于10nm的区域中，氮原子浓度的最大值是1×1021cm-3或者更大。这特别在氧化物膜126下方的沟道区(在n+区124中的每个和反向击穿电压保持层122之间、每一个p区123与氧化物膜126的接触部分)中实现了改进的迁移率。
以下描述用于制造半导体器件100的方法。应该注意，图25-图28示出仅在SiC衬底11-19(图1)的SiC衬底11附近的步骤，但是还在SiC衬底12-19中的每一个的附近执行相同的步骤。
首先，在衬底准备步骤(步骤S110：图24)中，准备半导体衬底80a(图1和图2)。半导体衬底80a具有n型导电性。
参考图25，在外延层形成步骤(步骤S120：图24)中，如下地形成缓冲层121和反向击穿电压保持层122。
首先，在半导体衬底80a的SiC衬底11上形成缓冲层121。缓冲层121由具有n型导电性的碳化硅制成，并且是例如具有0.5μm的厚度的外延层。缓冲层121具有例如浓度为5×1017cm-3的导电杂质。
接着，在缓冲层121上形成反向击穿电压保持层122。具体地，使用外延生长方法来形成由具有n型导电性的碳化硅制成的层。反向击穿电压保持层122具有例如10μm的厚度。此外，反向击穿电压保持层122包括例如浓度为5×1015cm-3的n型导电性杂质。
参考图26，如下地执行注入步骤(步骤S130：图24)以形成p区123、n+区124和p+区125。
首先，p型导电性的杂质被选择性地注入到反向击穿电压保持层122的一部分中，由此形成p区123。然后，n型导电杂质被选择性地注入到预定区域以形成n+区124，并且p型导电杂质被选择性地注入到预定区域中以形成p+区125。应该注意，杂质的这种选择性注入是使用由例如氧化物膜形成的掩模来执行的。
在这种注入步骤之后，执行激活退火处理。例如，在1700℃的加热温度下、在氩气氛中执行退火30分钟。
参考图27，执行栅绝缘膜形成步骤(步骤S140：图24)。具体地，形成氧化物膜126以覆盖反向击穿电压保持层122、p区123、n+区124和p+区125。可以通过干法氧化(热氧化)来形成氧化物膜126。用于干法氧化的条件例如如下：加热温度是1200℃并且加热时间是30分钟。
此后，执行氮退火步骤(步骤S150)。具体地，在一氧化氮(NO)气氛中执行退火处理。用于这个处理的条件例如如下：加热温度是1100℃并且加热时间是120分钟。结果，氮原子被引入到氧化物膜126和反向击穿电压保持层122、p区123、n+区124和p+区125中的每一个之间的界面附近。
应该注意，在使用一氧化氮的退火步骤之后，可以使用作为惰性气体的氩(Ar)气来执行附加的退火处理。用于这个处理的条件例如如下：加热温度是1100℃并且加热时间是60分钟。
参考图28，以以下方式来执行电极形成步骤(步骤S160：图24)以形成源电极111和漏电极112。
首先，使用光刻方法，在氧化物膜126上形成具有图案的抗蚀剂膜。使用抗蚀剂膜作为掩模，通过蚀刻来去除在氧化物膜126中在n+区124和p+区125上方的部分。以此方式，在氧化物膜126中形成开口。接着，在开口中的每个中，导电膜被形成为与n+区124和p+区125中的每一个接触。然后，去除抗蚀剂膜，因此去除导电膜的、位于抗蚀剂膜上的部分(剥离)。这个导电膜可以是金属膜，例如可以由镍(Ni)制成。作为剥离的结果，源电极111得以形成。
应该注意，在该情形中，优选地执行用于合金化的热处理。例如，在950℃的加热温度下、在作为惰性气体的氩(Ar)气的气氛中执行热处理两分钟。
再次参考图23，在源电极111上形成上源电极127。此外，在半导体衬底80a的背面上形成漏电极112。此外，在氧化物膜126上形成栅电极110。以此方式，获得了半导体器件100。
应该注意，可以采用其中导电类型与在本实施例中的导电类型相反的构造。即，可以采用其中p型和n型被相互替换的构造。
此外，在制造半导体器件100中使用的半导体衬底不限于第一实施例的半导体衬底80a，并且可以例如是根据第二到第五实施例以及它们的变型获得的半导体衬底中的每一个。
此外，已经例示了竖直类型的DiMOSFET，但是可以使用本发明的半导体衬底来制造另外的半导体器件。例如，可以制造RESURF-JFET(减小表面场-结型场效应晶体管)或者肖特基二极管。
(附录1)
在以下用于制造的方法中，制造本发明的半导体衬底。
首先，准备组合衬底(80P)，该组合衬底具有支撑部(图4：30)、具有单晶结构的第一碳化硅衬底(11)和具有单晶结构的第二碳化硅衬底(12)。第一碳化硅衬底具有与支撑部相连接的第一背面(B1)、相对于第一背面相反的第一正面(F1)以及连接第一背面和第一正面的第一侧面(S1)。第二碳化硅衬底具有与支撑部相连接的第二背面(B2)、相对于第二背面相反的第二正面(F2)以及连接第二背面和第二正面的第二侧面(S2)。第二侧面被设置成使得在第一侧面和第二侧面之间形成具有在第一和第二正面之间的开口(CR)的间隙(GP)。然后，封闭层被形成为在开口之上封闭该间隙。该封闭层至少包括硅层(图5：70S)。然后，为了形成由碳化硅制成并且在开口之上封闭间隙的盖子(图6：70)，硅层被碳化。然后，通过将来自第一和第二侧面的升华物积聚到盖子之上，形成连接部(图8：BDa)以连接第一和第二侧面以便封闭该开口。在形成连接部的步骤之后，去除盖子。
(附录2)
使用利用以下用于制造的方法而制造的半导体衬底来制造本发明的半导体器件。
首先，准备组合衬底(80P)，该组合衬底具有支撑部(图4：30)、具有单晶结构的第一碳化硅衬底(11)以及具有单晶结构的第二碳化硅衬底(12)。第一碳化硅衬底具有与支撑部相连接的第一背面(B1)、相对于第一背面相反的第一正面(F1)以及连接第一背面和第一正面的第一侧面(S1)。第二碳化硅衬底具有与支撑部相连接的第二背面(B2)、相对于第二背面相反的第二正面(F2)以及连接第二背面和第二正面的第二侧面(S2)。第二侧面被设置成使得在第一侧面和第二侧面之间形成具有在第一和第二正面之间的开口(CR)的间隙(GP)。然后，形成封闭层以在开口之上封闭该间隙。该封闭层至少包括硅层(图5：70S)。然后，为了形成由碳化硅制成并且在开口之上封闭间隙的盖子(图6：70)，硅层被碳化。然后，通过将来自第一和第二侧面的升华物积聚到盖子之上，形成连接部(图8：BDa)以连接第一和第二侧面以便封闭该开口。在形成连接部的步骤之后，去除盖子。
在这里所公开的实施例是示意性的并且在任何方面都是非限制性的。本发明的范围由权利要求的术语而非上述实施例来限定，并且旨在包括在与权利要求的术语等效的范围和含义内的任何修改。
工业适用性
在本发明中用于制造半导体衬底的方法有利地尤其适用于制造包括由具有单晶结构的碳化硅制成的部分的半导体衬底的方法。
附图标记的说明
10：SiC衬底组；10a：支撑部；11：SiC衬底(第一碳化硅衬底)；12：SiC衬底(第二碳化硅衬底)；13-19：SiC衬底；20，20p：固体源材料；30，30p：支撑部；70C：碳层；70K：封闭层；70L：流体；70S：硅层(封闭层)；80a-80c：半导体衬底；80P：组合衬底；81：第一加热构件；82：第二加热构件；100：半导体器件。

Claims (13)

1.一种用于制造半导体衬底的方法，包括以下步骤：
准备组合衬底(80P)，所述组合衬底(80P)具有支撑部(30)、具有单晶结构的第一碳化硅衬底(11)以及具有单晶结构的第二碳化硅衬底(12)，所述第一碳化硅衬底具有与所述支撑部相连接的第一背面、相对于所述第一背面相反的第一正面、以及连接所述第一背面和所述第一正面的第一侧面(S1)，所述第二碳化硅衬底具有与所述支撑部相连接的第二背面、相对于所述第二背面相反的第二正面、以及连接所述第二背面和所述第二正面的第二侧面(S2)，所述第二侧面被设置成使得在所述第一侧面和所述第二侧面之间形成间隙(GP)，所述间隙(GP)具有在所述第一和第二正面之间的开口(CR)；
形成用于在所述开口上方封闭所述间隙的封闭层，所述封闭层至少包括硅层；
对所述硅层进行碳化，以形成由碳化硅制成并且在所述开口上方封闭所述间隙的盖子(70)；
通过将来自所述第一和第二侧面的升华物沉积到所述盖子之上，来形成用于连接所述第一和第二侧面以便封闭所述开口的连接部；以及
在形成所述连接部的步骤之后，去除所述盖子。
2.根据权利要求1所述的用于制造半导体衬底的方法，其中，
对所述硅层进行碳化的步骤包括向所述硅层供应包含碳元素的气体的步骤。
3.根据权利要求1所述的用于制造半导体衬底的方法，其中：
形成所述封闭层的步骤包括提供碳层的步骤，以及
对所述硅层进行碳化的步骤包括用化学方法将所述硅层中包含的硅与所述碳层中包含的碳相组合的步骤。
4.根据权利要求3所述的用于制造半导体衬底的方法，其中，提供所述碳层的步骤包括沉积由碳制成的层的步骤。
5.根据权利要求3所述的用于制造半导体衬底的方法，其中，提供所述碳层的步骤包括以下步骤：
施加包含碳元素的流体；以及
碳化所述流体。
6.根据权利要求5所述的用于制造半导体衬底的方法，其中，
所述流体是包含有机物质的液体。
7.根据权利要求5所述的用于制造半导体衬底的方法，其中，
所述流体是包含碳粉的悬浮液。
8.根据权利要求1所述的用于制造半导体衬底的方法，其中，
所述支撑部由碳化硅制成。
9.根据权利要求8所述的用于制造半导体衬底的方法，进一步包括：
在具有由所述连接部封闭的所述开口的所述间隙中将来自所述支撑部的升华物沉积在所述连接部之上的步骤。
10.根据权利要求9所述的用于制造半导体衬底的方法，其中，执行将来自所述支撑部的升华物沉积在所述连接部之上的步骤，以将具有由所述连接部封闭的所述开口的所述间隙的整体移入到所述支撑部中。
11.根据权利要求1所述的用于制造半导体衬底的方法，进一步包括：
抛光所述第一和第二正面中的每一个的步骤。
12.根据权利要求1所述的用于制造半导体衬底的方法，其中，
所述第一和第二背面中的每一个是通过切片形成的表面。
13.根据权利要求1所述的用于制造半导体衬底的方法，其中，
在具有高于10-1Pa且低于104Pa的压力的气氛中执行形成所述连接部的步骤。
CN2010800150704A 2009-11-13 2010-09-28 用于制造半导体衬底的方法 Pending CN102379026A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009259674 2009-11-13
JP2009-259674 2009-11-13
PCT/JP2010/066831 WO2011058830A1 (ja) 2009-11-13 2010-09-28 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
CN102379026A true CN102379026A (zh) 2012-03-14

Family

ID=43991490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800150704A Pending CN102379026A (zh) 2009-11-13 2010-09-28 用于制造半导体衬底的方法

Country Status (7)

Country Link
US (1) US20120015499A1 (zh)
JP (1) JPWO2011058830A1 (zh)
KR (1) KR20120090764A (zh)
CN (1) CN102379026A (zh)
CA (1) CA2757205A1 (zh)
TW (1) TW201131757A (zh)
WO (1) WO2011058830A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104695011A (zh) * 2015-01-14 2015-06-10 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延炉的半圆形盖片

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5447206B2 (ja) 2010-06-15 2014-03-19 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素基板
JP2012089613A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 炭化珪素基板を有する複合基板の製造方法
JP2012089639A (ja) * 2010-10-19 2012-05-10 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板を有する複合基板
WO2013054580A1 (ja) * 2011-10-13 2013-04-18 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257804A (ja) * 2002-02-27 2003-09-12 Sony Corp 複合基板および基板製造方法
JP2003300793A (ja) * 2002-04-05 2003-10-21 Sony Corp 加熱装置および半導体薄膜製造方法
US7258743B2 (en) * 2001-06-22 2007-08-21 Commissariat A L'energie Atomique Composite structure with a uniform crystal orientation and the method of controlling the crystal orientation of one such structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372109A (ja) * 1991-06-21 1992-12-25 Hitachi Ltd 貼り合わせ基板とその製造方法及びその基板を用いた半導体装置
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP4602662B2 (ja) * 2003-12-01 2010-12-22 株式会社ブリヂストン セラミックヒータユニット
JPWO2010131572A1 (ja) * 2009-05-11 2012-11-01 住友電気工業株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7258743B2 (en) * 2001-06-22 2007-08-21 Commissariat A L'energie Atomique Composite structure with a uniform crystal orientation and the method of controlling the crystal orientation of one such structure
JP2003257804A (ja) * 2002-02-27 2003-09-12 Sony Corp 複合基板および基板製造方法
JP2003300793A (ja) * 2002-04-05 2003-10-21 Sony Corp 加熱装置および半導体薄膜製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104695011A (zh) * 2015-01-14 2015-06-10 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延炉的半圆形盖片

Also Published As

Publication number Publication date
JPWO2011058830A1 (ja) 2013-03-28
CA2757205A1 (en) 2011-05-19
TW201131757A (en) 2011-09-16
US20120015499A1 (en) 2012-01-19
KR20120090764A (ko) 2012-08-17
WO2011058830A9 (ja) 2011-08-25
WO2011058830A1 (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
CN102160143B (zh) 制造半导体衬底的方法
CN102379026A (zh) 用于制造半导体衬底的方法
CN102449734A (zh) 制造碳化硅衬底的方法和碳化硅衬底
KR20130092945A (ko) 탄화규소 기판의 제조 방법 및 제조 장치
CN102395715A (zh) 制造碳化硅衬底的方法
TW201104860A (en) Semiconductor device
CN102334176A (zh) 碳化硅衬底
TW201131756A (en) Silicon carbide substrate
US20120244307A1 (en) Silicon carbide substrate
CN102388433A (zh) 制造半导体衬底的方法
CN102379024A (zh) 制造半导体衬底的方法
WO2011065122A9 (ja) 半導体基板の製造方法
CN102869817A (zh) 碳化硅衬底
WO2012053253A1 (ja) 単結晶炭化珪素基板を有する複合基板
JP2011071196A (ja) 半導体基板の製造方法
JP2011071195A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20120314

C20 Patent right or utility model deemed to be abandoned or is abandoned