CN102377432B - 一种复用模数转换装置 - Google Patents

Abstract

本发明涉及一种复用模数转换装置，包括两个采样保持电路，与两个采样保持电路电连接的多路开关，以及与多路开关电连接的模数转换器；所述两个采样保持电路分别接收I/Q信号中的I信号和Q信号，并传送给多路开关，所述多路开关将接收到的I信号和Q信号变为I/Q交错信号并传送给模数转换器，所述模数转换器对接收的I/Q交错信号进行处理。本发明利用一个模数转换器对I/Q交错信号进行处理，从而实现I/Q信号复用同一个模数转换器，减小电路面积并降低电路功耗。

Description

一种复用模数转换装置

技术领域

本发明涉及一种信号处理装置，具体的是一种实现利用一个模数转换器对I/Q信号进行处理的装置。

背景技术

ADC（Analog-to-Digital Converter，模数转换器）是射频收发机芯片或其他存在I/Q（In-phase/Quadrature，同向正交）信号的***及芯片必不可少的模块。射频收发机芯片和数字基带芯片是手机***中最重要的芯片，因此ADC在手机***中也是必不可少的。

射频收发机芯片工作时，接收通路中信号并将信号通过混频器解调成I/Q信号，I/Q信号的相位差距90度，I/Q信号通过模拟基带处理后送到ADC。目前通行的做法是采用两个ADC，I信号使用一个ADC，Q信号使用另一个ADC。由于针对I/Q信号分别使用了两个ADC，因此其面积和功耗都比较大，并且ADC之间还存在着不匹配性。

发明内容

本发明所要解决的技术问题是提供一种I/Q复用ADC电路，实现I/Q信号复用同一个ADC，从而减小面积和降低电路功耗。

本发明解决上述技术问题的技术方案如下：一种复用模数转换装置，包括两个采样保持电路，与两个采样保持电路电连接的多路开关，以及与多路开关电连接的模数转换器；所述两个采样保持电路分别接收I/Q信号中的I信号和Q信号，并传送给多路开关，所述多路开关将接收到的I信号和Q信号变为I/Q交错信号并传送给模数转换器，所述模数转换器对接收的I/Q交错信号进行处理；

所述两个采样保持电路和多路开关的时钟频率相同，所述模数转换器的时钟频率是两个采样保持电路和多路开关时钟频率的2倍；

所述两个采样保持电路和多路开关同步工作。

本发明的有益效果是：通过两个采样保持电路对I信号和Q信号分别但同时采集并通过一个多路开关将采样保持电路发送来的信号转换为I/Q交错信号，I/Q交错信号为在一个时间周期里先后产生的I信号和Q信号，利用一个模数转换器对I/Q交错信号进行处理，从而实现I/Q信号复用同一个模数转换器，减小电路面积并降低电路功耗。实现了模数转换器在其不同的时钟上升沿处分别处理I/Q交错信号当中的I信号和Q信号。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述两个采样保持电路和多路开关的时钟频率为30.72MHz，所述模数转换器的时钟频率为61.44MHz。

进一步，所述两个采样保持电路的时钟占空比为1/4，所述多路开关的时钟占空比为1/2。

进一步，所述模数转换器时钟的上升沿提前于多路开关时钟的上升沿。

采用上述进一步方案的有益效果是，保证了模数转换器在每一个上升沿都能够对I信号或者Q信号进行处理。

本发明采用两个采样保持电路，通过新的时钟应用实现I/Q信号复用一个模数转换器的问题。虽然模数转换器进行采样的时钟频率增加了一倍，但面积和功耗还是比I/Q信号两路分别用两个模数转换器要小，而且模数转换器之间不存在不匹配性，只有采样保持电路之间的不配性，通过对采样保持电路的合理设计，采样保持电路之间的不配性可以做到对***没有影响。

附图说明

图1为本发明复用模数转换装置的结构原理图；

图2为本发明复用模数转换装置时序图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

如图1所示，本发明的复用模数转换装置包括第一采样保持电路1、第二采样保持电路2、多路开关3和模数转换器4，其中第一采样保持电路1和第二采样保持电路2分别与多路开关3电连接，多路开关3与模数转换器4电连接。

第一采样保持电路1和第二采样保持电路2分别接收I/Q信号中的I信号和Q信号，I信号经过第一采样保持电路1变为IOUT+-信号，Q信号经过第二采样保持电路2变为QOUT+-信号，第一采样保持电路1和第二采样保持电路2分别将IOUT+-信号和QOUT+-信号发送给多路开关3，多路开关3将接收到的IOUT+-信号和QOUT+-信号变为INP/INN信号，并将INP/INN信号发送给模数转换器4，模数转换器4对所接收到的INP/INN信号进行处理。

图1中，第一采样保持电路1的时钟为CK1，第二采样保持电路2的时钟为CK2，多路开关3的时钟为CK3，模数转换器4的时钟为CK_ADC；时钟CK1、CK2、CK3和CK_ADC均由时钟处理模块提供。

本实施方式中，第一采样保持电路1、第二采样保持电路2和多路开关3的时钟频率均采用30.72MHz，模数转换器4采用的时钟频率为第一采样保持电路1、第二采样保持电路2和多路开关3所采用时钟频率的2倍，具体为61.44MHz，第一采样保持电路1和第二采样保持电路2的时钟占空比为1/4，多路开关3的时钟占空比为1/2，第一采样保持电路1的时钟CK1、第二采样保持电路2的时钟CK2和多路开关3的时钟CK3的上升沿对齐，即同时触发上升沿，模数转换器4的时钟CK_ADC的上升沿比多路开关3的时钟CK3的上升沿提前一点时间。当然，本发明的复用模数转换装置也可根据需要选用其他时钟频率值，本实施方式只作为具体实例进行说明，第一采样保持电路1、第二采样保持电路2和多路开关3的时钟占空比也只是一个较佳的实施方式，也可采用其他时钟占空比实现。以上所述的时钟频率和时钟占空比的设定，只是本发明的一种具体实施方式，并不用于限定本发明。

图2为本发明复用模数转换装置时序图。如图2所示，本发明复用模数转换装置工作时，第一采样保持电路1的时钟CK1和第二采样保持电路2的时钟CK2相同，1/4周期的时间用于进行采样保持电路信号采样，3/4周期时间用于进行采样保持电路信号保持。I/Q信号经过第一采样保持电路1和第二采样保持电路2后分别变为IOUT+-信号和QOUT+-信号，在第一采样保持电路1的时钟CK1和第二采样保持电路2的时钟CK2的下降沿时IOUT+-信号和QOUT+-信号开始输出。IOUT+-信号和QOUT+-信号经过多路开关3控制（即多路开关3的时钟CK3处于高电平时传I信号，处于低电平时传Q信号；当然，根据需要也可在时钟CK3处于高电平时传Q信号，处于低电平传I信号)后变为INP/INN信号，INP/INN信号为I/Q交错信号，多路开关3将INP/INN信号发送到到模数转换器4。模数转换器4用多路开关3时钟频率的2倍时钟频率（61.44M）时钟CK_ADC的第一个上升沿处理I信号，第二个上升沿处理Q信号，从而实现I信号和Q信号复用。

本发明中，采样保持电路即可以采用相同参数的电路的设计，也可以采用不同参数的电路设计；如采用不同参数的电路设计，保持时间多的采样保持电路（对应图1中的采Q信号的第二采样保持电路2）电路性能要求低一些。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种复用模数转换装置，其特征在于：包括两个采样保持电路，与两个采样保持电路电连接的多路开关，以及与多路开关电连接的模数转换器；所述两个采样保持电路分别接收I/Q信号中的I信号和Q信号，并传送给多路开关，所述多路开关将接收到的I信号和Q信号变为I/Q交错信号并传送给模数转换器，所述模数转换器对接收的I/Q交错信号进行处理；

所述两个采样保持电路和多路开关的时钟频率相同，所述模数转换器的时钟频率是两个采样保持电路和多路开关时钟频率的2倍；模数转换器用多路开关时钟频率的2倍时钟频率时钟的第一个上升沿处理I信号，第二个上升沿处理Q信号，从而实现I信号和Q信号复用；

所述两个采样保持电路和多路开关同步工作。

2.根据权利要求1所述的复用模数转换装置，其特征在于：所述两个采样保持电路和多路开关的时钟频率为30.72MHz，所述模数转换器的时钟频率为61.44MHz。

3.根据权利要求1所述的复用模数转换装置，其特征在于：所述两个采样保持电路的时钟占空比为1/4，所述多路开关的时钟占空比为1/2。

4.根据权利要求3所述的复用模数转换装置，其特征在于：所述模数转换器时钟的上升沿提前于多路开关时钟的上升沿。