CN102376657A - 具有散热通孔的集成电路结构 - Google Patents

Abstract

一种具有散热通孔的集成电路结构，其包含一半导体基板、一设置于该半导体基板中第一区的有源元件、一设置于该半导体基板中第二区的堆叠层、一贯穿该堆叠层与该半导体基板的通孔，以及一设置于该通孔与该半导体基板之间的第三介电层。在本发明的一实施例中，该堆叠层包含一设置于半导体基板上的第一介电层，以及一设置于该第一介电层上的导热件。比起现有技术，本发明提供的集成电路结构具有更好的散热效果。

Description

具有散热通孔的集成电路结构

技术领域

本发明涉及一种集成电路结构，特别涉及一种具有散热通孔的集成电路结构。

背景技术

集成电路结构的封装技术一直朝轻薄化与安装可靠性的方向研发。近年来，随着电子产品轻薄化与多功能性的要求，许多技术已经逐渐为此领域的人所公知。

以存储器装置为例，通过使用至少两芯片(chip)的堆叠方式，可通过半导体整合工艺，生产具有比公知存储器容量大两倍的存储器的可能。此外，堆叠封装不只提供增加存储器容量的优势，也增加安装密度及增加安装区域使用效率的优势。因此，关于堆叠封装技术的研究与开发已在逐渐加速。

以堆叠封装为例，硅通孔(through-silicon via，TSV)已经在此领域中被揭示。利用TSV技术的堆叠封装具有一TSV设置于芯片的结构，使得芯片可通过TSV与其它芯片以物理方式及电性方式彼此连接。直通垂直孔经由芯片硅晶片层所预设的贯穿区域所界定。一介电层设置于该直通垂直孔的侧壁上。正如一设置于介电层上的金属层，经由电镀工艺填入直通垂直孔中以形成TSV。然后，TSV则经由晶片层底面的研磨而曝露出。

当晶片经切割并分置入个别芯片后，至少两芯片可经由其中的一基板的TSV垂直地互相堆叠。因此，堆叠芯片的该基板的上表面经压模后，并将锡球安置于该基板的下表面后，而完成了一种堆叠封装的工艺。

一般而言，半导体芯片在运作时会产生热。当半导体芯片的温度于运作时上升或下降，会因硅晶片与金属或含金属的物质之间的热胀系数差异造成半导体芯片内部产生应力，这将显著地恶化半导体芯片运作时，硅晶片/金属连接(silicon/metal junction)的完整性及可靠度。当运作温度改变造成个别材料的位移，若由不同热胀系数所造成的应力无法消除时，此封装则可能产生断裂。

再者，运作中芯片所产生的热通常造成集成电路结构的功能不良。当芯片的温度上升时，这现象对于小截面的打线而言影响很大，因为温度上升将影响集成电路结构的正常运作。针对半导体装置轻薄化的趋势，因此在近年来集成电路结构散热的问题，就变的越来越重要。

发明内容

为了解决上述现有技术的问题，本发明提供一种集成电路结构，其包含一半导体基板、一设置于该半导体基板中第一区的有源元件、一设置于该半导体基板中第二区的堆叠层、一贯穿该堆叠层与该半导体基板的通孔，以及一设置于该通孔与该半导体基板之间的第三介电层。在本发明的一实施例中，该堆叠层包含一设置于半导体基板上的第一介电层，以及一设置于该第一介电层上的导热件。

本发明另提供一种集成电路结构，包含：一半导体基板；一有源元件，设置于该半导体基板的一第一区；一堆叠层，设置于该半导体基板的一第二区，该堆叠层包含一第一介电层，设置于该半导体基板上；一导热件；设置于该第一介电层上；以及一第二介电层；覆盖该导热件；一通孔，贯穿该堆叠层与该半导体基板；以及一第三介电层，设置于该通孔与该半导体基板之间。

本发明还提供一种集成电路结构，包含：一半导体基板；一有源元件，设置于该半导体基板的一第一区；一第一介电层，设置于该半导体基板的一第二区；一导热器，包含：一导热件，设置于该第一介电层上；以及一通孔，贯穿该导热件与该半导体基板；一第二介电层，设置于该通孔与该半导体基板之间；以及一第三介电层，隔离该导热器与该有源元件。

比起现有技术，本发明提供的集成电路结构具有更好的散热效果。

上文已相当广泛地概述本发明的技术特征及优点，以使下文的本发明详细描述得以获得较佳了解。构成本发明的专利范围的其它技术特征及优点将描述于下文。本发明所属技术领域中普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中普通技术人员也应了解，这类等效建构无法脱离所附的权利要求所界定的本发明的精神和范围。

附图说明

通过参照前述说明及下列附图，本发明的技术特征及优点得以获得完全了解。

图1至图5的剖面图例示本发明一实施例的集成电路结构的制备方法；

图6显示本发明的另一实施例的一集成电路结构；以及

图7显示本发明的另一实施例的一集成电路结构。

上述附图中的附图标记说明如下：

10A集成电路结构

10B集成电路结构

10C集成电路结构

11晶体管

110栅极导体

111多晶硅层

113金属层

12半导体基板

121第一区

122第二区

132堆叠层

1321氧化物层

1322A导热件

1322B导热件

1322C导热件

13221侧壁

13222侧壁

1323多晶硅层

1324金属层

1325氮化物层

1326A导热器

1326B导热器

1326C导热器

137介电层

14贯穿洞

141通孔

15介电层

具体实施方式

图1至图5的剖面图例示本发明一实施例的集成电路结构10A的制备方法。参照图1，在本发明的一实施例中，形成一有源元件(如晶体管11)于一半导体基板12(例如硅基板)的第一区121内，并于该半导体基板12的第二区122内形成一堆叠层132，之后形成一介电层137以覆盖该晶体管11与该堆叠层132。

本发明的一实施例中，该堆叠层132包含一介电层1321(例如氧化物层)、一多晶硅层1323以及一金属层1324。该氧化物层1321设置于该半导体基板12上，该多晶硅层1323则设置于该氧化物层1321上，该金属层1324则设置于该多晶硅层1323上。在本发明的一实施例中，一介电层1325(例如氮化物层)接着形成并覆盖该氧化物层1321、该多晶硅层1323及该金属层1324。

参照图2，在本发明的一实施例中，利用光刻及蚀刻工艺形成一个或多个贯穿洞14于该堆叠层132中。如图2所示的实施例中，该贯穿洞14贯穿该堆叠层132。接着，通过沉积工艺形成一介电层15(例如氧化物层)于该贯穿洞14的侧壁及底面。在本发明的其它实施例(图未示)中，该贯穿洞14贯穿该堆叠层132与该半导体基板12。

参照图3，在本发明的一实施例中，该介电层15经部分蚀刻使得该堆叠层132的侧壁13221的局部曝露于该贯穿洞14。在本发明的一实施例中，只有该金属层1324与该氮化物层1325的侧壁曝露于该贯穿洞14，使得该介电层15仍然覆盖该多晶硅层1323与该氧化物层1321的侧壁13222。在本发明的其它实施例(图未显示)中，该多晶硅层1323的侧壁也可曝露于该贯穿洞14。为了在该晶体管11的扩散区域与贯穿洞14填充物质之间形成适当的绝缘特性，该氧化物层1321的侧壁应被该介电层15所覆盖。

参照图4，导热材质填充于该贯穿洞14内以形成一通孔(through via)141，接着进行一研磨工艺以局部除去该半导体基板12的底部，以完成该集成电路结构10A。特而言之，研磨工艺局部除去该半导体基板12的底部，以曝露出该通孔141的底面，使得该通孔141贯穿该堆叠层132与该半导体基板12，如图5所示。

在本发明的一实施例中，该多晶硅层1323及该金属层1324形成一导热件1322A，该导热件1322A与该通孔141形成该集成电路结构10A的导热器1326A，以将该晶体管11产生的热自该半导体基板12往该集成电路结构10A外部逸散。在本发明的另一实施例中，导热材质可选自锡、钨、铜、多晶硅或上述材质的混合。如图4所示的实施例中，导热材质为金属，并与设置于该多晶硅层1323上的金属层1324连接，而该介电层137经配置以电气隔离该导热器1326A及该晶体管11。

在本发明的一实施例中，该晶体管11包含一设置于该半导体基板12上的栅极导体110，且该栅极导体110实质上与该导热件1322A的膜层结构相同，例如该栅极导体110包含一多晶硅层111及一金属层113，其采用该堆叠层132的多晶硅层1323及金属层1324的相同制备方法。在本发明的一实施例中，该通孔141实质上贯穿该导热件1322A的中心，使得该导热器1326A具有一天线剖面外观。

在本发明的一实施例中，该晶体管11与该介电层15之间的距离较佳地介于4微米(μm)与8微米之间，以避免该通孔141电性干扰该晶体管11。此外，为了确保该介电层15具有充足的绝缘特性，该介电层15的厚度较佳地介于0.5微米与2微米之间。由于该集成电路结构10A的轻薄化，芯片运算所生的热通常会造成集成电路结构装置不可预期的影响。由于该导热器1326A(包含该多晶硅层1323、该金属层1324及该通孔141)能将该晶体管11运作所生的热传导远离该晶体管11，因此本发明的集成电路结构10A具有较佳散热效果。

该氧化物层1321与该氮化物层1325的导热系数相对较低(Kox～1.4W/mK)。因此，该氧化物层1321的厚度在本发明中变薄，使得该晶体管11产生的热可经由该半导体基板12、该氧化物层1321、该导热件1322A而自该通孔141的上端及下端排出至该集成电路结构10A的外部，同时该氧化物层1321仍可维持适当地绝缘特性。在本发明的一实施例中，该氧化物层1321的厚度较佳地介于与

之间。特而言之，该半导体基板12的第二区122为一排除区(keep out zone)，此一区并未设置任何有源元件，使得本发明的散热设计不需挪用其它空间来设置该导热器1326A。

图6显示本发明的另一实施例的一集成电路结构10B。该集成电路结构10B包含一导热器1326B，其包含一通孔141与一设置于该氧化物层1321上的导热件1322B。图4所示的集成电路结构10A由于该多晶硅层1323的热胀系数与该金属层1324的热胀系数并不相同，因此内部应力可能由该多晶硅层1323与该金属层1324之间的热胀系数差异所造成。为了解决此一应力的问题，图6所示的集成电路结构10B可采用单层(具有单一热胀系数)的导热件1322B，而非使用具有多种热胀系数的复合层。在本发明的一实施例中，该导热件1322B可选自锡、钨、铜、多晶硅或上述材质混合的材质。

图7显示本发明的另一实施例的一集成电路结构10C。该集成电路结构10C包含一导热器1326C，其包含一通孔141及一设置于该氧化物层1321上的导热件1322C。图6所示的集成电路结构10B由于该通孔141与该导热件1322B由具有不同热胀系数的材质所组成，因此内部应力可能由该通孔141与该导热件1322B之间热胀系数的差异所造成。为了解决此一应力问题，图7所示的集成电路结构10C的通孔141与导热件1322C可由单一热胀系数的相同材料所组成。在本发明的一实施例中，该导热件1322C的材质可选自锡、钨、铜与多晶硅组成的群。特而言之，该导热器1326C由多晶硅所构成，以便消减该导热器1326C与该硅基板12之间的内应力差异，避免封装结构断裂。

本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中普通技术人员应了解，在不背离所附权利要求所界定的本发明精神和范围内，本发明的启示及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。

此外，本发明的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中普通技术人员应了解，基于本发明教示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发的，其与本发明实施例揭示的以实质相同的方式执行实质相同的功能，而达到实质相同的结果，也可使用于本发明。因此，所附的权利要求用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。

Claims (10)

1.一种集成电路结构，包含：

一半导体基板；

一有源元件，设置于该半导体基板的一第一区；

一堆叠层，设置于该半导体基板的一第二区，该堆叠层包含：

一第一介电层，设置于该半导体基板上；

一导热件；设置于该第一介电层上；以及

一第二介电层；覆盖该导热件；

一通孔，贯穿该堆叠层与该半导体基板；以及

一第三介电层，设置于该通孔与该半导体基板之间。

2.根据权利要求1所述的集成电路结构，其特征在于该通孔及该导热件相互连接以经由该半导体基板及该第一介电层传导该有源元件产生的热。

3.根据权利要求1所述的集成电路结构，其特征在于该导热件包含：

一多晶硅层，设置于该第一介电层上；以及

一金属层，设置于该多晶硅层上。

4.根据权利要求1所述的集成电路结构，其特征在于该通孔及该导热件的材质相同。

5.根据权利要求1所述的集成电路结构，其特征在于该有源元件包含一栅极导体，该栅极导体的膜层结构与该导热件的膜层结构相同。

6.一种集成电路结构，包含：

一半导体基板；

一有源元件，设置于该半导体基板的一第一区；

一第一介电层，设置于该半导体基板的一第二区；

一导热器，包含：

一导热件，设置于该第一介电层上；以及

一通孔，贯穿该导热件与该半导体基板；

一第二介电层，设置于该通孔与该半导体基板之间；以及

一第三介电层，隔离该导热器与该有源元件。

7.根据权利要求6所述的集成电路结构，其特征在于该导热器经配置以经由该半导体基板及该第一介电层将该有源元件产生的热排出。

8.根据权利要求6所述的集成电路结构，其特征在于该导热件包含：

一多晶硅层，设置于该第一介电层；以及

一金属层，设置于该多晶硅层上。

9.根据权利要求6所述的集成电路结构，其特征在于该通孔及该导热件的材质相同。

10.根据权利要求6所述的集成电路结构，其特征在于该有源元件包含一栅极导体，该栅极导体的膜层结构与该导热件的膜层结构相同。

Images