CN102375471B - 用于控制处理器时钟频率的设备和方法 - Google Patents

用于控制处理器时钟频率的设备和方法 Download PDF

Info

Publication number
CN102375471B
CN102375471B CN201110239762.3A CN201110239762A CN102375471B CN 102375471 B CN102375471 B CN 102375471B CN 201110239762 A CN201110239762 A CN 201110239762A CN 102375471 B CN102375471 B CN 102375471B
Authority
CN
China
Prior art keywords
clock frequency
equipment
predetermined threshold
write access
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110239762.3A
Other languages
English (en)
Other versions
CN102375471A (zh
Inventor
U.希尔德布兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102375471A publication Critical patent/CN102375471A/zh
Application granted granted Critical
Publication of CN102375471B publication Critical patent/CN102375471B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及用于控制处理器时钟频率的设备和方法。提供了一种用于控制处理器时钟频率的设备和方法。所述设备包括：硬件计数器，其用来在预定时间段期间计数对存储器缓冲器的写访问；硬件比较器，其用来把由所述硬件计数器所计数的写访问的次数与至少一个预定阈值进行比较；所述硬件比较器还用来生成控制信号，该控制信号取决于由所述硬件计数器所计数的写访问的次数与至少一个预定阈值的比较结果，其中所述比较由所述硬件比较器执行；以及时钟频率设定电路，其用来根据所述控制信号设定处理器的时钟频率。

Description

用于控制处理器时钟频率的设备和方法
技术领域
本发明的实施例总体上涉及一种控制处理器时钟频率的设备和方法。
附图说明
图1示出了根据本发明的一个实施例的设备的方框图。
图2以流程图的形式示出了根据本发明的一个实施例的控制处理器时钟频率的方法。
图3示出了根据本发明的实施例的蜂窝调制解调器的数据平面体系结构。
图4示出了根据本发明的一个实施例的被适配于（adaptto）基于先入先出（FIFO）的数据接口的设备的方框图。
图5示出了根据本发明的一个实施例的被适配于基于共享存储器的数据接口的设备的方框图。
在附图中，相同的附图标记在不同视图中一般指代相同的部件。附图不一定是按比例绘制的，相反其重点一般在于说明本发明的原理。
具体实施方式
下面的详细描述将解释本发明的示例性实施例。在适当情况下，对于方法实施例的描述被视为还描述相应的设备实施例的功能，反之亦然。下面的描述不应被视为做出限制，而是仅仅为了说明本发明的一般原理。但是本发明的范围仅由权利要求书限定，而不应由下面所描述的示例性实施例限制。
在图1中示出了根据本发明的一个实施例的设备的方框图。
对于中央处理单元（CPU）的时钟频率的动态缩放（scaling）是一种功率管理机制，其可以被用于嵌入式***并且特别可以被用于电池供电的装置。
进一步研究移动电话装置的技术领域可以发现，一般性的CPU性能需求以及还有针对充分动态的CPU性能缩放的需求变得越来越严格，这例如是因为对于诸如LTE（长期演进）之类的蜂窝无线电网络来说，其是以非常高的数据速率和低等待时间为目标的。
出于以上原因以及其他原因，希望可以尽可能早地预测（或估计）所需求的CPU性能（与时间相关的性能要求），以便满足处理时间需求并且同时仍然实现充分动态的CPU时钟缩放。
根据本发明的一个实施例，一种设备包括硬件计数器110以用来在预定时间段期间计数对存储器缓冲器120的写访问。所述设备还包括硬件比较器130以用来把由硬件计数器110所计数的写访问的次数与至少一个预定阈值进行比较。硬件比较器130还被配置成生成控制信号140，该控制信号140取决于由硬件计数器110所计数的写访问的次数与至少一个预定阈值的比较的结果，其中所述比较由硬件比较器130执行。所述设备还包括时钟频率设定电路150以用来根据控制信号140设定处理器160的时钟频率。
根据本发明的一个实施例，提供一种硬件（HW）机制，其通过计数对一个或多个存储器缓冲器的写访问来跟踪（keeptrackof）当前数据速率，并且根据所监视的数据速率发出一个或多个控制信号。所述一个或多个控制信号被用作针对动态CPU时钟缩放的输入，以便实现低等待时间的、与数据速率相关的CPU性能缩放。
这样做的效果是可以更好地估计所需求的CPU性能，其中考虑到早期可用的存储器缓冲器状态信息以作为可变数据速率的一种度量。
由于CPU时钟频率缩放由硬件（HW）直接发起，所以避免了由软件（SW）而导致的等待时间（延迟），并且可以在任意时间点以高准确度瞬时地提供当前所需要的处理器性能水平。
这样做的另一方面的效果在于，即使是在处理器时钟被设定到非常低频率的时间段内出现的非常苛刻的实时要求也可以得到满足。
在图2中以流程图200的形式示出了根据本发明的一个实施例的控制处理器时钟频率的方法。
根据本发明的一个实施例，执行以下方法。
在210处，在预定时间段期间由硬件计数器计数对存储器缓冲器的写访问。
在220处，由硬件比较器把所计数的写访问的次数与至少一个预定阈值进行比较。
在230处，由所述硬件比较器生成取决于在220处执行的比较的结果的控制信号。还可以实施多个控制信号，其可以被用来从所支持的若干种CPU时钟设定当中选出一种。
在240处，根据所述控制信号来设定处理器的时钟频率。
在图3中示出了根据本发明的实施例的蜂窝调制解调器的数据平面体系结构。
在这里示意性地图示出典型的蜂窝调制解调器或无线无线电调制解调器配置（其包括专用调制解调器和应用处理器）的示例性数据流程和示例性数据处理体系结构。对于这样的调制解调器，CPU时钟缩放可能是有利的，因为这种情况是嵌入式和电池供电的装置的一个实例。应当注意的是，所述调制解调器不限于蜂窝或无线无线电调制解调器，并且本发明的实施例还可以被应用于其中数据速率可能发生改变并且CPU性能与数据速率相关的任何其他种类的数据平面处理。
关于动态CPU时钟缩放的重要设计目标在于，当前所应用的CPU时钟频率必须高到足以满足由当前工作负荷和所施加的实时要求所给出的瞬时CPU性能需求，且另一方面，CPU时钟频率应当尽可能地受到限制以便最小化***的功率消耗。
根据一种替换方案，对于CPU性能需求的预测和/或对于CPU性能（即CPU时钟频率）的缩放可以基于被用于预测CPU负荷的针对CPU利用率的持续监视，并且可能还与某种平均（averaging）相结合（其通常由CPU作为背景活动来执行）。
该替换方案的缺陷主要在于，这种针对CPU时钟缩放的一般背景机制具有特定的最小等待时间，因此对于快速改变的CPU性能需求（非常动态的数据速率）连同严厉的实时约束来说是不足够的。
根据另一种替换方案，对于CPU性能需求的预测和/或对于CPU性能（即CPU时钟频率）的缩放可以基于由各个SW模块所提交的明确的CPU性能需求（其例如可以从协议栈状态导出）。
该替换方案的主要缺陷在于，通常需要涉及SW，因此一个结果是在SW可以控制对于CPU时钟频率的缩放之前其必须首先知晓当前的数据速率，这导致延迟发起由于数据速率改变而进行的必要的CPU性能缩放。
在处理数据平面业务时，对于调制解调器处理器的CPU性能需求在很大程度上取决于上行链路方向和下行链路方向的数据速率。因此，所提出的方法使用存储器缓冲器状态信息来控制CPU时钟缩放。该信息可以在早期获得，这是因为存储器缓冲器将在协议栈第2层数据平面功能的实际处理发生之前被填充。
从图3可以看出，来自应用处理器310的上行链路IP（网际协议）分组305正在应用处理器接口320处进入调制解调器处理器域315。在该接口的上行链路输入缓冲器325处可观测到的所接收到的上行链路IP数据量将被用作控制信息以用于生成控制信号，所述控制信号用于对与上行链路处理相关的CPU性能进行缩放。还可以实施多个控制信号，其可以被用来从所支持的若干种CPU时钟设定当中选出一种。因此，协议栈第2层数据平面330的功能对这些上行链路数据的处理可以在经过相应地调节的调制解调器处理器时钟频率下进行。在该处理之后，上行链路传输块335被传递到物理层接口340并且从该处进一步被传递到物理层345，在所述物理层中进行基带信号处理。最后，通过空中接口350发送上行链路数据。
同样地，通过空中接口350接收到的下行链路数据在物理层345中被处理。此后，来自物理层345的下行链路传输块355在物理层接口340处进入调制解调器处理器域315，并且在该接口的下行链路输入缓冲器360处可观测到的所接收到的下行链路传输块数据的量将被用作控制信息以用于生成控制信号，所述控制信号用于对与下行链路处理相关的CPU性能进行缩放。还可以实施多个控制信号，其可以被用来从所支持的若干种CPU时钟设定当中选出一种。因此，协议栈第2层数据平面330的功能对这些下行链路数据的处理可以在经过相应地调节的调制解调器处理器时钟频率下进行。在该处理之后，下行链路IP分组365被传递到应用处理器接口320并且从该处进一步被传递到应用处理器310。
取决于所实施的应用处理器接口320和/或物理层接口340的种类，所述输入存储器缓冲器（上行链路输入缓冲器325、下行链路输入缓冲器360）在基于共享存储器的接口的情况下可以是专用的共享存储区域，或者在另一类通信链路（例如快速串行连接）的情况下是FIFO（先入先出）类型的存储器缓冲器。
在图4中示出了根据本发明的一个实施例的被适配于基于先入先出（FIFO）的数据接口的设备的方框图。
在这里示意性地图示出所提出的HW电路的一个实例，其在把基于FIFO的类型的接口用于向数据处理链（数据平面）中馈送数据的情况下实现与数据速率相关的CPU性能缩放。
一般来说，由传入数据410强加在数据处理链上的当前应用的数据速率直接映射在每个时间段对FIFO缓冲器420的FIFO写访问的次数上。
在每一个评估时间段期间，由硬件计数器430计数对FIFO缓冲器420的写访问。在每一个评估时间段边界处，即在评估时间段定时器440终止时，锁存当前的写访问计数器值并且重新开始写访问计数。随后在450处由硬件比较器460把锁存的写访问计数器值与所配置的一个或多个阈值进行比较。每当阈值被超出时，由硬件比较器460在470处激活相应的控制信号480。在这里，超出阈值意味着两种情况，即计数器值变为高于阈值以及计数器值变为低于阈值。
可以配置一个或多个阈值上限，其在一个评估时间段期间的写访问的次数不断增多的情况下触发对于CPU时钟频率的（一个或多个）放大（up-scaling）步骤。同样地，一个或多个阈值下限控制对于CPU时钟频率的（一个或多个）缩小（down-scaling）步骤。
可以实施针对控制信号激活的若干种选项。
如果CPU时钟缩放由SW执行，则所述控制信号是中断信号，其向正由调制解调器处理器执行的SW指示需要执行CPU时钟频率改变。
如果CPU时钟缩放由HW执行，则所述（一个或多个）控制信号是HW控制信号，其向CPU时钟缩放HW功能指示需要执行特定的CPU时钟频率改变。
还可以实施多个控制信号，其可以被用来从所支持的若干种CPU时钟设定当中选出一种。
在图5中示出了根据本发明的一个实施例的被适配于基于共享存储器的数据接口的设备的方框图。
在这里示意性地图示出所提出的HW电路的一个实例，其在把共享存储器类型的接口用于向数据处理链（数据平面）中馈送数据的情况下实现与数据速率相关的CPU性能缩放。其基本原理与前面已经参照图4描述过的基于FIFO的类型的接口的情况相同。
在当前的实例中，正如可以从图5看出的那样，对于共享存储器类型的接口还附加地使用地址比较器510，以便能够检测被用于处理器间通信的特定存储器地址区域内的写访问。这意味着将传入数据410写入到共享存储器530的专用共享存储区域520中的（每时间段）写访问被检测到，所述写访问映射在被强加在数据处理链上的当前所应用的数据速率。
在每一个评估时间段期间，由硬件计数器430计数对共享存储器530的专用共享存储区域520的写访问。在每一个评估时间段边界处，即在评估时间段定时器440终止时，锁存当前的写访问计数器值并且重新开始写访问计数。随后在450处由硬件比较器460把锁存的写访问计数器值与所配置的一个或多个阈值进行比较。每当阈值被超出时，由硬件比较器460在470处激活相应的控制信号480。在这里，超出阈值意味着两种情况，即计数器值变为高于阈值以及计数器值变为低于阈值。
可以配置一个或多个阈值上限，其在评估时间段期间的写访问的次数不断增多的情况下触发对于CPU时钟频率的（一个或多个）放大步骤。同样地，一个或多个阈值下限控制对于CPU时钟频率的（一个或多个）缩小步骤。
在当前的实例中，同样可以实施针对控制信号激活的若干种选项。
如果CPU时钟缩放由SW执行，则所述控制信号是中断信号，其向正由调制解调器处理器执行的SW指示需要执行CPU时钟频率改变。
如果CPU时钟缩放由HW执行，则所述（一个或多个）控制信号是HW控制信号，其向CPU时钟缩放HW功能指示需要执行特定的CPU时钟频率改变。
还可以实施多个控制信号，其可以被用来从所支持的若干种CPU时钟设定当中选出一种。
根据本发明的一个实施例，蜂窝无线电调制解调器包括根据本发明的一个实施例的设备。
根据本发明的另一个实施例，蜂窝无线电调制解调器被配置成实施根据本发明的一个实施例的方法。
根据本发明的另一个实施例，由其中一项权利要求限定的任意实施例可以与由对应的一项或多项其他权利要求限定的任意一个或多个其他实施例相结合。

Claims (18)

1.一种用于控制处理器时钟频率的设备，包括：
硬件计数器，其用来在预定时间段期间计数对存储器缓冲器的写访问；
硬件比较器，其用来把由所述硬件计数器所计数的写访问的次数与至少一个预定阈值进行比较；
所述硬件比较器还用来生成控制信号，该控制信号取决于由所述硬件计数器所计数的写访问的次数与至少一个预定阈值的比较的结果，其中所述比较由所述硬件比较器执行；以及
时钟频率设定电路，其用来根据所述控制信号设定处理器的时钟频率。
2.如权利要求1所述的设备，所述时钟频率设定电路还用来在由所述硬件计数器所计数的写访问的次数高于所述至少一个预定阈值的情况下将所述时钟频率设定到更高值。
3.如权利要求1所述的设备，所述时钟频率设定电路还用来在由所述硬件计数器所计数的写访问的次数低于所述至少一个预定阈值的情况下将所述时钟频率设定到更低值。
4.如权利要求1所述的设备，其中，所述至少一个预定阈值包括至少两个预定阈值。
5.如权利要求4所述的设备，所述时钟频率设定电路还用来在由所述硬件计数器所计数的写访问的次数高于所述至少两个预定阈值当中的较低一个并且低于所述至少两个预定阈值当中的较高一个的情况下将所述时钟频率保持恒定。
6.如权利要求1所述的设备，其中，所述硬件计数器包括地址比较器。
7.如权利要求1所述的设备，其中，所述控制信号包括用来触发软件中断的信号。
8.如权利要求1所述的设备，其中，所述控制信号包括用来控制时钟缩放硬件的信号。
9.如权利要求1所述的设备，其中，所述处理器受到实时约束。
10.如权利要求1所述的设备，其中，所述处理器包括无线调制解调器处理器。
11.如权利要求1所述的设备，其中，所述处理器用来根据蜂窝无线电协议栈处理数据。
12.如权利要求1所述的设备，其中，所述存储器缓冲器用来缓冲将根据蜂窝无线电协议栈进行处理的数据。
13.如权利要求1所述的设备，其中，所述存储器缓冲器包括先入先出类型的缓冲器。
14.如权利要求1所述的设备，其中，所述存储器缓冲器包括专用共享存储区域。
15.一种控制处理器时钟频率的方法，其包括：
在预定时间段期间由硬件计数器计数对存储器缓冲器的写访问；
由硬件比较器把所计数的写访问的次数与至少一个预定阈值进行比较；
由所述硬件比较器生成控制信号，该控制信号取决于所述比较的结果；以及
根据所述控制信号设定处理器的时钟频率。
16.如权利要求15所述的方法，其还包括：在由所述硬件计数器所计数的写访问的次数高于所述至少一个预定阈值的情况下，将所述时钟频率设定到更高值。
17.如权利要求15所述的方法，其还包括：在由所述硬件计数器所计数的写访问的次数低于所述至少一个预定阈值的情况下，将所述时钟频率设定到更低值。
18.如权利要求15所述的方法，其还包括：如果所述至少一个预定阈值包括至少两个预定阈值，并且由所述硬件计数器所计数的写访问的次数高于所述至少两个预定阈值当中的较低一个并且低于所述至少两个预定阈值当中的较高一个，则将所述时钟频率保持恒定。
CN201110239762.3A 2010-08-19 2011-08-19 用于控制处理器时钟频率的设备和方法 Expired - Fee Related CN102375471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/859293 2010-08-19
US12/859,293 US8635486B2 (en) 2010-08-19 2010-08-19 Apparatus and method of controlling a processor clock frequency

Publications (2)

Publication Number Publication Date
CN102375471A CN102375471A (zh) 2012-03-14
CN102375471B true CN102375471B (zh) 2016-07-06

Family

ID=45595010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110239762.3A Expired - Fee Related CN102375471B (zh) 2010-08-19 2011-08-19 用于控制处理器时钟频率的设备和方法

Country Status (2)

Country Link
US (1) US8635486B2 (zh)
CN (1) CN102375471B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011693B (zh) * 2011-12-21 2017-09-12 英特尔公司 设置基于i/o带宽的处理器频率层的装置和方法
US20140082384A1 (en) * 2012-09-20 2014-03-20 Apple Inc. Inferring user intent from battery usage level and charging trends
US20140082383A1 (en) * 2012-09-20 2014-03-20 Apple Inc. Predicting user intent and future interaction from application activities
KR102011137B1 (ko) * 2012-12-07 2019-08-14 삼성전자주식회사 데이터 처리 장치와 회로
JP5948361B2 (ja) * 2014-03-28 2016-07-06 株式会社Pfu 情報処理装置、および、出力調整方法
CN109062513B (zh) * 2018-08-06 2021-10-15 郑州云海信息技术有限公司 一种控制处理写操作的方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7472306B2 (en) * 2004-05-18 2008-12-30 Intel Corporation Processor timing apparatus, systems, and methods
CN101446845A (zh) * 2008-12-19 2009-06-03 那微微电子科技（上海）有限公司 频率调节装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040228411A1 (en) 2003-05-12 2004-11-18 Sony Corporation Method and system for decoder clock control in presence of jitter
US7653929B2 (en) * 2004-06-28 2010-01-26 Intel Corporation Power management apparatus, systems, and methods
US7783905B2 (en) * 2006-06-13 2010-08-24 Via Technologies Inc. Method for reducing power consumption of a computer system in the working state
US8954045B2 (en) 2006-09-29 2015-02-10 Qualcomm Incorporated Method and apparatus for managing resources at a wireless device
CN101571744A (zh) * 2008-04-30 2009-11-04 扬智科技股份有限公司 应用于计算机***中的功率控制装置以及功率控制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7472306B2 (en) * 2004-05-18 2008-12-30 Intel Corporation Processor timing apparatus, systems, and methods
CN101446845A (zh) * 2008-12-19 2009-06-03 那微微电子科技（上海）有限公司 频率调节装置

Also Published As

Publication number Publication date
US8635486B2 (en) 2014-01-21
CN102375471A (zh) 2012-03-14
US20120047390A1 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
CN102375471B (zh) 用于控制处理器时钟频率的设备和方法
CN106407031B (zh) 一种内存泄露定位方法及电子设备
US9053029B2 (en) Multicore computer system with cache use based adaptive scheduling
US9152214B2 (en) Dynamic load and priority based clock scaling for non-volatile storage devices
KR101752822B1 (ko) 타이밍 조정 방법 및 장치
CN109660468B (zh) 一种端口拥塞管理方法、装置和设备
CN104471983A (zh) 用于网络通信量卸载的方法和设备
CN109871336B (zh) 一种动态缓存调整方法及***
US9106662B2 (en) Method and apparatus for controlling load allocation in cluster system
CN106030559A (zh) 用于降低功耗的中断处理的同步
CN108513342A (zh) 一种物联网终端的调度方法、基站及物联网终端
US20220393960A1 (en) Technologies for performance monitoring and management with empty polling
CN103945244A (zh) 控制视频业务传输的方法和装置
CN102281557A (zh) 一种上行流量控制方法、装置、级联设备及基站
WO2016082176A1 (zh) 一种数据阈值预测方法与相关装置
US9585190B2 (en) Method and apparatus for determining dormancy timer value
CN110147254A (zh) 一种数据缓存处理方法、装置、设备及可读存储介质
CN107544888B (zh) 一种日志处理方法及***
EP3460660A1 (en) Sleep management method and device, and computer storage medium
US11360542B2 (en) Method and apparatus for operating a processor in an electronic device
US20230111984A1 (en) Methods and Apparatus for Adaptive Power Profiling in A Baseband Processing System
WO2019004880A1 (en) POWER MANAGEMENT OF AN EVENT BASED PROCESSING DEVICE
KR102091473B1 (ko) 이벤트 기반 센서를 이용한 피사체의 움직임 분석 방법
CN111769900A (zh) 一种信道状态信息参考信号的调度方法及装置
CN103853307A (zh) 电子装置及降低处理器***功耗的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INTEL MOBILE COMMUNICATIONS LTD.

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Effective date: 20131212

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20131212

Address after: Neubiberg, Germany

Applicant after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Applicant before: Intel Mobile Communications GmbH

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160706

Termination date: 20190819