CN102362188A - 测试装置、测试方法及制造方法 - Google Patents
测试装置、测试方法及制造方法 Download PDFInfo
- Publication number
- CN102362188A CN102362188A CN2010800134773A CN201080013477A CN102362188A CN 102362188 A CN102362188 A CN 102362188A CN 2010800134773 A CN2010800134773 A CN 2010800134773A CN 201080013477 A CN201080013477 A CN 201080013477A CN 102362188 A CN102362188 A CN 102362188A
- Authority
- CN
- China
- Prior art keywords
- test
- mentioned
- tested
- packaging body
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供一种测试被测试器件的测试装置,能免除对于晶片的测试。该测试装置包括从形成多个被测试器件的晶片切割出各个被测试器件的切割部;将被切割部切割出来的各被测试器件单个封装在测试用封装体中的测试用封装部;对被封装在测试用封装体中的被测试器件进行测试的测试部;从测试用封装体中取下测试完毕的被测试器件的卸载部;将从测试用封装体中取下的被测试器件,封装在产品封装体中的产品封装部。
Description
技术领域
本发明涉及用于测试器件的测试装置及测试方法,以及制造器件的制造方法。
背景技术
对于测试由半导体晶片形成的多个器件的测试装置,使用能够对晶片上的多个电极一并接触的探针卡的测试装置已为公众所知(专利文献1)。该装置,以使探针卡接触被测试晶片的状态投入检测装置,进行在高温中的检测等。同时,在专利文献2中,公开了将芯片装在与产品封装体同样形态的封装体内进行测试的装置。
专利文献1
日本国专利公开公报特开2006-173503号
专利文献2
日本国专利第4122102号说明书。
发明打算解决的问题
可是,在上述装置中,为了制造探针卡必须连接数量庞大的线路,从而增加了成本。同时,在上述装置中,被测试晶片与探针卡间的位置调整很难。另外,将切割后的芯片装入与产品封装体同样状态的封装体中进行测试时,封装体的结构也变的复杂,封装体的成本也将提高。
因此,在本发明一方面的目的是提供能够解决上述问题的测试装置、测试方法及制造方法。该目的通过权利要求范围中的独立权项所记载的特征组合而达成。另外,从属权利要求进一步规定了对本发明更有利的具体例。
发明内容
为了解决上述问题,在本发明的第1方式中,提供测试装置及测试方法,该测试装置是测试被测试器件的测试装置,其具有:测试用封装部,用于将被测试器件封装在测试用封装体中;以及测试部,用于测试被上述测试用封装体封装的上述被测试器件。
在本发明的第2方式中,提供制造器件的制造方法,该制造方法包括:切割阶段,从形成有多个器件的晶片切割出各上述器件;测试用封装阶段,把通过上述切割阶段切割出的各上述器件,分别封装在测试用封装体中;测试阶段,对已经封装在上述测试用封装体中的上述器件进行测试;卸载阶段,从上述测试用封装体取下测试完毕的上述器件;产品封装阶段,将从上述测试用封装体取下的上述器件,封装在产品封装体中。
另外,上述发明的概要,并未列举出本发明的全部必要技术特征,这些特征群的辅助结合也能够成发明。
附图说明
图1表示本实施方式涉及的器件制造***10的构成。
图2为在本实施方式涉及的器件制造***10中制造的被封装在测试用封装体中的封装器件的一个例子。
图3表示本实施方式涉及的器件制造***10的处理流程。
图4表示测试用封装部14的功能构成。
图5表示本实施方式涉及的测试用封装部14的处理流程。
图6表示从图5的阶段S21到阶段S24的测试用封装部14的动作的一个例子。
图7表示在图5的阶段S25的测试用封装部14动作的一个例子。
图8表示器件30的第1器件端子42和第1基板32的第1基板侧端子52的连接的一个例子。
图9表示从图5的阶段S26到阶段S32的测试用封装部14动作的一个例子。
图10表示在图5的阶段S33的测试用封装部14动作的一个例子。
图11表示器件30的第2器件端子44和第2基板34的第2基板侧端子56的连接的一个例子。
图12表示第1基板32的第1线路54和第2基板34的第3线路62的连接的一个例子。
图13表示通过端子球66连接器件30与第1基板32的连接例子。
图14表示测试用单元70的一个例子。
图15表示单元矩阵80的一个例子。
具体实施方式
下面通过发明的实施的方式说明本发明,不过,下面的实施方式并不限定权利要求的范围。同时,在实施方式中说明的特征组合并非全部为本发明所必须的。
图1表示本实施方式涉及的器件制造***10的构成。器件制造***10,通过形成有多个器件30的圆板状晶片,制造被封装的器件。器件制造***10,具有切割部12、测试用封装部14、测试部16、卸载部18和产品封装部20。
切割部12,从形成了具有电子电路的多个器件30的晶片上,切割成芯片状的器件30。测试用封装部14把被切割部12切割出的各器件30分别封装到测试用封装体中。
测试部16,测试作为被测试器件的被封装在测试用封装体中的器件30。作为一个例子,测试部16是测试半导体电路等的测试装置。
卸载部18,从测试用封装体取下测试完毕的器件30。产品封装部20,将从测试用封装体取下的器件30封装到产品封装体中。
图2表示测试用封装器件28的一个例子。测试用封装器件28,具有芯片状的器件30、第1基板32、第2基板34。
第1基板32,装载芯片状器件30。第2基板34,是挠性基板。第2基板34被重叠在第1基板32中的安装有器件30的面上,与第1基板32之间夹着器件30。
这样的封装器件28,因为在2个基板间收纳器件30,所以比芯片为单体的情况容易处理。比如,封装器件28,能够通过对形成了封装产品的器件进行测试的测试装置等来操作。
图3表示本实施方式涉及的器件制造***10的处理流程。首先,在阶段S11中,切割部12,从形成了多个器件30的晶片切割出各个芯片状的器件30。
然后,在阶段S12中,测试用封装部14,将在阶段S11切割的各个芯片状器件30单独封装在为每个器件30生成的测试用封装体中。作为一个例子,测试用封装部14,把器件30密封在测试用封装体中。
比如,测试用封装部14,如图2所示,抽吸第1基板32及第2基板34间的气体,该第1基板32和第2基板34中的至少一方是挠性的。将器件30密封在第1基板32及第2基板34之间。在本实施方式中,测试用封装部14使挠性的第2基板34相对于第1基板32及器件30真空吸附或减压吸附。
作为替换的一个例子,测试用封装部14,也可以利用张力使挠性的第2基板34相对于第1基板32推压,在第1基板32及第2基板34间夹持器件30。关于阶段S12的详细封装方法,在图4之后进一步进行说明。
然后,在阶段S13中,测试用封装部14,将被测试用封装体封装的器件30安装在为了将外部装置和器件30连接的测试用基板上。另外,如果外部装置,能直接与被测试用封装体封装的器件30进行收发信号的话,也可以不安装到测试用基板上。
然后,在阶段S14中,测试部16,借助测试用基板对器件30收发信号,测试被测试用封装体封装的器件30。在这种情况中,测试部16,也可以并行进行多个器件30的测试。这样,测试部16能够提高测试的容许量。
然后,在阶段S15中,卸载部18,从测试用封装体取下测试完毕的器件30。如果在第1基板32及第2基板34间密封有器件30,卸载部18,作为一个例子,对第1基板32及第2基板34间导入气体,而从测试用封装体上取下器件30。
同时,作为一个例子,卸载部18,从测试用封装体取下被判断为应该将在阶段S14中的测试结果产品化的器件30。并且,卸载部18,作为一个例子,废弃取下了器件30之后的测试用封装体。
然后,在阶段S16中,产品封装部20,把从测试用封装体取下的器件30封装在产品封装体中。产品封装部20,作为一个例子,把被判断为测试的结果应该产品化的器件30封装到产品封装体中。
同时,产品封装部20,作为一个例子,也可以在1个产品封装体中封装被单独测试后的2个以上的器件30。在该情况中,产品封装部20,也可以将从1个或2个以上的晶片切割出的2个以上的器件30进行3维安装。或者,产品封装部20,也可以将这样的2个以上的器件30安装在多片模块中,封装到产品封装体中。
如上所述,本实施方式涉及的器件制造***10,将从晶片切割出的各个器件30封装到测试用封装体中后进行测试。因此,器件制造***10能够将之前对未从晶片切割的器件30进行的测试,对芯片状态的器件30进行测试。由此,根据器件制造***10,能免除晶片测试,从而降低测试成本。
图4,表示测试用封装部14的功能构成。测试用封装部14,具有检测部22和生成部24和安装部26。
检测部22,检测出芯片状的器件30具有的器件端子的位置。检测部22,作为一个例子,包含握持装置36、摄像装置37和数据处理装置38。
握持装置36,进行吸附器件30的握持。摄像装置37,拍摄被握持装置36握持的器件30的表面。数据处理装置38,从被摄像装置37摄像而得到的摄像图像,检测出在器件30表面形成的器件端子的位置。
生成部24,在形成测试用封装体的基板中的、与被检测部22检测的器件端子对应的位置上,生成连接于器件端子的基板侧端子。并且,生成部24,作为一个例子,在形成测试用封装体的基板上,生成用于将外部的装置连接到该基板的外部端子。同时,生成部24,还生成连接外部端子和基板侧端子的线路。
生成部24,作为一个例子,包含印刷装置40。印刷装置40,对基板吹附导电材料,在基板上印刷所指定的图案。这样,印刷装置40,在基板上,能生成基板侧端子、外部端子及线路。安装部26,在基板上安装芯片状器件30,让器件端子和基板侧端子连接。
图5表示本实施方式的测试用封装部14的处理流程。图6表示从图5的阶段S21到S24的动作例子,图7表示在图5的阶段S25的动作例子。图8表示器件30与第1基板32的连接的一个例子。图9从图5的阶段S26到S32的动作例子。图10表示在图5的阶段S33的动作例子。图11及图12表示器件30、第1基板32及第2基板34的连接例子。
图5的流程,表示将在两面(第1面及第2面)具有器件端子的芯片状器件30,封装到测试用封装体中的流程。首先,在阶段S21中,比如,如图6所示,检测部22用握持装置36握持器件30。此时,握持装置36,进行从第2面一侧吸附器件30的握持。这样,握持装置36,能以使器件30露出第1面的状态进行握持。
然后,在阶段S22中,比如,如图6所示,检测部22,以将器件30握持后的状态,由摄像装置37拍摄器件30的第1面。并且,检测部22,通过数据处理装置38,从摄像装置37拍摄的图像中检测出在器件30的第1面形成的第1器件端子42的位置。
然后,在阶段S23中,比如,如图6所示,生成部24,通过印刷装置40,在第1基板32中的与器件30的第1器件端子42对应的位置,印刷连接到第1器件端子42的第1基板侧端子52图案。
然后,在阶段S24中,比如,如图6所示,生成部24,通过印刷装置40,在第1基板32上印刷使规定的位置与第1基板侧端子52之间导通的第1线路54的图案。第1线路54,是为了将第1器件端子42连接于被外部端子58连接的第2基板34上的线路图案的线路。
然后,在阶段S25中,比如,如图7所示,安装部26,在第1基板32安装器件30。在该情况中,安装部26,比如,如图8所示,使器件30的第1器件端子42和第1基板32的第1基板侧端子52接触而连接。这样,经由第1基板侧端子52,安装部26能够把第1基板32上形成的第1线路54和器件30的第1器件端子42电导通。
同时,在阶段S25中,安装部26,以维持在阶段S21的握持状态(即,不放开在阶段S21握持的器件30),在第1基板32上安装器件30。由此,相对于器件30第1面的握持装置36的位置,由于在检测时和安装时之间不偏离,所以安装部26能使第1器件端子42和第1基板侧端子52正确接触。
同时,在阶段S25中,为使在安装后能取下器件30,安装部26将器件30安装在第1基板32上。安装部26,作为一个例子,以在从第1基板32拉开器件30时,器件30不会被损坏的程度的粘着力粘贴器件30。
然后,在阶段S26中,比如,如图9所示,检测部22,通过握持装置36,握持被安装在第1基板32上的状态的器件30。此时,握持装置36,从第1基板32没安装器件30的一侧吸附并握持第1基板32。这样,握持装置36能够以器件30的第2面露出的状态对器件30握持。
然后,在阶段S27中,比如,如图9所示,检测部22,通过摄像装置37,以器件30被安装在第1基板32上的状态拍摄被握持后的器件30的第2面侧。并且,检测部22,通过数据处理装置38,从摄像装置37拍摄的图像中,检测出被形成在器件30的第2面侧的第2器件端子44的位置。然后,在阶段S28中,检测部22,通过数据处理装置38,从摄像装置37拍摄的图像中,检测出印刷到第1基板32上的第1线路54的位置。
然后,在阶段S29中,比如,如图9所示,生成部24通过印刷装置40,在第2基板34的器件30的第2器件端子44对应的位置,印刷连接到第2器件端子44的第2基板侧端子56的图案。然后,在阶段S30中,比如,如图9所示,生成部24,通过印刷装置40印刷将外部装置连接在第2基板34上的外部端子58的图案。
作为一个例子,外部端子58被贯通第2基板34的贯通线路连接。由此,外部端子58,能够从与印刷了第2基板34上的第2基板侧端子56的面相反的面一侧将外部装置连接到第2基板34上。
同时,外部端子58,也可以预先在第2基板34上设置。此时,不实施阶段S30的处理。在本实施方式中,外部端子58,预先被设置在第2基板34上。外部端子58是能够从第2基板34的上面及底部两者连接的贯通的端子。
然后,在阶段S31中,比如,如图9所示,生成部24,通过印刷装置40,印刷外部端子58和第2基板侧端子56之间的第2线路60的图案。然后,在阶段S32中,比如,如图9所示,生成部24,通过印刷装置40,在第2基板34上印刷与被第1基板32的第1器件端子42连接的第1线路54对应的位置和外部端子58之间的第3线路62的图案。印刷装置40,作为一个例子,印刷与第1线路54对应的位置和没被第2线路60连接的外部端子58间的第3线路62的图案。
再者,多个外部端子58的配置间隔,比器件30上的第1器件端子42及第2器件端子44的配置间隔还宽。这样,外部装置,能容易地连接到第2基板34。
然后,在阶段S33中,比如,如图10所示,安装部26,将第2基板34安装到安装有器件30的第1基板32上。更详细而言,安装部26,通过在第1基板32的安装有器件30的面重叠第2基板34,在第1基板32及第2基板34间夹持器件30,让第1基板32及第2基板34连接器件30。并且,安装部26,在第1基板32和第2基板34间密封器件30。
比如,如果第1基板32是挠性基板,则安装部26,抽吸第1基板32及第2基板34间的气体,在第1基板32及第2基板34间密封器件30。再有,比如,安装部26,利用张力将挠性的第2基板34对另一方的第1基板32推压,将器件30夹在第1基板32及第2基板34间。
并且,在阶段S33中,安装部26,如图11所示,使器件30的第2器件端子44和第2基板34的第2基板侧端子56接触并连接。这样,安装部26,能够将第2基板34上形成的外部端子58和器件30的第2器件端子44通过第2基板侧端子56及第2线路60电导通。
同时,进一步在阶段S33中,安装部26,如图12所示,使第1基板32中的第1线路54和第2基板34中的第3线路62接触连接。这样,安装部26,将第2基板34上形成的外部端子58和器件30的第1器件端子42,通过第3线路62、第1线路54及第1基板侧端子52电导通。
同时,在阶段S33中,安装部26,以维持在阶段S26的握持状态(即不放开在阶段S26握持的器件30),将器件30安装在第2基板34上。这样,相对于器件30的第2面的握持装置36的位置,在检测时和安装时之间不偏离,因此安装部26,能正确地使第2器件端子44及第2基板侧端子56,及使第1线路54及第3线路62相接触。
同时,在阶段S33中,安装部26,为使在安装后能取下器件30,而将器件30安装在第2基板34上。安装部26,作为一个例子,使用在从第2基板34拉开器件30时,不使器件30损坏的程度的粘着力粘结。
如上所述,测试用封装部14,能够制造测试用封装器件28,该测试用封装器件28具有器件30、搭载器件30的第1基板32、挠性的第2基板34,第2基板34在第1基板32上的安装了器件30的面上重叠、其与第1基板32之间夹持有器件30。即,测试用封装部14具有作为制造被封装在测试用封装体中的器件30的制造装置的功能。
并且,测试用封装部14,能够封装器件30,以使在测试装置等上能容易地处理器件30。进一步地,测试用封装部14,经由形成测试用封装体的第1基板32及第2基板34,从测试装置对器件30收发信号。这样,通过测试用封装部14,能在进行产品封装之前通过测试装置对从晶片切割后得到的器件进行检测。
图13,表示借助端子球66来连接器件30和第1基板32的连接例。在生成第1基板侧端子52时,生成部24,可以在第1基板32中的与第1器件端子42对应的位置,排列作为第1基板侧端子52的导电性端子球66。
这样的端子球66,在将器件30安装在第一基板32上时,被夹在器件30和第1基板32之间,作为第1基板侧端子52而发挥作用。端子球66,作为一个例子,可以是专利3140995号所示的球状的衬垫。生成部24,通过利用这样的端子球66生成第1基板侧端子52,可以确实将器件30和第1基板32之间导通。
同时,同样地,安装部26,可以在与第2基板34的第2器件端子44对应的位置,排列第2基板侧端子56的端子球66。这样,生成部24,通过器件30被安装在第2基板34上,能在第2基板34上面形成第2基板侧端子56。
图14,表示测试用单元70一个例子。测试用封装部14,把器件30封装在测试用封装体中之后,将被封装在测试用封装体内的器件30安装在测试用板72上,生成测试用单元70。作为一个例子,测试用单元70,包括已被封装在测试用封装体中的器件30和测试用板72,以及至少1个温度控制部74。
测试用板72,与测试用封装体的外部端子58(本例中,第2基板34具有的外部端子58)电连接。测试用板72,是为了在外部的测试装置和器件30之间收发信号的基板。作为一个例子,在测试用板72上设置对器件30做信号输入输出的电路及与外部的测试装置做信号输入输出的电路等的测试电路76。
温度控制部74,是为了将测试用封装体内的器件30控制在规定的温度的加热或是冷却部件。作为一个例子,测试用单元70,包括以夹隔器件30的方式设置的2个温度控制部74。由此,温度控制部74,能使器件30全体维持在指定温度中。这样的测试用单元70,能使测试装置和器件30的连接等更容易。
图15,表示单元矩阵80的一个例子。单元矩阵80,具有被组合为3维的矩阵状的多个测试用单元70。通过对每个将多个测试用单元70这样组合的单元矩阵80,进行搬运、老化处理、测试,能使器件30的处理容易,并且提高测试的吞吐量。
上面利用实施方式说明了本发明,但本发明的技术范围并不限定于上述实施方式所记载的范围内。熟悉本技术者明白,可对上述实施方式进行各种变更或改良。由权利要求的记载可知,该进行各种变更或改良的方式也可包含于本发明的技术范围内。
应该注意的是,在权利要求、说明书和在附图中表示的装置、***、程序,和在方法中的动作、次序、步骤和阶段等的各种处理的执行顺序,只要没有特别注明“比...先”、“在...之前”等,或者只要不是后面的处理必须使用前面的处理的输出,就可以以任意顺序实施。有关权利要求、说明书和附图中的动作流程,为了说明上的方便,说明中使用了“首先”、“其次”等字样,但即使这样也不意味着以这个程序实施是必须的条件。
附图标记说明
10器件制造***,12切割部,14测试用封装部,16测试部,18卸载部,20产品封装部,22检测部,24生成部,26安装部,28封装器件,30器件,32第1基板,34第2基板,36握持装置,37摄像装置,38数据处理装置,40印刷装置,42第1器件端子,44第2器件端子,52第1基板侧端子,54第1线路,56第2基板侧端子,58外部端子,60第2线路,62第3线路,66端子球,70测试用单元,72测试用板,74温度控制部,76测试电路,80单元矩阵
Claims (11)
1.一种测试装置,用于测试被测试器件,其特征在于其具有:
测试用封装部,用于将被测试器件封装在测试用封装体中;
测试部,对已经被封装在上述测试用封装体中的上述被测试器件进行测试。
2.根据权利要求1所述的测试装置,其特征在于还包括切割部,从形成有多个上述被测试器件的晶片上,切割出各上述被测试器件,
上述测试用封装部,将通过上述切割部切割出来的各上述被测试器件封装在上述测试用封装体中。
3.根据权利要求2所述的测试装置,其特征在于还包括:
卸载部,从上述测试用封装体中取下测试完毕的上述被测试器件;
产品封装部,将从上述测试用封装体中取下的上述被测试器件封装在产品封装体中。
4.根据权利要求3所述的测试装置,其特征在于:
上述测试用封装部,将上述被测试器件封装在对各上述被测试器件形成的上述测试用封装体中;并且
上述卸载部,将取下了上述被测试器件后的上述测试用封装体废除。
5.根据权利要求3或4所述的测试装置,其特征在于:
上述产品封装部,将根据测试结果被判断为应该产品化的上述被测试器件封装到产品封装体中。
6.根据权利要求3至5中的任何一项所述的测试装置,其特征在于:
上述产品封装部,将被单独测试的2个以上上述被测试器件封装在1个上述产品封装体中。
7.根据权利要求6所述的测试装置,其特征在于:
上述产品封装部,将从1个或2个以上的晶片切割出来的2个以上上述被测试器件,进行三维安装或安装到多晶片模块中之后,封装在上述产品封装体中。
8.根据权利要求1到7中的任何一项所述的测试装置,其特征在于:
上述测试用封装部,将上述被测试器件密封在上述测试用封装体内。
9.根据权利要求1到8中的任何一项所述的测试装置,其特征在于上述测试用封装部包括:
检测部,检测出未封装的上述被测试器件的器件端子的位置;
生成部,在基板上的与上述器件端子对应的位置上,生成连接上述器件端子的基板侧端子;以及
安装部,将上述被测试器件安装在上述基板上,使上述器件端子和上述基板侧端子连接。
10.一种测试方法,是测试被测试器件的测试方法,所述方法包括:
测试用封装阶段,将上述被测试器件封装在测试用封装体中;
测试阶段,对已被封装在上述测试用封装体中的上述被测试器件进行测试。
11.一种制造方法,是制造器件的制造方法,所述方法包括:
切割阶段,从形成有多个上述器件的晶片切割出各上述器件;
测试用封装阶段,把通过上述切割阶段切割出的各上述器件,分别封装在测试用封装体中;
测试阶段,对已经封装在上述测试用封装体中的上述器件进行测试;
卸载阶段,从上述测试用封装体取下测试完毕的上述器件;
产品封装阶段,将从上述测试用封装体取下的上述器件,封装在产品封装体中。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009080606 | 2009-03-27 | ||
JP2009-080606 | 2009-03-27 | ||
PCT/JP2010/000220 WO2010109740A1 (ja) | 2009-03-27 | 2010-01-18 | 試験装置、試験方法および製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102362188A true CN102362188A (zh) | 2012-02-22 |
Family
ID=42780442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010800134773A Pending CN102362188A (zh) | 2009-03-27 | 2010-01-18 | 测试装置、测试方法及制造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8652857B2 (zh) |
JP (1) | JPWO2010109740A1 (zh) |
KR (1) | KR101350499B1 (zh) |
CN (1) | CN102362188A (zh) |
TW (1) | TW201035572A (zh) |
WO (1) | WO2010109740A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101150762B1 (ko) * | 2011-10-19 | 2012-06-08 | 실리콘밸리(주) | 반도체소자 테스트용 콘텍트 제조방법 |
JP6011962B2 (ja) * | 2012-08-30 | 2016-10-25 | 国立研究開発法人産業技術総合研究所 | パターン印刷装置、パターン印刷方法、および試験装置 |
KR101332313B1 (ko) * | 2012-09-27 | 2013-12-10 | 주식회사 에스에이티 | 웨이퍼 칩 테스트용 프로브 카드를 구비한 프로버 및 이의 작동방법 |
US8466705B1 (en) | 2012-09-27 | 2013-06-18 | Exatron, Inc. | System and method for analyzing electronic devices having a cab for holding electronic devices |
JP7025012B2 (ja) * | 2018-04-19 | 2022-02-24 | 株式会社Soken | 電子部品の特性検出装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09197007A (ja) * | 1995-12-29 | 1997-07-31 | Texas Instr Inc <Ti> | 半導体ダイを仮パッケージする方法 |
CN1176625A (zh) * | 1995-02-28 | 1998-03-18 | 三星电子株式会社 | 输送引线框的方法和装置及用这种方法和装置的在线*** |
CN1477690A (zh) * | 2002-08-21 | 2004-02-25 | 南茂科技股份有限公司 | 复数个半导体封装结构的测试方法 |
CN1873941A (zh) * | 2005-06-02 | 2006-12-06 | 富士胶片株式会社 | 半导体器件的制造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE9100597D0 (sv) * | 1991-03-01 | 1991-03-01 | Carlstedt Elektronik Ab | Kapsel foer vlsi-wafer |
DE69529501T2 (de) * | 1994-04-18 | 2003-12-11 | Micron Technology, Inc. | Verfahren und vorrichtung zum automatischen positionieren elektronischer würfel in bauteilverpackungen |
KR100270888B1 (ko) | 1998-04-08 | 2000-12-01 | 윤종용 | 노운 굿 다이 제조장치 |
US20050224978A1 (en) * | 2002-06-24 | 2005-10-13 | Kohichiro Kawate | Heat curable adhesive composition, article, semiconductor apparatus and method |
US6984996B2 (en) * | 2003-05-01 | 2006-01-10 | Celerity Research, Inc. | Wafer probing that conditions devices for flip-chip bonding |
JP4537702B2 (ja) * | 2003-12-26 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4187718B2 (ja) | 2004-12-20 | 2008-11-26 | 松下電器産業株式会社 | プローブカード |
TWI269454B (en) | 2005-05-25 | 2006-12-21 | Ind Tech Res Inst | Flexible package structure and applications thereof |
US20080185705A1 (en) * | 2005-12-23 | 2008-08-07 | Tessera, Inc. | Microelectronic packages and methods therefor |
US20090261462A1 (en) * | 2008-04-16 | 2009-10-22 | Jocel Gomez | Semiconductor package with stacked die assembly |
-
2010
- 2010-01-18 KR KR1020117020329A patent/KR101350499B1/ko active IP Right Grant
- 2010-01-18 WO PCT/JP2010/000220 patent/WO2010109740A1/ja active Application Filing
- 2010-01-18 JP JP2011505818A patent/JPWO2010109740A1/ja not_active Withdrawn
- 2010-01-18 CN CN2010800134773A patent/CN102362188A/zh active Pending
- 2010-02-02 TW TW099103039A patent/TW201035572A/zh unknown
-
2011
- 2011-08-12 US US13/208,350 patent/US8652857B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1176625A (zh) * | 1995-02-28 | 1998-03-18 | 三星电子株式会社 | 输送引线框的方法和装置及用这种方法和装置的在线*** |
JPH09197007A (ja) * | 1995-12-29 | 1997-07-31 | Texas Instr Inc <Ti> | 半導体ダイを仮パッケージする方法 |
CN1477690A (zh) * | 2002-08-21 | 2004-02-25 | 南茂科技股份有限公司 | 复数个半导体封装结构的测试方法 |
CN1873941A (zh) * | 2005-06-02 | 2006-12-06 | 富士胶片株式会社 | 半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201035572A (en) | 2010-10-01 |
US20120214261A1 (en) | 2012-08-23 |
KR101350499B1 (ko) | 2014-01-16 |
US8652857B2 (en) | 2014-02-18 |
KR20110111521A (ko) | 2011-10-11 |
JPWO2010109740A1 (ja) | 2012-09-27 |
WO2010109740A1 (ja) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5374678B2 (ja) | 半導体アセンブリ、積層された半導体デバイスならびに半導体アセンブリおよび積層された半導体デバイスの製造方法 | |
US9030223B2 (en) | Test carrier | |
JP5079493B2 (ja) | マルチ・チップ・モジュールの製造方法 | |
CN102362188A (zh) | 测试装置、测试方法及制造方法 | |
US8789263B2 (en) | Carrier disassembling apparatus and carrier disassembling method | |
EP1333502A3 (en) | Surface-mount package for an optical sensing device and method of manufacture | |
KR20150010209A (ko) | 유연 집적회로 소자 패키지의 제조 방법 | |
CN103579171B (zh) | 半导体封装件及其制造方法 | |
CN102362187A (zh) | 制造装置、制造方法及封装器件 | |
CN106229271A (zh) | 一种dip多芯片封装引线框及其封装方法 | |
US20110110058A1 (en) | Board on chip package substrate and manufacturing method thereof | |
JP5616047B2 (ja) | 製造装置、試験装置、製造方法および集積回路パッケージ | |
US8970243B2 (en) | Test carrier and board assembly | |
JP2011521265A (ja) | 高温セラミックダイパッケージおよびdutボードソケット | |
JPH08148533A (ja) | 半導体ウェハの試験装置及び試験方法 | |
CN114184653A (zh) | 一种气体传感器及其封装方法 | |
CN105390517B (zh) | 摄像头模组的测试方法及测试装置 | |
CN214477392U (zh) | 一种半导体器件堆叠封装结构 | |
Youssef et al. | Embedded Power GaN Components inside a PCB for space applications | |
TWI475231B (zh) | 多軸加速度感測裝置與相關製作方法 | |
JPH10213627A (ja) | チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法 | |
TWI250602B (en) | Method for testing a substrate and a common clamp used for the method | |
US20070161153A1 (en) | Method for fabricating a flip chip system in package | |
KR20200046563A (ko) | 이방성 도전 필름을 이용한 반도체 소자의 검사 방법 | |
US20060113654A1 (en) | Package of a semiconductor device with a flexible wiring substrate and method for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20120222 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |