CN102354537B - 一种相变存储器芯片测试方法 - Google Patents

Abstract

本发明公开了一种相变存储器芯片测试方法及***。所述的相变存储器芯片测试方法能准确的测量相变存储器芯片的读写电路、选通电路、寻址能力、随机读写、抗串扰能力、初值检测和寻找合适擦写脉冲参数；所述的测试***是由主控计算机，控制软件、下位机微控器、数字I/O采集卡、多功能测试卡、脉冲信号发生器、芯片接口电路、限流稳压电源和转换连接部件组成。主控计算机与下位机微控器相连，数字I/O采集卡和多功能测试卡相连，数字I/O采集卡与脉冲信号发生器和芯片接口电路相连。下位机微控器I/O端口与芯片接口电路相连，脉冲信号发生器与芯片接口电路相连，多功能测试卡与芯片接口电路相连；通过调用相应的测试模块完成相变存储器芯片的功能测试。

Description

一种相变存储器芯片测试方法

技术领域

本发明属于微纳电子学技术领域，具体涉及相变存储器芯片的测试方法及其***。 

背景技术

相变存储器(PCRAM)是基于奥弗辛斯基效应的元件，其最为核心的是以硫属化合物为基础的相变材料。PCRAM的存储介质在热诱导作用下可实现非晶体状态和晶体状态之间的可逆转变，存储介质处于非晶体状态和晶体状态时会呈现出不同的光学特性和电阻特性，于是非晶体状态和晶体状态可以分别用来代表“0”和“1”来存储数据。然而只有在微米甚至纳米尺度的情况下，硫属化合物材料相变所需要的功耗才能大大降低，因此虽然在1968年Stanford R.Ovshinsky在Physical Review Letters中就已经报道了硫属化合物(Ge₁₀Si₁₂As₃₀Te₄₈)材料，在电场激发下具有高、低阻值之间的转变现象，直到最近十几年微电子行业发展到微米和纳米尺度时，工业化相变存储器芯片才被提上日程。 

自2001年之后，英特尔、三星、意法半导体、飞利浦、国际商业机器公司、日立、东芝、惠普、松下、等大公司投入大量的人力、物力和财力展开PCRAM的可制造性和商业化推进的研究工作。2008年2月，Intel与意法半导体向客户提供PCRAM原型样片，2009年5月，三星向客户提供PCRAM原型样片，2009年9月，三星向客户提供60nm PCRAM批量技术。国内的主要研究单位有中国科学院上海微***与信息技术研究所、复旦大学、上海交通大学。目前，国内的相变存储器研究已进入芯片设计与制备阶段，为推进相变存储器的产业化进程，相变存储器芯片的测试是其进程中的一个非常重要的环节。中国发明专利“一种相变随机存储器”(公开号 CN101740121A，公开日2010-06-16)详细介绍了一种能够实现存储单元的随机选择，以及电阻值和电平信号间的有效可逆转换的相变随机存储器，它包括存储单元阵列、字线译码器、逻辑控制模块、写入模块、读出模块和输入输出端口控制模块。因相变存储芯片采用一种新型的相变材料作为基本存储介质，目前仍处于研发阶段，国内外尚无标准化的相变存储芯片测试方法和测试***。 

发明内容

本发明的目的在于提供一种相变存储器芯片的测试方法，该测试方法能满足一种新型存储器相变存储器的功能测试需求，并具有高的测试效率；本发明还提供了实现该方法的***。 

本发明提供的一种相变存储器芯片测试方法，其特征在于，该方法包括下述步骤： 

第1步首先检测相变存储器芯片各电源引脚之间的电阻，判断电源引脚之间是否有短路情况发生，如果短路，转入第4步，否则，进入第2步； 

第2步对读电路模块和写电路模块进行测试： 

测试读电路模块：在读电路偏置调节端口接电位器，并用可调电阻代替相变存储器芯片中的存储单元接入相变存储器读电路模块；首先调节电位器电阻值的大小，改变可调电阻的值，测量读电路输出端口的电压值，记录数据，得到不同电位器电阻值下可调电阻值与读电路输出端口电压值的关系曲线，将曲线与仿真结果进行比较，若得到的曲线与仿真结果和设计值不一致，则结束测试读电路模块过程；若曲线与设计值一致，根据实际相变存储器芯片内存储单元的高、低阻值来设定读电路偏置调节端口的电阻值； 

测试写电路模块：在擦、写脉冲幅值调节端口分别接上可调电阻，设置脉冲输出类型为写或擦脉冲，调节写或擦脉冲幅值调节端口处可调电阻值的大小，测量写或擦脉冲输出端口的电流值，得到写或擦脉冲幅值调节电阻与写或擦脉冲电流幅值的对应关系曲线，将曲线与仿真结果进行比较，若得到的曲线与仿真结果和设计值不一致，则结束测试写电路模块过程； 若曲线与设计值相符合，依曲线根据相变存储器芯片内存储单元所需实际擦写电流的大小设置写或擦脉冲幅值调节电阻； 

第3步对相变存储器芯片的下述能力进行测试： 

选通能力和擦写能力测试：首先将相变存储器芯片内各地址单元所对应数据的全初始化为“0”，随机指定相变存储器芯片中的某一个地址A，读取该地址单元所存储的数据，对其进行写“1”操作，读取该相变存储器芯片所有地址单元存储的数据；若只有地址A对应的单元数据为“1”，其余为“0”说明相变存储器选通能力正常、擦写功能正常；若有物理位置非紧邻A的地址单元数据为“1”，说明相变存储器选通能力不正常、擦写功能正常；若有物理位置紧邻A的地址单元数据为“1”，结合抗串扰能力测试结果，判断相变存储器的选通能力，若抗串扰能力测试结果显示对芯片某一单元进行操作时不会对相邻单元产生影响，说明选通地址时误选了其余地址，否则重复此过程，若重复测试时结果一致，说明选址错误，若每次测试结果不完全一致，认为错误由串扰造成，选通功能无故障，芯片存储信息不可靠；若所有地址都不为“1”，更换地址，再次进行写“1”操作，读取所有地址单元存储的数据，若依然全为“0”，说明选通电路不正常，结束选通能力和擦写能力测试过程； 

相变存储器芯片的随机读写能力测试：初始化芯片各行地址所对应的行单元为其行地址数值，然后连续读出任一指定行地址前后行地址处的数据，将行地址和读出数据保存，通过比较行地址和读出数据是否一致来判断相变存储器芯片的随机读写能力，若一致说明随机读写功能正常，若不一致，说明随机读写功能不正常； 

抗串扰能力测试：对芯片中的任一单元进行读、擦、写操作的同时，在每一步操作之后均读出与其物理位置相邻单元的存储信息，将测试结果保存，通过比较每一步读出后的电阻值即能够判断芯片的抗串扰能力；对任一单元操作前后，读取相邻单元的存储信息，根据存储信息的变化程度，来标定芯片的抗串扰能力； 

第4步结束。 

本发明提供的一种相变存储器芯片的测试***，其特征在于，该***包括主控计算机、数字IO采集卡、脉冲信号发生器、多功能测试卡、下位机微控器、转换连接部件、芯片接口电路和限流稳压电源； 

主控计算机通过串行通讯接口与下位机微控器相连，主控计算机通过PCI总线使数字I/O采集卡和多功能测试卡相连，数字I/O采集卡通过接口总线与脉冲信号发生器和芯片接口电路相连；下位机微控器通过地址总线将下位机微控器I/O端口与芯片接口电路相连，脉冲信号发生器与转换连接部件相连，多功能测试卡与转换连接部件相连，转换连接部件与芯片接口电路相连； 

主控计算机通过串行通讯接口与下位机微控器通讯，控制下位机微控器对芯片接口电路输入或读取数据；通过控制数字I/O采集卡与脉冲信号发生器通讯，初始化脉冲信号发生器，触发产生所需脉冲；通过多功能测试卡采集芯片接口电路上的模拟信号。 

下位机微控器通过串行通讯接口与主控计算机通讯执行相关操作，将地址数据处理后经IO端口传送到芯片接口电路，发送地址确认或异常报警信息到主控计算机，控制显示部件指示当前***状态； 

数字I/O采集卡用于对脉冲信号发生器进行脉冲电压和脉冲宽度初始化操作和提供脉冲输出触发信号，对相变存储芯片施加片选、读使能、写使能等控制信号； 

多功能测试卡检测相变存储器芯片中具有引出焊盘的单元在读擦写操作之后的电阻，检测相变存储器芯片数字I/O端口为高电平、低电平或高阻态时分别对应的电压，检测相变存储器芯片读、写电路在使能时所对应的输出电流； 

脉冲信号发生器用来为相变存储器芯片提供擦写脉冲和为相变存储器芯片中的引出单元提供操作脉冲； 

芯片接口电路提供相变存储器芯片与测试***的连接接口； 

限流恒压源为***提供电源，并在测试芯片出现电流超出额定值时截止输出，保护相变存储器芯片测试***和测试样片； 

转换连接部件包括二个输入端口和一个输出端口，其中脉冲激励信号输入端口通过一电容与输出端口相连，测试信号输入端口通过一电感与输出端口相连，实现脉冲激励信号与测试信号的合并。 

本发明方法首先检测相变存储器芯片各电源引脚之间的电阻，判断电源引脚之间是否有短路情况发生，如果短路，测试结束，否则，对读电路模块和写电路模块进行测试；然后进行选通能力和擦写能力测试；接着选择性的进行相变存储器芯片的随机读写能力测试，初值检验和抗串扰能力测试。该测试方法简单直观，且易于实现自动化测试，具有较高的灵活性，因而具有很高的测试效率 

本发明同时提供的实现上述测试方法所需的相变存储器芯片测试***，能准确的测量相变存储器芯片的写电路、读电路、选通电路、寻址能力、随机读写、抗串扰能力和单元故障检测，可用来扫描相变存储器芯片的初始状态，从而能对相变存储器芯片功能进行整体的评估。该测试***可利用现有仪器搭建或集成模块组建，成本低廉，适用于相变存储器芯片研发阶段的测试。 

附图说明

图1是擦写脉冲过程流程图； 

图2是端口检测过程流程图； 

图3是相变存储器芯片测试***的整体结构图； 

图4是相变存储器芯片测试***主控程序整体流程图； 

图5是相变存储器芯片阵列结构示意图； 

图6是一种1Mbit相变存储器芯片逻辑结构图； 

图7是读电路模块的测试结果； 

图8是写电路模块的测试结果； 

图9是端口测试的实例结果。 

具体实施方式

本发明提供的测试方法包括下述过程： 

(1)首先检测相变存储器芯片各电源引脚之间的电阻，以判断电源引 脚之间是否有短路情况发生，如果短路，转入步骤(8)，否则，进入步骤(2)； 

一般而言，如果所测得的电阻值偏小(如小于100欧姆)，就认为该待测相变存储器芯片电源管脚之间发生了短路。 

(2)对读电路模块和写电路模块进行测试 

测试读电路模块：验证相变存储器芯片读电路能随着加入的可调电阻值的变化而输出高或低的逻辑电平，具体测试方法为在读电路偏置调节端口接电位器，并用可调电阻代替相变存储器芯片中的存储单元接入相变存储器读电路模块。首先调节电位器电阻值的大小，改变可调电阻的值，测量读电路输出端口的电压值，记录数据，得到不同电位器电阻值下可调电阻值与读电路输出端口电压值的关系曲线，将曲线与仿真结果进行比较，若得到的曲线与仿真结果和设计值不一致，则结束测试读电路模块过程；若曲线与设计值相符合，根据实际相变存储器芯片内存储单元的高、低阻值来设定读电路偏置调节端口的电阻值。 

测试写电路模块：验证相变存储器芯片写电路能在外部脉冲作用下产生所需的脉冲电流，具体测试方法为在擦、写脉冲幅值调节端口分别接上可调电阻，设置脉冲输出类型为写(擦)脉冲，调节写(擦)脉冲幅值调节端口处可调电阻值的大小，测量写(擦)脉冲输出端口的电流值，得到写(擦)脉冲幅值调节电阻与写(擦)脉冲电流幅值的对应关系曲线，将曲线与仿真结果进行比较，若得到的曲线与仿真结果和设计值不一致，则结束测试写电路模块过程；若曲线与设计值相符合，依曲线根据相变存储器芯片内存储单元所需实际擦写电流的大小设置写(擦)脉冲幅值调节电阻。 

读电路模块和写电路模块的测试顺序可以互换。 

(3)在读写电路均正常情况下，测试相变存储器芯片选通能力和擦写能力，具体测试方法为：首先将相变存储器芯片内各地址单元所对应数据的全初始化为“0”，随机指定相变存储器芯片中的某一个地址A，读取该地址单元所存储的数据，对其进行写“1”操作，读取该相变存储器芯片所有地 址单元存储的数据；若只有地址A对应的单元数据为“1”，其余为“0”说明相变存储器选通能力正常、擦写功能正常；若有物理位置非紧邻A的地址单元数据为“1”，说明相变存储器选通能力不正常、擦写功能正常；若有物理位置紧邻A的地址单元数据为“1”，擦写功能正常，并需结合步骤(7)中的抗串扰测试结果，判断相变存储器的选通能力，若抗串扰能力测试结果显示对芯片某一单元进行操作时不会对相邻单元产生影响，说明选通地址时选择了其余地址，否则重复此过程，若每次结果一致，说明选址错误，若每次结果不完全一致，认为选通功能无故障，但芯片存储信息不可靠；若所有地址读取的数值都不为“1”，则更换地址，再次进行写“1”操作，读取所有地址单元存储的数据，若依然全为“0”，说明选通电路不正常，转入步骤(8)。 

(4)寻找合适的擦写脉冲，该测试过程如图1所示，首先选中相变存储器芯片内对应为外部擦写脉冲的存储阵列，施加擦写脉冲，向任一地址按位间隔写入“0”、“1”，然后读取相变存储器IO端口数据并保存，若读出数据与写入数据相同，选择下一个地址；若读出数据与写入数据不同，固定脉冲宽度(不小于1纳秒)，将脉冲幅度从设定最小值(不大于1伏)开始以不大于0.5伏的步进逐步递增，重复上述的数据写入、读取和比较的过程，直到写入数据与读出数据相同或增加后的脉冲幅度大于5伏中止；若中止时，写入数据与读出数据相同，用同样幅度的脉冲写入不同的数值，再次读取数值，若写入数值与读出数值相同，说明此时的脉冲幅值和宽度为合适的脉冲参数，若不同，增加脉冲宽度，；若停止时脉冲幅度大于5伏，写入数据与读出数据依然不同，增加脉冲宽度，增量不大于10纳秒，重复上述脉冲幅度递增测试过程，若在增加脉冲宽度后的测试过程中，脉冲宽度大于200纳秒，写入数据与读出数据依然不同，标示对该单元的操作为失败，跳到下一地址单元重复上述测试过程。以上每次保存的测试数据包括测试次数，测试区域，单元地址，端口写入数据，端口读出数据。 

(5)测试相变存储器芯片各单元的初值，测试控制流程如图2所示，从相变存储器的初始地址处开始，判断当前地址是否对应为外部脉冲擦写 地址，若是，读取该地址处电阻；若不是，则读取芯片IO端口值，保存测试数据，将地址加1，重复上述判断过程，遍历所有地址后结束此步骤。 

(6)相变存储器芯片的随机读写测试，方法为首先初始化芯片各行地址所对应的行单元为其行地址数值，然后连续读出任一指定行地址前后行地址处的数据，将行地址和读出数据保存，通过比较行地址和读出数据是否一致来判断相变存储器芯片的随机读写能力，若一致说明随机读写功能正常，若不一致，说明随机读写功能不正常。 

(7)串扰测试方法为选中芯片指定的行与列，对该单元进行读擦写操作的同时，在每一步操作之后均读出与其物理位置相邻单元的存储信息，将测试结果保存，通过比较每一步读出后的电阻值即可判断芯片的抗串扰能力。对任一单元操作前后，读取相邻单元的存储信息，根据存储信息的变化程度，来标定芯片的抗串扰能力。 

步骤(4)至(7)之间的各步骤的顺序可以互换，并且步骤(4)和步骤(5)不是必须的，可以根据待测试的相变存储器芯片的具体特点，选择是否进行相应的测试。 

(8)结束。 

下面结合附图说明实现本发明方法的测试***的结构。 

如图3所示，本发明提供的相变存储器芯片测试***包括主控计算机101、数字IO采集卡102、脉冲信号发生器103、多功能测试卡104、下位机微控器105、转换连接部件106、芯片接口电路107和限流稳压电源109。 

主控计算机101通过串行通讯接口与下位机微控器105相连，主控计算机101通过PCI总线使数字I/O采集卡102和多功能测试卡104相连，数字I/O采集卡102通过接口总线与脉冲信号发生器103和芯片接口电路107相连。下位机微控器105通过地址总线将下位机微控器I/O端口与芯片接口电路107相连，脉冲信号发生器103通过高频电缆与转换连接部件106相连，多功能测试卡104通过无损电缆与转换连接部件106相连，转换连接部件106与芯片接口电路107相连。 

***各模块在主控计算机101上的控制软件的控制下协同工作，主控 计算机101通过串行通讯接口与下位机微控器105通讯，控制下位机微控器105对芯片接口电路107输入或读取数据；通过控制数字I/O采集卡与脉冲信号发生器103通讯，初始化脉冲信号发生器103，触发产生所需脉冲；通过多功能测试卡104采集芯片接口电路107上的模拟信号。 

主控计算机101为用户提供操作界面和程序编辑接口，主要是通过控制软件实现命令的发送和数据的采集处理，以控制下位机微控器105、多功能测试卡104，数字I/O采集卡和脉冲信号发生器103协同工作，实现对相变存储芯片的功能测试和数据评估。其中控制软件的整体流程如图4所示，其可调用的测试模块包括选通电路测试模块、写电路测试模块、读电路测试模块、端口检验模块，寻找擦写脉冲模块，寻址验证模块，串扰测试模块，随机读写模块，阵列故障检测模块。 

下位机微控器105，为拥有可编程可擦除存储器和32位数字I/O接口的微处理器，可通过上位机编程设置或修改内部程序以与上位机不同测试模块协同工作。其功能为通过串行通讯接口与主控计算机101通讯执行相关操作，如接收来自上位机的地址信息，将地址数据处理后经IO端口传送到芯片接口电路107，发送地址确认或异常报警信息到主控计算机101，控制数码管和液晶显示部件指示当前***状态。 

数字I/O采集卡102功能是通过通用PCI接口与主控计算机101通讯，对脉冲信号发生器103进行脉冲电压和脉冲宽度初始化操作和提供脉冲输出触发信号，对相变存储芯片施加片选、读使能、写使能等控制信号。 

多功能测试卡104用来测试相变存储芯片上相关引脚处的电阻，电压或电流。其功能是检测相变存储器芯片中具有引出焊盘的单元在读擦写操作之后的电阻，检测相变存储器芯片数字I/O端口为高电平、低电平或高阻态时分别对应的电压，检测相变存储器芯片读、写电路在使能时所对应的输出电流。 

脉冲信号发生器103用来为相变存储器芯片提供擦写脉冲和为相变存储器芯片中的引出单元提供操作脉冲，其特征在于可产生单通道或具有可编程时间间隔的双通道脉冲信号，脉冲信号可以是单一脉冲或连续脉冲。 

芯片接口电路107提供相变存储器芯片与测试***的连接接口，其特征在于该接口电路所提供的数据总线和地址总线能在5V、3.3V、1.8V标准逻辑电平之间任意转换。 

限流 稳压 电 源109是为***提供电源，并在测试芯片出现电流超过阈值时截止输出，保护相变存储器芯片测试***和测试样片。 

转换连接部件106的作用是实现脉冲激励信号与测试信号的合并，其特征结构为2个输入端口，1个输出端口，其中脉冲信号输入端口通过一电容与输出端口相连，测试信号输入端口通过一电感与输出端口相连。 

以下结合实例说明利用此相变存储器芯片测试***结合上述测试方法实现的相变存储器芯片的部分功能测试。 

实例： 

本实例测试用的相变存储器芯片的存储阵列示意图如图5所示，其字线为WL，位线为BL。相变存储器芯片的整体结构图如图6所示，包括存储单元阵列51、字线译码器52、逻辑控制模块53、写入模块54、读出模块55、输入输出端口控制模块56和位线译码器57。该芯片的操作方法为首先通过设置Rbias0与Rbias1处的外接电阻值设置芯片的擦写电流值，然后在CSB处施加高电平选中该芯片，选中字线和位线，通过在RD_WRL处施加读或写脉冲即可在IO端口读出或写入数据到所选中的地址单元。 

本发明测试***的实例选用多功能测试卡104型号为PCI-4065，由美国NI公司生产；数字I/O采集卡102型号为NI-6534，由美国NI公司生产；下位机微控器105型号为SST89E58RD，其特征为具有32个数字IO端口。脉冲信号发生器103为自主研发而成，其特征为可在主控计算机控制下产生指定个数的或连续的脉冲，脉冲信号的高度范围是0-10V，脉冲信号的宽度是1ns-768ns；限流 稳压 电 源109的型号是LPS-305，由茂迪电子有限公司生产；芯片接口电路107为自主研发而成，其特征为能提供16位宽度的数据总线和地址总线，同时提供了带基座的陶瓷管壳以实现相变存储器芯片与***的连接。实例中所述组件只是说明性的，本发明的保护范围并不受这些实施例限制。 

利用本发明提供的上述测试方法与***对1Mbit相变存储器芯片进行测试，图7所示为利用此方法得到的1Mbit相变存储器芯片读电路模块的偏置电阻Rbias_amp与单元电阻关系曲线，依图7中曲线便可根据1Mbit相变存储器芯片内部单元实际高低电阻分界值来选取合适的Rbias_amp电阻值。图8所示的偏置电阻Rbias-输出电流Icell曲线，即为1Mbit相变存储器写电路的偏置电阻与输出电流的对应关系。依图8，即可根据相变存储器芯片单元所需实际擦写电流值调节Rbias0与Rbias1。图9所示为截取的上述1Mbit相变存储器行地址为3072到4095处的数据，此图也可反映该测试的相变存储器读电路和寻址电路正常。表1所示为串扰测试结果，其中操作前阻值为读取的行地址为2148，列地址为7单元及其所有相邻的8个单元的电阻阻值。操作后阻值为对该单元进行写操作后，重新读取的这8个单元的电阻，从表1中可见操作前后相邻单元阻值发生了相对较小的变化，但各单元阻值依然保持在各自的高低阻值范围内，芯片输出的逻辑电平不会发生变化。 

表11Mbit相变存储器外部脉冲读写阵列的部分测试结果 

上述相变存储器芯片的测试结果，就是通过在所述的相变存储器芯片测试***上选择所需的测试模块，设置相关的测试参数，保存路径，通过控制主控软件操作界面上的按钮对芯片进行测试，最后把测试的数据保存起来，实现了相变存储器芯片的功能测试。 

Claims (3)

1.一种相变存储器芯片测试方法，其特征在于，该方法包括下述步骤：

第1步首先检测相变存储器芯片各电源引脚之间的电阻，判断电源引脚之间是否有短路情况发生，如果短路，转入第4步，否则，进入第2步；

第2步对读电路模块和写电路模块进行测试：

测试读电路模块：在读电路偏置调节端口接电位器，并用可调电阻代替相变存储器芯片中的存储单元接入相变存储器读电路模块；首先调节电位器电阻值的大小，改变可调电阻的值，测量读电路输出端口的电压值，记录数据，得到不同电位器电阻值下可调电阻值与读电路输出端口电压值的关系曲线，将曲线与仿真结果进行比较，若得到的曲线与仿真结果和设计值不一致，则结束测试读电路模块过程；若曲线与设计值一致，根据实际相变存储器芯片内存储单元的高、低阻值来设定读电路偏置调节端口的电阻值；

测试写电路模块：在擦、写脉冲幅值调节端口分别接上可调电阻，设置脉冲输出类型为写或擦脉冲，调节写或擦脉冲幅值调节端口处可调电阻值的大小，测量写或擦脉冲输出端口的电流值，得到写或擦脉冲幅值调节电阻与写或擦脉冲电流幅值的对应关系曲线，将曲线与仿真结果进行比较，若得到的曲线与仿真结果和设计值不一致，则结束测试写电路模块过程；若曲线与设计值相符合，依曲线根据相变存储器芯片内存储单元所需实际擦写电流的大小设置写或擦脉冲幅值调节电阻；

第3步对相变存储器芯片的下述能力进行测试：

选通能力和擦写能力测试：首先将相变存储器芯片内各地址单元所对应的数据全初始化为“0”，随机指定相变存储器芯片中的某一个地址A，读取该地址单元所存储的数据，对其进行写“1”操作，读取该相变存储器芯片所有地址单元存储的数据；若只有地址A对应的单元数据为“1”，其余为“0”说明相变存储器选通能力正常、擦写功能正常；若有物理位置非紧邻A的地址单元数据为“1”，说明相变存储器选通能力不正常、擦写功能正常；若有物理位置紧邻A的地址单元数据为“1”，结合抗串扰能力测试结果，判断相变存储器的选通能力，若抗串扰能力测试结果显示对芯片某一单元进行操作时不会对相邻单元产生影响，说明选通地址时误选了其余地址，否则重复此过程，若重复测试时结果一致，说明选址错误，若每次测试结果不完全一致，认为错误由串扰造成，选通功能无故障，芯片存储信息不可靠；若所有地址都不为“1”，更换地址，再次进行写“1”操作，读取所有地址单元存储的数据，若依然全为“0”，说明选通电路不正常，结束选通能力和擦写能力测试过程；

相变存储器芯片的随机读写能力测试：初始化芯片各行地址所对应的行单元为其行地址数值，然后连续读出任一指定行地址前后行地址处的数据，将行地址和读出数据保存，通过比较行地址和读出数据是否一致来判断相变存储器芯片的随机读写能力，若一致说明随机读写功能正常，若不一致，说明随机读写功能不正常；

抗串扰能力测试：对芯片中的任一单元进行读、擦写操作的同时，在每一步操作之后均读出与其物理位置相邻单元的存储信息，将测试结果保存，通过比较每一步读出后的电阻值即能够判断芯片的抗串扰能力；对任一单元操作前后，读取相邻单元的存储信息，根据存储信息的变化程度，来标定芯片的抗串扰能力；

第4步结束。

2.根据权利要求1所述的测试方法，其特征在于，步骤（3）还包括寻找合适的擦写脉冲的过程：

首先选中相变存储器芯片内对应为外部擦写脉冲的存储阵列，施加擦写脉冲，向任一地址按位间隔写入“0”、“1”，然后读取相变存储器IO端口数据并保存，若读出数据与写入数据相同，选择下一个地址；若读出数据与写入数据不同，固定脉冲宽度，将脉冲幅度从设定最小值开始以不大于0.5伏的步进逐步递增，重复上述的数据写入、读取和比较的过程，直到写入数据与读出数据相同或增加后的脉冲幅度大于5伏中止；若中止时，写入数据与读出数据相同，用同样幅度的脉冲写入不同的数值，再次读取数值，若写入数值与读出数值相同，说明此时的脉冲幅值和宽度为合适的脉冲参数，若不同，增加脉冲宽度；若停止时脉冲幅度大于5伏，写入数据与读出数据依然不同，增加脉冲宽度，增量不大于10纳秒，重复上述脉冲幅度递增测试过程，若在增加脉冲宽度后的测试过程中，脉冲宽度大于200纳秒，写入数据与读出数据依然不同，标示对该单元的操作为失败，跳到下一地址单元重复上述测试过程。

3.根据权利要求2所述的测试方法，其特征在于，步骤（3）还包括测试相变存储器芯片各单元的初值的过程：

从相变存储器的初始地址处开始，判断当前地址是否对应为外部脉冲擦写地址，若是，读取该地址处电阻；若不是，则读取芯片IO端口值，保存测试数据，将地址加1，重复上述判断过程，直到遍历所有地址后结束。

Images