CN102347365A - 双向开关以及其制造方法 - Google Patents
双向开关以及其制造方法 Download PDFInfo
- Publication number
- CN102347365A CN102347365A CN2011102131920A CN201110213192A CN102347365A CN 102347365 A CN102347365 A CN 102347365A CN 2011102131920 A CN2011102131920 A CN 2011102131920A CN 201110213192 A CN201110213192 A CN 201110213192A CN 102347365 A CN102347365 A CN 102347365A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- source
- bidirectional switch
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 33
- 230000015556 catabolic process Effects 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000009825 accumulation Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 211
- 239000011229 interlayer Substances 0.000 description 11
- 230000014509 gene expression Effects 0.000 description 10
- 108091006146 Channels Proteins 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 230000009471 action Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052744 lithium Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910001416 lithium ion Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002641 lithium Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种双向开关及其制造方法，谋求降低具有沟槽型栅极结构且由具有共用漏极的两个MOS型晶体管构成的双向开关的导通电阻。在N型阱层(2)上形成多个沟槽(3)。然后在被多个所述沟槽夹着的N型阱层上每隔一列形成P型体层(6)。在多个P型体层上交替形成N+型第一源极层(7)和N+型第二源极层(9)。在夹着N+型第一源极层的一对沟槽上分别形成第一栅极电极(5a)，在夹着N+型第二源极层的一对沟槽上分别形成第二栅极电极(5b)。将夹在形成有第一栅极电极的沟槽的与P型体层侧相反一侧的侧壁和形成有第二栅极电极(5b)的相同的侧壁之间的N型阱层设为作为电场缓和层的N型漏极层(11a)。将该N型漏极层作为双向刚开关的导通电流流动的电流通路。
Description
技术领域
本发明涉及具有沟槽型栅极结构且由共有漏极的两个MOS型晶体管构成的双向开关及其制造方法，尤其涉及该双向开关的导通电阻的降低。
背景技术
在锂离子电池等二次电池中，将充电的电荷作为电流向负载供给的情况下，当放电进行到一定程度时需要防止过放电，并且需要对该锂电池等进行再充电。而且，在充电时需要进行控制以防止对该电池等过充电。
因此，为了管理锂离子电池等的充放电状态，需要有双向开关对电流流向完全相反的充电电流和放电电流进行控制。起初是使用连接了漏极电极之间的两个单体MOS型晶体管作为双向开关。
在这种情况下，将一个源极电极和锂电池等的阴极等连接，将另一个端子和负载或充电器连接，通过控制IC来控制两个MOS型晶体管的栅极电极电位、源极电极电位等，通过双向开关的动作来管理锂电池等的充放电电流。
但是，随着携带终端机器的普及，要求各种零件小型化，对控制锂电池等的充放电电流的双向开关也要求更小型化，于是开发出了由一个半导体芯片构成两个单体MOS型晶体管的单一双向开关。专利文献1公开的平板型栅极结构的双向开关就是该单一双向开关的一个例子。
但是，如果采用了平板型栅极结构，则存在需要较大的面积来确保源漏极之间的绝缘破坏电压BVDS，以及由于栅极电极沿着半导体芯片的水平方向形成，因此电池难以微小化且难以降低导通电阻的问题。对此，专利文献2、3公开了采用将栅极电极沿着半导体芯片的垂直方向形成的沟槽型栅极结构，从而试图使图案微小化并降低导通电阻的技术内容。
图6表示的是具有沟槽型栅极的双向开关的剖面图。在P型半导体基板51上形成有N型阱层52。在N型阱层52上形成有P型体层53，而且形成有从该P型体层53的表面延伸到N型阱层52内的沟槽54。
在沟槽54内，形成有从其两侧壁隔着栅极绝缘膜55延伸到底面的第一栅极电极56a和第二栅极电极56b。夹在沟槽54内的第一栅极电极56a和第二栅极电极56b之间的区域被绝缘膜64填埋并实施有平坦化。在N型阱层52内，从P型体层53的底面下方的沟槽54的两侧壁隔着栅极绝缘膜55延伸到沟槽54底面的N型阱层52构成两个MOS型晶体管共用的N型漏极层65a、65b。
N型漏极层65a是沟槽54下方的第一栅极电极56a的前端部和第二栅极电极56b的前端部之间的N型漏极层。N型漏极层65b是分别从沟槽54两侧的P型体层53下部的沟槽54侧壁延伸到沟槽54底面的第一栅极电极56a或第二栅极电极56b的前端部的N型漏极层。
在位于沟槽54两侧的P型体层53上分别形成有N+型第一源极层57和N+型第二源极层58。而且，在N+型第一源极层57和N+型第二源极层58上分别形成有与各自的P型体层53连接的P+型第一接触层59和P+型第二接触层60。
在N+型第一源极层57等上形成有层间绝缘膜61，并且形成有通过形成在层间绝缘膜61上的接触孔和N+型第一源极层57等连接的第一源极电极62以及和N+型第二源极层58等连接的第二源极电极63。栅极电极56也通过形成在层间绝缘膜61上的未图示的接触孔引出到层间绝缘膜61上。
图7是双向开关的等效电路图。双向开关由通过共有漏极层D连接的两个MOS型晶体管构成。图7(a)表示双向开关导通状态下的各电极的电位。第一源极电极S1上施加有高电压VH，第二源极电极S2上施加有低电压VL。
需要说明的是，在与图6相对应的情况下，S1表示第一源极电极62，S2表示第二源极电极63，D表示共用漏极层65a+65b，G1表示第一栅极电极56a，G2表示第二栅极电极56b，因此，下面使用图6的标记进行说明。
通过在第一栅极电极56a上施加VH+Vt(阈值电压)以上的电压且在第二栅极电极56b上施加VL+Vt以上的电压，在图6所示的隔着栅极绝缘膜55分别与栅极电极56a、56b相邻的各P型体层53和栅极绝缘膜55的界面上形成未图示的N型沟道层。
这样，导通电流从高电位的第一源极电极62经过第一源极电极62侧的沟道层流到共有漏极层65a+65b。流入共有漏极层65a+65b的导通电流经由形成在第二源极电极63侧的P型体层53上的沟道流入低电位的第二源极电极63。即形成一条从第一源极电极62流向第二源极电极63的电流通路。
相反，如果在第二源极电极63上施加高电压VH、在第一源极电极62上施加低电压VL、在各栅极电极56a、56b上施加适当的电压，则能够形成从第二源极电极63流向第一源极电极62的电流通路。即通过适当地设定施加在各电极上的电压，就可以使双向开关动作。
图7(b)表示切断流经双向开关的电流而处于关断状态下向各电极施加的施加电压。将对施加了高电压VH的第一源极电极62侧的第一栅极电极施加的电压从VH+Vt降低到VH，将对施加了低电压VL的第二源极电极侧的第二栅极电极56b施加的电压从VL+Vt降低到VL。
这样，双方的沟道层消失，导通电流被切断，处于关断状态。在该情况下，虽然在构成双向开关的两MOS型晶体管中由P型体层53和N型阱层52之间形成有寄生二极管，但是处于反向偏压施加在施加有低电压VL的一侧的寄生二极管上的状态，因此经由寄生二极管的电流也被切断。
专利文献1：(日本)特开平11-224950号公报
专利文献2：(日本)特开2004-274039号公报
专利文献3：(日本)特开2002-118258号公报
由于上述双向开关采用了沟槽型栅极结构，因此可以实现微小化，电流驱动能力也高，导通状态下的导通电阻也低。但是，随着机器进一步小型化的发展等，进一步降低双向开关的导通电阻的要求已经不一定完全满足。因此，在双向开关的导通状态下实现更低的导通电阻成为了需要解决的课题。
发明内容
本发明的双向开关的特征在于，具有：在第二导电型的半导体基板上形成的第一导电型的第一半导体层、在所述第一半导体层上形成的多个沟槽、在所述沟槽内隔着栅极绝缘膜形成的栅极电极、在被多个所述沟槽的各沟槽夹着的所述第一半导体层上每隔一列形成的多个第二导电型的体层、在多个所述体层上交替形成的第一导电型的第一源极层及第二源极层、由夹在位于所述第一源极层和所述第二源极层之间的两个所述沟槽的侧壁之间的所述第一半导体层构成的共用漏极层。
而且，本发明的双向开关的特征在于，所述共用漏极层的宽度为能够得到所希望的源漏极间绝缘破坏电压的宽度。
而且，本发明的双向开关的特征在于，在所述双方开关导通的状态下，导通电流从形成在位于所述第一源极层和所述第二源极层之间的两个所述沟槽的侧壁面上的各电荷蓄积层的一侧，以面状流经被两个所述沟槽夹着的由所述第一半导体层构成的所述共用漏极层并流向另一侧。
本发明的双向开关的制造方法的特征在于，具有：在第二导电型的半导体基板上形成第一导电型的第一半导体层的工序，在所述第一半导体层上形成多个沟槽的工序，在所述沟槽内隔着栅极绝缘膜形成栅极电极的工序，在被多个所述沟槽的各沟槽夹着的所述第一半导体层上每隔一列形成多个第二导电型的体层的工序，在多个所述体层上交替形成第一导电型的第一源极层及第二源极层的工序，由夹在位于所述第一源极层和所述第二源极层之间的两个所述沟槽的侧壁之间的所述第一半导体层形成共用漏极层的工序。
而且，本发明的双向开关的制造方法的特征在于，所述共用漏极层的宽度形成为能够得到所希望的源漏极间绝缘破坏电压的宽度。
根据本发明的双向开关，可以将构成双向开关的两个MOS型晶体管的各栅极电极形成的两个沟槽的侧壁之间作为导通电流的电流通路来使用。因此，和现有的双向开关相比，进一步能够降低导通电阻。
附图说明
图1是表示本发明实施例中的双向开关以及其制造方法的剖面图。
图2是表示本发明实施例中的双向开关的导通电流的电流通路的剖面图。
图3是示意性地表示本发明实施例中的双向开关关断状态下的耗尽层扩展的剖面图。
图4是表示按照双向开关的不同的结构进行归一化的源漏极间绝缘破坏电压BVDS和归一化的导通电阻之间关系的曲线图。
图5是表示以和本实施例的第一、第二栅极电极相同的结构将绝缘膜充填到两栅极电极之间的双向开关的剖面图。
图6是表示现有的双向开关的剖面图。
图7(a)、(b)是表示由共有漏极的两个MOS型晶体管构成的双向开关在导通状态时以及关断状态时各电极的偏压状态的电路图。
附图标记说明
1P型半导体基板；2N型阱层；3沟槽；4栅极绝缘膜；5a第一栅极电极；5b第二栅极电极；6P型体层；7N+型第一源极层；8P+型第一接触层；9N+型第二源极层；10P+型第二接触层；11a、11b N型漏极层；12层间绝缘膜；13第一源极电极；14第二源极电极；15N型第一蓄积层；16N型第二蓄积层；17绝缘膜；18耗尽层的扩展；51P型半导体基板；52N型阱层；53P型体层；54沟槽；55栅极绝缘膜；56a第一栅极电极；56b第二栅极电极；57N+型第一源极层；58N+型第二源极层；59P+型第一接触层；60P+型第二接触层；61层间绝缘膜；62第一源极电极；63第二源极电极；64绝缘膜；65a、65b N型漏极层。
具体实施方式
以下基于图1对本发明的实施例进行说明。图1是表示本发明实施例中的双向开关的剖面图。在P型半导体基板1上形成有N型阱层2。在N型阱层2上从其表面形成有多个沟槽3，在夹于各沟槽3之间的区域的N型阱层2上每隔一列形成有P型体层6。
在各P型体层6上交替形成有N+型第一源极层7、P+型第一接触层8以及N+型第二源极层9、P+型第二接触层10。在夹着N+型第一源极层7等的左右沟槽3中隔着栅极绝缘膜4形成有第一栅极电极5a，在夹着N+型第二源极层9等的左右沟槽3中隔着栅极绝缘膜4形成有第二栅极电极5b。
隔着栅极绝缘膜4夹在形成有第一栅极电极5a的沟槽3和形成有第二栅极电极5b的沟槽3之间的N型阱层2和隔着栅极绝缘膜4从各沟槽3底面延伸到侧面的N型阱层2一起构成N型漏极层11a，所述N型漏极层11a作为电场缓和层发挥作用。
在沟槽3侧壁的栅极绝缘膜4和P型体层6的界面上，当适当的电压施加在第一栅极电极5a、第二栅极电极5b时形成由N型反转层构成的沟道层。而且，在沟槽3侧壁的栅极绝缘膜4和作为电场缓和层的N型漏极层11a、11b的界面上，当施加了适当的电压时形成N型蓄积层。
这样，本发明的特征在于：将隔着栅极绝缘膜4夹在形成于两个沟槽3中的栅极电极5a、5b之间的间隔x的N型阱层2构成为N型漏极层11a的一部分，并且用作为双向开关处于导通状态下导通电流的电流通路。
在图6表示的现有双向开关中，在两个栅极电极56a、56b之间只存在绝缘膜64。因此，不能将两个栅极电极56a、56b之间的间隔x的绝缘膜64作为导通电流的电流通路使用。只有在沟槽54的底面隔着栅极绝缘膜55延伸的N型漏极层65a、65b成为导通电流的通路。
另外，形成通过形成在层间绝缘膜12上的接触孔和N+型第一源极层7以及P+型第一接触层连接的第一源极电极13，所述层间绝缘膜12沉积于含有N+型第一源极层7等的半导体基板1的表面。同样地形成和N+型第二源极层9以及P+型第二接触层连接的第二源极电极14。栅极电极5a、5b也同样通过未图示的栅极引出电极被引出到层间绝缘膜12上。
根据图2、图3以及图7，对采用上述结构的本实施例的双向开关的动作进行详细说明。如前所述，图7表示如前所述那样双向开关在进行导通、关断动作时施加在各电极上的偏压状态。图7(a)是导通状态下的偏压状态，图7(b)是将导通状态下的双向开关关断时的偏压状态。
双向开关处于导通状态时，在施加了高电压的源极电极侧的栅极电极上，施加比该高电压至少高Vt以上的电压，在施加了低电压的源极电极侧的栅极电极上，施加比该低电压至少高Vt以上的电压。
这样，在两MOS型晶体管的P型体层6上形成沟道，导通电流从高电位的源极电极侧流向低电位的源极电极侧。根据使哪个源极电极具备高电位，作为导通电流在双方向上流动的双向开关进行工作。
在图2中用箭头表示在第一源极电极13上施加高电压VH、在第一栅极电极5a上施加VH+Vt、在第二源极电极14上施加低电压VL、在第二栅极电极5b上施加VL+Vt以使双向开关处于导通状态时导通电流从第一源极电极13到第二源极电极14的电流通路。
由于向第一栅极电极5a施加比通过P+型第一接触层8和第一源极电极13连接的P型体层6的电位VH高的电压VH+Vt，所以在该P型体层6和栅极绝缘膜4的界面区域形成未图示的N型第一沟道层。而且，如同图所示，在由N型阱层2的一部分构成的N型漏极层11a、11b和栅极绝缘膜4的界面区域，通过高电位的栅极电极5a吸引电子形成N型第一蓄积层15。
在与第二栅极电极5b的栅极绝缘膜4形成界面的N型漏极层11a、11b上也同样形成N型第二蓄积层16，在与第二栅极电极5b的栅极绝缘膜4形成界面的P型体层6上形成未图示的N型第二沟道层。在该图中，为了便于看到电流流向，夸张地表示了N型第一蓄积层15、N型第二蓄积层16的宽度。
从第一源极电极13到第二源极电极14的导通电流的电流通路如下：首先，从第一源极电极13流入到N+型源极层7的导通电流，如箭头所示，经由未图示的N型第一沟道层流入形成在P型体层6下方的N型漏极层11b和栅极绝缘膜4的界面上的N型第一蓄积层15。
流入N型第一蓄积层15的大部分导通电流在形成于沟槽3的底面下方的低电阻N型第一蓄积层15内流动。一部分导通电流从N型第一蓄积层15向N型漏极层11b、11a流出，并向形成有第二栅极电极5b的沟槽3下方的N型漏极层11b流动。
在形成于沟槽3的底面下方的低电阻N型第一蓄积层15内流动的导通电流主要流入隔着栅极绝缘膜4形成在与形成有第一栅极电极5a的沟槽3的N型第一沟道层形成的侧壁相对的侧壁外侧的N型漏极层11a上的N型第一存积层15内。
导通电流的一部分不经由形成于沟槽3侧壁的N型第一蓄积层15而直接经由两沟槽3之间下层区域的N型漏极层11a流向形成有第二栅极电极5b的沟槽3底面的N型第二蓄积层16或者N型漏极层11b。
在形成于形成有第一栅极电极5a的沟槽3侧壁的N型第一蓄积层15内流动的导通电流，如箭头所示，经由被两个沟槽3所夹的N型漏极层11a内，朝向隔着栅极绝缘膜4形成于另一个沟槽3的侧壁的N型第二蓄积层16流动。即导通电流以面状在两沟槽3的具有大面积的侧壁面之间的N型漏极层11a流动。
与此相对，在现有的双向开关中，如图6所示，只有沟槽54下方的N型漏极层65a、65b可以成为电流通路，而以绝缘膜64填埋的栅极电极56a和栅极电极56b之间不能成为电流通路。因此，实现了较宽电流通路的本实施例的双向开关的导通电阻比电流通路较窄的现有双向开关的导通电阻低。这是本实施例的特征。
流入形成有第二栅极电极5b的沟槽3侧壁的N型第二蓄积层16的导通电流，经由该N型第二蓄积层16内向沟槽3底面侧的N型第二蓄积层流动，并且和经由N型第一蓄积层、N型第二蓄积层外侧的N型漏极层11b流过来的电流一起，经由未图示的N型第二沟道层，从N+型源极层9流入第二源极电极14。由此形成从第一源极电极13到第二源极电极14的双向开关的导通电流的电流通路。
下面，研究将导通状态的双向开关变为关断状态时双向开关的绝缘破坏电压由哪个部位决定。如前所述，为了将导通状态的双向开关变为关断状态，如图3所示，需要将施加了低电压VL的第二源极电极14侧的第二栅极电极5b的电压从导通状态下的VL+Vt降低到VL，将施加了高电压VH的第一源极电极13侧的第一栅极电极5a的电压从导通状态下的VH+Vt降低到VH。
在这种情况下，第一源极电极13、第一栅极电极5a以及通过P+型第一接触层8和第一源极电极13连接的P型体层6的电位成为高电位VH。而且，第二源极电极14、第二栅极电极5b以及通过第二源极电极14和P+型第二接触层10连接的P型体层6的电位成为低电位VL。
由此，图3中通过圆弧状波形概略地表示的耗尽层18从低电位侧的P型体层6主要向作为电场缓和层的N型漂移层11b、11a侧扩展。在夹于两沟槽3侧壁间的区域的N型漏极层11a的整个宽度上也满满地扩展有耗尽层18。
由于第一栅极电极5a处于高电位，耗尽层18在形成有该第一栅极电极5a的沟槽3底面的、与形成有P型体层6的一侧相反的一侧的角部扩展得不好，所以认为由此决定了双向开关的绝缘破坏电压。
但是，在两沟槽3之间的作为电场缓和层的N型漏极层11a上施加由两栅极电极5a、5b之间的电位差VH-VL产生的电场。该电场由两沟槽3的各自的栅极绝缘膜4和被两栅极绝缘膜4夹着的作为电场缓和层的N型漏极层11a来负担。在栅极绝缘膜4较薄的情况下，该电场的大部分由被两栅极绝缘膜4夹着的作为电场缓和层的N型漏极层11a来负担。
和包含N型漏极层11a的宽度在内的、从所述低电位的P型体层6到形成有高电位的第一栅极电极5a的沟槽3底面的距离相比，夹在两沟槽3之间区域的作为电场缓和层的N型漏极层11a的宽度小。因此，两沟槽3之间的N型漏极层11a的绝缘破坏发生得更早。其结论是：双向开关处于关断状态下的绝缘破坏电压BVDS由图1所示的夹在两沟槽3之间的N型漏极层11a的宽度x来决定。
这在图6所示的在现有的一个沟槽54的两侧壁上形成***型的第一栅极电极56a、第二栅极电极56b的情况下也相同。双向开关的绝缘破坏电压由沟槽54底面上的栅极电极56a和56b之间的距离来决定。即双向开关的绝缘破坏电压由在形成有两栅极电极56a、56b的沟槽54的底面上隔着绝缘膜55延伸的N型漏极层65a、65b中的、同图表示的被两栅极电极56a和56b夹着的宽度为x的N型漏极层65a来决定。
因此，无论是现有的在***型栅极电极之间充填有绝缘膜64的结构，还是本实施例的在独立的两个栅极电极之间夹有N型漏极层11a的结构，只要两栅极电极之间的距离x相同，双向开关关断时的绝缘膜破坏电压BVDS都具有相同的值。
对此，和现有结构的双向开关的导通电阻相比，本实施例的双向开关在导通状态时的导通电阻得到了改善。以下基于图4对导通电阻得到改善的情况进行说明。图4表示双向开关的绝缘破坏电压BVDS和双向开关的导通电阻之间的相关关系，其中，横轴表示双向开关的绝缘破坏电压BVDS，纵轴表示双向开关的导通电阻。在图4中对现有结构A、本实施例的结构B和用图5表示的结构C进行比较。其中，结构C采用和本实施例相同的独立栅极电极，在两沟槽之间用绝缘膜17代替N型漏极层11a进行充填。
在任一种结构中，两栅极电极5a、5b之间的N型漏极层11a的宽度以相同程度形成。本实施例的栅极电极的宽度是现有结构的栅极电极的两倍左右。结构B和结构C的栅极电极宽度相同，表示在两栅极电极之间充填N型漏极层11a时的导通电阻和充填绝缘膜17时的导通电阻之差。
在该图中可以确定如下情况：在整体结构保持相同的情况下，从现有的作为充填两栅极电极之间的材料采用绝缘膜17的结构C变为作为该材料采用N型漏极层11a的结构B时导通电阻降低。绝缘破坏电压BVDS越高，导通电阻的改善比例越大。
在该图中表示了栅极电极的宽度为本实施例一半左右的现有结构A的导通电阻。在现有结构A中，栅极电极的宽度变窄，与此相应地N型漏极层11b部分的距离也缩短。如果高电阻的N型漏极层11b缩短，则现有构造的导通电阻当然会变低，但是栅极电极5a、5b的宽度大、N型漏极层11b的距离长的本实施例的导通电阻变得更低。
从现有的在两栅极电极5a、5b之间埋入绝缘膜17的方式改变为本实施例所示的在两栅极电极5a、5b之间埋入N型漏极层11a的方式，其结果导通电流的电流通路变宽，双向开关的导通电阻得到了很大的改善。从该图中可以看出，特别是在绝缘破坏电压BVDS高的双向开关中该效果更明显。
需要说明的是，如果将本实施例的栅极电极5a、5b的宽度缩短成和现有的双向开关的栅极电极56a、56b的宽度相同，则对现有的双向开关的导通电阻可以实现和从结构C向结构B进行的导通电阻改善比例相同的改善。
以下，根据图1对本实施例的双向开关的制造方法进行简要说明。首先，准备P型半导体基板1，通过规定的方法在该P型半导体基板1上热扩散磷(P)等，形成N型阱层2。可以通过规定方法形成N型外延层来代替N型阱层2。
然后，通过规定的各向异性蚀刻等，形成从N型阱层2表面向内部延伸的多个沟槽3。之后，通过规定的热氧化法等，形成从沟槽3的内壁向P型半导体基板1的表面延伸的栅极绝缘膜4。栅极绝缘膜4可以为氧化硅膜或者由氧化硅膜和其他绝缘膜构成的多层膜。
然后，通过规定的CVD法等，形成埋设于沟槽3内部并延伸到P型半导体基板1表面的多晶硅膜，在该多晶硅膜上进行磷(P)等的热扩散等。之后，通过对该多晶硅膜进行规定的蚀刻，以在沟槽3上形成由多晶硅构成的多个第一栅极电极5a、第二栅极电极5b。
之后，形成氧化膜，使用抗蚀剂掩膜等，通过规定的离子注入法等，在被两个沟槽3夹着的多个N型阱层2中以间隔一个的方式注入硼(B)，形成P型体层6。P型体层6的深度形成到沟槽3侧壁的规定深度。
然后，使用规定的抗蚀剂掩膜等，通过规定的离子注入法，在多个P型体层6上注入砷(As)等，在该P型体层上交替形成N+型第一源极层7、N+型第二源极层9。使用规定的抗蚀剂掩膜等，通过规定的离子注入法离子注入硼(B)等，在N+型第一源极层7上形成P+型第一接触层8，在N+型第二源极层9上形成P+型第二接触层10。
之后，通过规定的CVD法等形成层间绝缘膜12，通过规定的溅射法、光蚀刻法形成第一源极电极13和第二源极电极14，通过以规定的方法形成在该层间绝缘膜12上的接触孔，所述第一源极电极13与N+型第一源极层7等连接，第二源极电极14与N+型第二源极层9连接。而且，形成通过以规定的方法形成的接触孔和栅极电极连接的栅极引出电极，该栅极引出电极未图示。
根据需要可以构成多层布线结构，通过在最上层将钝化膜沉积等，完成规定的双向开关。可以通过和通常的MOS型晶体管制造方法大致相同的方法进行制造。
如前所述，被两个沟槽3的侧壁夹着的未形成P型体层6的区域成为N型漏极层11a的一部分，双向开关的导通电流在其间广泛地以面状流动。
Claims (5)
1.一种双向开关，其特征在于，具有：
在第二导电型的半导体基板上形成的第一导电型的第一半导体层、
在所述第一半导体层上形成的多个沟槽、
在所述沟槽内隔着栅极绝缘膜形成的栅极电极、
在被多个所述沟槽的各沟槽夹着的所述第一半导体层上每隔一列形成的多个第二导电型的体层、
在多个所述体层上交替形成的第一导电型的第一源极层及第二源极层、
由夹在位于所述第一源极层和所述第二源极层之间的两个所述沟槽的侧壁之间的所述第一半导体层构成的共用漏极层。
2.如权利要求1所述的双向开关，其特征在于，
所述共用漏极层的宽度为能够得到所希望的源漏极间绝缘破坏电压的宽度。
3.如权利要求1或2所述的双向开关，其特征在于，
在所述双方开关导通的状态下，导通电流从形成在位于所述第一源极层和所述第二源极层之间的两个所述沟槽的侧壁面上的各电荷蓄积层的一侧，以面状流经被两个所述沟槽夹着的所述共用漏极层并流向另一侧。
4.一种双向开关的制造方法，其特征在于，具有：
在第二导电型的半导体基板上形成第一导电型的第一半导体层的工序，
在所述第一半导体层上形成多个沟槽的工序，
在所述沟槽内隔着栅极绝缘膜形成栅极电极的工序，
在被多个所述沟槽分别夹着的所述第一半导体层上每隔一列形成多个第二导电型的体层的工序，
在多个所述体层上交替形成第一导电型的第一源极层及第二源极层的工序，
由夹在位于所述第一源极层和所述第二源极层之间的两个所述沟槽的侧壁间的所述第一半导体层形成共用漏极层的工序。
5.如权利要求4所述的双向开关的制造方法，其特征在于，
所述共用漏极层的宽度形成为能够得到所希望的源漏极间绝缘破坏电压的宽度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010-169462 | 2010-07-28 | ||
| JP2010169462A JP2012033552A (ja) | 2010-07-28 | 2010-07-28 | 双方向スイッチ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102347365A true CN102347365A (zh) | 2012-02-08 |
| CN102347365B CN102347365B (zh) | 2014-08-06 |
Family
ID=45525859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110213192.0A Active CN102347365B (zh) | 2010-07-28 | 2011-07-28 | 双向开关以及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8450810B2 (zh) |
| JP (1) | JP2012033552A (zh) |
| CN (1) | CN102347365B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579229A (zh) * | 2012-07-18 | 2014-02-12 | 上海华虹Nec电子有限公司 | 集成过流保护的mosfet及制造方法 |
| CN103855152A (zh) * | 2012-12-07 | 2014-06-11 | 旺宏电子股份有限公司 | 用于高电压静电放电防护的双向双极型结晶体管 |
| CN104347708A (zh) * | 2013-08-07 | 2015-02-11 | 中芯国际集成电路制造(北京)有限公司 | 多栅vdmos晶体管及其形成方法 |
| CN109192781A (zh) * | 2018-08-31 | 2019-01-11 | 无锡麟力科技有限公司 | 带侧墙栅结构的深槽超结mosfet器件及其加工工艺 |
| CN109216440A (zh) * | 2018-09-17 | 2019-01-15 | 电子科技大学 | 具有双向电平传输的凹槽型漏极结构的mosfet器件 |
| CN109244135A (zh) * | 2018-09-17 | 2019-01-18 | 电子科技大学 | 基于Trench工艺的超结型双向阻断MOS器件及制备方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8963253B2 (en) * | 2012-10-23 | 2015-02-24 | Macronix International Co., Ltd. | Bi-directional bipolar junction transistor for high voltage electrostatic discharge protection |
| TWI500156B (zh) * | 2012-12-03 | 2015-09-11 | Macronix Int Co Ltd | 用於高電壓靜電放電防護的雙向雙極型接面電晶體 |
| US8907418B2 (en) * | 2013-05-07 | 2014-12-09 | Infineon Technologies Austria Ag | Semiconductor device |
| US9105470B2 (en) | 2013-05-07 | 2015-08-11 | Infineon Technologies Austria Ag | Semiconductor device |
| WO2015028838A1 (en) * | 2013-08-27 | 2015-03-05 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture therefor |
| US9837526B2 (en) | 2014-12-08 | 2017-12-05 | Nxp Usa, Inc. | Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor |
| WO2016101134A1 (zh) * | 2014-12-23 | 2016-06-30 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| JP6269588B2 (ja) * | 2015-06-15 | 2018-01-31 | 株式会社豊田中央研究所 | 半導体装置 |
| US10348295B2 (en) | 2015-11-19 | 2019-07-09 | Nxp Usa, Inc. | Packaged unidirectional power transistor and control circuit therefore |
| JP6856569B2 (ja) | 2018-03-21 | 2021-04-07 | 株式会社東芝 | 半導体装置 |
| CN114171588B (zh) * | 2021-11-29 | 2023-05-26 | 电子科技大学 | 双向导通槽栅功率mos器件结构及制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11224950A (ja) * | 1997-11-14 | 1999-08-17 | Matsushita Electric Works Ltd | 半導体装置 |
| JP2002118258A (ja) * | 2000-10-10 | 2002-04-19 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔおよびそれを用いた保護回路装置 |
| CN1485927A (zh) * | 2002-09-26 | 2004-03-31 | 三菱电机株式会社 | 半导体衬底及其制造方法，以及半导体器件及其制造方法 |
| JP2004274039A (ja) * | 2003-02-17 | 2004-09-30 | Fuji Electric Device Technology Co Ltd | 双方向素子およびその製造方法、半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539238A (en) * | 1992-09-02 | 1996-07-23 | Texas Instruments Incorporated | Area efficient high voltage Mosfets with vertical resurf drift regions |
| EP1198010A1 (en) * | 2000-10-11 | 2002-04-17 | STMicroelectronics S.r.l. | Power semiconductor device comprising a lateral DMOS transistor |
| US7232717B1 (en) * | 2002-05-28 | 2007-06-19 | O2Ic, Inc. | Method of manufacturing non-volatile DRAM |
| US6849492B2 (en) * | 2002-07-08 | 2005-02-01 | Micron Technology, Inc. | Method for forming standard voltage threshold and low voltage threshold MOSFET devices |
| GB0314390D0 (en) * | 2003-06-20 | 2003-07-23 | Koninkl Philips Electronics Nv | Trench field effect transistor structure |
| JP2007201338A (ja) * | 2006-01-30 | 2007-08-09 | Sanyo Electric Co Ltd | 半導体装置 |
| EP2002482A2 (en) * | 2006-03-28 | 2008-12-17 | Nxp B.V. | Trench-gate semiconductor device and method of fabrication thereof |
| JP5258207B2 (ja) * | 2007-05-29 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
| US7683369B2 (en) * | 2008-04-10 | 2010-03-23 | Alpha & Omega Semiconductor, Inc. | Structure for measuring body pinch resistance of high density trench MOSFET array |
| JP2010016221A (ja) * | 2008-07-04 | 2010-01-21 | Nec Electronics Corp | 双方向スイッチ、及び半導体装置 |
| US7906810B2 (en) * | 2008-08-06 | 2011-03-15 | United Microelectronics Corp. | LDMOS device for ESD protection circuit |
-
2010
- 2010-07-28 JP JP2010169462A patent/JP2012033552A/ja active Pending
-
2011
- 2011-07-21 US US13/188,059 patent/US8450810B2/en active Active
- 2011-07-28 CN CN201110213192.0A patent/CN102347365B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11224950A (ja) * | 1997-11-14 | 1999-08-17 | Matsushita Electric Works Ltd | 半導体装置 |
| JP2002118258A (ja) * | 2000-10-10 | 2002-04-19 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔおよびそれを用いた保護回路装置 |
| CN1485927A (zh) * | 2002-09-26 | 2004-03-31 | 三菱电机株式会社 | 半导体衬底及其制造方法，以及半导体器件及其制造方法 |
| JP2004274039A (ja) * | 2003-02-17 | 2004-09-30 | Fuji Electric Device Technology Co Ltd | 双方向素子およびその製造方法、半導体装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579229A (zh) * | 2012-07-18 | 2014-02-12 | 上海华虹Nec电子有限公司 | 集成过流保护的mosfet及制造方法 |
| CN103579229B (zh) * | 2012-07-18 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 集成过流保护的mosfet及制造方法 |
| CN103855152A (zh) * | 2012-12-07 | 2014-06-11 | 旺宏电子股份有限公司 | 用于高电压静电放电防护的双向双极型结晶体管 |
| CN103855152B (zh) * | 2012-12-07 | 2016-06-08 | 旺宏电子股份有限公司 | 用于高电压静电放电防护的双向双极型结晶体管 |
| CN104347708A (zh) * | 2013-08-07 | 2015-02-11 | 中芯国际集成电路制造(北京)有限公司 | 多栅vdmos晶体管及其形成方法 |
| CN109192781A (zh) * | 2018-08-31 | 2019-01-11 | 无锡麟力科技有限公司 | 带侧墙栅结构的深槽超结mosfet器件及其加工工艺 |
| CN109216440A (zh) * | 2018-09-17 | 2019-01-15 | 电子科技大学 | 具有双向电平传输的凹槽型漏极结构的mosfet器件 |
| CN109244135A (zh) * | 2018-09-17 | 2019-01-18 | 电子科技大学 | 基于Trench工艺的超结型双向阻断MOS器件及制备方法 |
| CN109244135B (zh) * | 2018-09-17 | 2021-03-30 | 电子科技大学 | 基于沟槽工艺的超结型双向阻断mos器件及制备方法 |
| CN109216440B (zh) * | 2018-09-17 | 2021-08-17 | 电子科技大学 | 具有双向电平传输的凹槽型漏极结构的mosfet器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120025305A1 (en) | 2012-02-02 |
| CN102347365B (zh) | 2014-08-06 |
| US8450810B2 (en) | 2013-05-28 |
| JP2012033552A (ja) | 2012-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102347365B (zh) | 双向开关以及其制造方法 | |
| US9048214B2 (en) | Bidirectional field effect transistor and method | |
| US9842925B2 (en) | Insulated gate semiconductor device having a shield electrode structure and method | |
| US9559167B2 (en) | Semiconductor component with dynamic behavior | |
| US8084812B2 (en) | Bidirectional semiconductor device, method of fabricating the same, and semiconductor device incorporating the same | |
| CN203325907U (zh) | 绝缘栅半导体装置结构 | |
| CN100452434C (zh) | 场效应晶体管及其制作方法 | |
| US9941403B2 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
| US9748378B2 (en) | Semiconductor device, integrated circuit and method of manufacturing a semiconductor device | |
| US8889512B2 (en) | Method and device including transistor component having a field electrode | |
| US8134207B2 (en) | High breakdown voltage semiconductor circuit device | |
| US7898030B2 (en) | High-voltage NMOS-transistor and associated production method | |
| US20110278667A1 (en) | Semiconductor component arrangement and method for producing thereof | |
| US20170141105A1 (en) | Semiconductor device comprising a first transistor and a second transistor | |
| CN107681002B (zh) | 具有包括两个层的场电极的晶体管装置 | |
| US9070768B2 (en) | DMOS transistor having an increased breakdown voltage and method for production | |
| US11469320B2 (en) | High voltage semiconductor device having bootstrap diode | |
| US8072027B2 (en) | 3D channel architecture for semiconductor devices | |
| US8008664B2 (en) | Component comprising a thin-film transistor and CMOS-transistors and methods for production | |
| US10672903B2 (en) | Semiconductor device with drain active area | |
| CN116995093A (zh) | 一种电荷自平衡的双极型功率半导体器件及其制造方法 | |
| CN114171586A (zh) | 一种半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR ELEMENT INDUSTRIES, INC. Free format text: FORMER OWNER: AMI SEMICONDUCTOR TRADE CO. Effective date: 20130220 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130220 Address after: Arizona, USA Applicant after: Semiconductor Components Industry, LLC Address before: British Bermuda, Hamilton Applicant before: On Semiconductor Trading Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |