CN102347309A - 电熔丝结构及其形成方法 - Google Patents
电熔丝结构及其形成方法 Download PDFInfo
- Publication number
- CN102347309A CN102347309A CN2010102463917A CN201010246391A CN102347309A CN 102347309 A CN102347309 A CN 102347309A CN 2010102463917 A CN2010102463917 A CN 2010102463917A CN 201010246391 A CN201010246391 A CN 201010246391A CN 102347309 A CN102347309 A CN 102347309A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- electric fuse
- fuse structure
- layer
- fusible conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 230000008569 process Effects 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 229910021332 silicide Inorganic materials 0.000 claims description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 9
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000632 Alusil Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000007773 negative electrode material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出一种电熔丝结构及其形成方法，所述电熔丝结构设置于半导体基底上，所述半导体基底包括至少两个浅沟槽隔离，所述电熔丝结构包括：可熔导体层，在所述半导体基底上覆盖两个所述浅沟槽隔离的表面；阴极和阳极，位于所述可熔导体层之上，所述阴极和阳极分别位于两个所述浅沟槽隔离的上方。该电熔丝结构适用于更小尺寸的集成电路，并且可以与高k介质金属栅工艺兼容。
Description
技术领域
本发明涉及半导体设计和工艺领域，特别涉及一种电熔丝结构及其形成方法。
背景技术
随着半导体工艺的微小化以及复杂化程度的提高，半导体元件很容易受各种缺陷或杂质所影响，而单一或若干金属互连、二极管或晶体管的失效往往会导致整个芯片的失效。为解决此问题，集成电路中通常设置有可熔断的连接线(fuse links)，即熔丝(fuse)，用于修复有缺陷的电路，以提高集成电路芯片的成品率。从工作模式上熔丝可分为热熔丝和电熔丝(eFuse)两种。其中，电熔丝是利用电致迁移(electro-migration)原理使熔丝出现断路，即对电熔丝进行编程。
现有技术中一个典型的电熔丝结构如图1所示，包括：多晶硅层和堆叠于其上的金属硅化物层，以及对外部电路延伸的阴极和阳极。其中多晶硅层的作用在于，提供硅原子以帮助金属硅化物中的金属原子完成电致迁移，并最终实现断路。整个电熔丝结构位于半导体基底的浅沟槽隔离(shallow trench isolation，STI)表面，从而避免编程过程中过多的热传导到半导体基底从而影响编程效果。
但是，随着半导体器件尺寸的进一步缩小，尤其是到了45nm和32nm技术代，要求栅结构中多晶硅层的厚度越来越薄，如达到500埃以下，而过薄的多晶硅层不利于电致迁移实现，甚至可能导致熔断无法实现。另一方面，随着高k介质金属栅工艺的引入，电熔丝的编程过程可能导致在金属栅层形成短路，从而影响电熔丝的正常工作。
发明内容
本发明的目的旨在至少解决上述技术问题之一，尤其是通过改变电熔丝在半导体基底上的布局，以实现32nm及以下技术代的集成电路，以及高k介质金属栅工艺中的电熔丝的正常工作。
为达到上述目的，本发明一方面提出一种新的电熔丝结构，设置于半导体基底上，所述半导体基底包括至少两个浅沟槽隔离，所述电熔丝结构包括：可熔导体层，在所述半导体基底上覆盖两个所述浅沟槽隔离的表面；阴极和阳极，位于所述可熔导体层之上，所述阴极和阳极分别位于两个所述浅沟槽隔离的上方。
在本发明一个优选的实施例中，半导体基底采用体硅材料，可熔导体层包括金属硅化物层，所述可熔导体层与半导体基底之间还包括一多晶硅层。
在本发明的另一个可选的实施例中，半导体基底采用体硅材料，可熔导体层包括金属硅化物层，所述可熔导体层与半导体基底之间包括一极薄的多晶硅层，所述金属硅化物层的形成将所述极薄的多晶硅层全部耗尽，从而使电熔丝结构形成后，在半导体基底表面上不再有多晶硅层。
本发明另一方面提出一种形成上述电熔丝结构的方法，包括：提供半导体基底；在所述半导体基底中形成至少两个浅沟槽隔离；在所述半导体基底上形成可熔导体层，所述可熔导体层覆盖所述半导体基底及两个所述浅沟槽隔离的表面；在所述两个浅沟槽隔离上方的可熔导体层上分别形成电连接的阴极和阳极。
在本发明一个优选的实施例中，半导体基体采用体硅材料，可熔导体层包括金属硅化物层，通过依次在所述半导体基底表面形成多晶硅层和金属层，二者反应生成所述金属硅化物层。其中，如果金属层仅与部分多晶硅层反应，而未参与反应的多晶硅仍原位保留，即所述金属硅化物层和所述半导体基底之间还包括多晶硅层；如果多晶硅层厚度非常薄，则可能在形成金属硅化物层的过程中，将全部多晶硅耗尽，即实现本发明的另一个可选的实施例：在电熔丝形成之后，所述金属硅化物层和半导体基底之间不包含多晶硅层。
本发明的方法与高k介质金属栅工艺兼容。由于采用高k介质金属栅工艺形成的半导体基底表面覆盖有金属栅层，其对电熔丝的正常工作会产生负面影响，因此在形成电熔丝结构之前，还包括以下步骤：在所述半导体基底表面覆盖高k介质层和金属栅层；形成掩膜，以暴露形成所述电熔丝结构的区域；去除所述区域上的所述金属栅层。
本发明通过提出一种将电熔丝的接触电极区域设置在半导体基底的STI的上方，而将接触电极(阴极和阳极)之间的连接部分则直接覆盖在半导体基底材料表面的电熔丝结构，使其适用于更小尺寸的集成电路，并且可以与高k介质金属栅工艺兼容。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，本发明的附图是示意性的，因此并没有按比例绘制。其中：
图1为现有技术中一个典型的电熔丝结构示意图；
图2为本发明一个优选的实施例的电熔丝结构示意图；
图3为本发明一个可选的实施例的电熔丝结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
本发明提出一种新型的电熔丝结构布局，该电熔丝结构设置于半导体基底上，所述半导体基底包括至少两个浅沟槽隔离STI，所述电熔丝结构包括：可熔导体层，在所述半导体基底上覆盖两个所述STI的表面；阴极和阳极，位于所述可熔导体层之上形成电连接，所述阴极和阳极分别位于两个所述STI的上方。由该结构可知，仅有接触电极(阴极和阳极)区域设置在半导体基底的STI上方，而接触电极之间的连接部分的可熔导体层则直接覆盖在半导体基底材料的表面。该结构的优点在于：一方面，半导体基底材料与电熔丝直接接触，可以提供更多的硅原子以帮助可熔导体层完成电致迁移；另一方面，接触电极区域位于STI上方，可以确保更好的热绝缘效果。以下将结合具体的实施例描述该电熔丝结构。
图2示出了本发明一个优选的实施例的电熔丝结构示意图。该电熔丝设置于半导体基底上，半导体基底优选的为体硅基底100，体硅基底100包括至少两个STI 101。电熔丝结构包括：可熔导体层，优选的为金属硅化物层200，金属硅化物层的厚度可以为2-200nm；金属硅化物层200和体硅基底100之间包括多晶硅层300，多晶硅层300在体硅基底100上覆盖两个STI 101的表面以及所述STI之间的体硅表面，而金属硅化物层200则堆叠在多晶硅层300之上，即同样覆盖两个STI 101的表面及其之间的体硅表面；阴极400和阳极500，在金属硅化物层200之上形成电连接，阴极400和阳极500分别位于两个STI 101的上方。需说明的是，图2以仅包含两个STI的体硅基底为例描述，本发明所述电熔丝结构仅覆盖其半导体基底中的两个STI，从而确保阴极和阳极之间的连接部分(包括多晶硅层300和金属硅化物层200)直接覆盖在半导体基底材料的表面，因此对于包含两个以上STI的半导体基底，该电熔丝覆盖的是其中两个相邻的STI。
当大电流持续通过该电熔丝结构时，金属硅化物层200发生电致迁移而导致其金属原子向阴极400流动，由于阴极和阳极之间的连接部分位于体硅基底100之上，故体硅基底可以提供更多的硅原子以帮助金属硅化物层完成电致迁移，因此多晶硅层300的厚度可以更薄，尤其对于多晶硅层厚度降至500埃以下的32nm及以下技术代而言，本发明具有明显优势。
可选择地，所述电熔丝结构也可以包含非常薄的多晶硅层300，以致金属硅化物层200在形成过程中将此非常薄的多晶硅层全部耗尽，从而使电熔丝结构形成后，在体硅基底100表面上不再有多晶硅层，其余部分的电熔丝结构不变，如图3所示。如前所述，当对电熔丝进行编程时，体硅基底可以提供充足的硅原子以帮助金属硅化物层更好完成电致迁移，因此，即使金属硅化物层之下不包含多晶硅层，同样可以实现电熔丝的熔断。
以上已经根据附图描述根据本发明的实施例的电熔丝结构。需要注意的是，本领域技术人员能够根据上述的电熔丝结构可以选择多种工艺进行制造，例如不同类型的产品线，不同的工艺流程等等，但是这些不同工艺制造的电熔丝结构只要具有与本发明基本相同的结构，达到基本相同的效果，那么也应包含在本发明的保护范围之内。为了能够更清楚的理解本发明，以下将具体描述形成本发明上述电熔丝结构的方法及工艺，还需要说明的是，以下步骤仅是示意性的，并不是对本发明的限制，本领域技术人员还可通过其他工艺实现。以下实施例是本发明的优选实施例，能够有效降低制造成本。
根据本发明实施例的形成上述电熔丝结构的方法，包括以下步骤：
步骤1：提供半导体基底100。半导体基底材料优选的包括体硅(例如晶片)，还可以包括其它基本半导体或化合物半导体，例如Ge、GeSi、GaAs、InP、SiC或金刚石等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，半导体基底可以包括各种掺杂配置。本实施例以体硅基底为例进行描述，在其上提供电熔丝结构和其它CMOS器件。
步骤2：在所述半导体基底中形成至少两个浅沟槽隔离STI 101。形成STI的工艺可以采取公知的浅沟槽隔离工艺，由于所述半导体基底上可以包括任何集成电路器件，如CMOS晶体管，因此所述STI可以与CMOS器件的STI相兼容，即直接利用形成器件的STI的工艺而无需额外的工艺。
可选择地，本发明的方法还可以与高k介质金属栅工艺兼容，由于电熔丝区域的多晶硅层下的金属栅层可导致短路，而影响电熔丝的正常工作，故现有的电熔丝结构通常不能适用于高k介质金属栅工艺。如果需要在高k介质金属栅工艺中运用本发明的电熔丝结构，在步骤2之后可以进行以下步骤：在半导体基底表面覆盖高k介质层和金属栅层；然后利用一额外的掩膜实施光刻，以暴露将形成所述电熔丝结构的区域；接着去除所述区域的金属栅层。优选地，可以一并去除高k介质层。
步骤3：在所述半导体基底上形成可熔导体层，所述可熔导体层覆盖所述半导体基底100及两个所述浅沟槽隔离101的表面。具体地，在体硅基底100表面形成一多晶硅层，之后在其上形成一金属层，再通过热处理使金属层和其下的多晶硅反应生成金属硅化物层200，即可熔导体层。其中，金属层仅与部分多晶硅层反应，而未参与反应的多晶硅仍原位保留，即所述金属硅化物层200和所述半导体基底100之间还包括多晶硅层300，如图2所示，即实现了本发明一个优选的实施例结构；如果初始形成的多晶硅层极薄，则金属层可能与全部多晶硅层反应，即将该极薄的多晶硅层耗尽，从而在电熔丝形成之后，所述金属硅化物层和半导体基底之间不再包含多晶硅层，如图3所示，即实现了本发明另一个可选的实施例结构。
步骤4：在所述两个浅沟槽隔离101上方的可熔导体层上分别形成电连接的阴极400和阳极500。阴极和阳极材料可以为任何合适的电极材料，如铝、镍、氮化钛、钨、铝硅合金等电极材料或者这些材料的复合多层结构，通过电镀或者溅射等方式沉积在可熔导体层如金属硅化物层200的表面。最终结构如图2和图3所示，其中，图2为本发明优选的实施例的电熔丝结构，图3所示为另一个可选的实施例的电熔丝结构。
本发明通过提出一种将电熔丝的接触电极区域设置在半导体基底的STI的上方，而将接触电极(阴极和阳极)之间的连接部分直接覆盖在半导体基底材料表面的电熔丝结构，使其适用于更小尺寸的如32nm和以下技术代的集成电路，并且可以与高k介质金属栅工艺兼容。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
Claims (10)
1.一种电熔丝结构，其特征在于，所述电熔丝结构设置于半导体基底上，所述半导体基底包括至少两个浅沟槽隔离，所述电熔丝结构包括：
可熔导体层，在所述半导体基底上覆盖两个所述浅沟槽隔离的表面；
阴极和阳极，位于所述可熔导体层之上，所述阴极和阳极分别位于两个所述浅沟槽隔离的上方。
2.如权利要求1所述的电熔丝结构，其特征在于，所述半导体基底包括体硅。
3.如权利要求1或2所述的电熔丝结构，其特征在于，所述可熔导体层包括金属硅化物层。
4.如权利要求1或2所述的电熔丝结构，其特征在于，所述可熔导体层与所述半导体基底之间包括多晶硅层。
5.一种电熔丝结构的形成方法，其特征在于，包括如下步骤：
提供半导体基底；
在所述半导体基底中形成至少两个浅沟槽隔离；
在所述半导体基底上形成可熔导体层，所述可熔导体层覆盖所述半导体基底及两个所述浅沟槽隔离的表面；
在所述两个浅沟槽隔离上方的可熔导体层上分别形成电连接的阴极和阳极。
6.如权利要求5所述的形成方法，其特征在于，所述半导体基底包括体硅。
7.如权利要求5或6所述的形成方法，其特征在于，所述可熔导体层包括金属硅化物层。
8.如权利要求7所述的形成方法，其特征在于，所述金属硅化物层通过金属和多晶硅反应生成，其中，
如果所述金属仅与部分所述多晶硅反应，则所述金属硅化物层和所述半导体基底之间包括多晶硅层。
9.如权利要求5所述的形成方法，其特征在于，所述方法与高k介质金属栅工艺兼容。
10.如权利要求9所述的形成方法，其特征在于，形成所述可熔导体层之前还包括：
在所述半导体基底表面覆盖高k介质层和金属栅层；
形成掩膜，以暴露形成所述电熔丝结构的区域；
去除所述区域上的所述金属栅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010246391 CN102347309B (zh) | 2010-08-05 | 2010-08-05 | 电熔丝结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010246391 CN102347309B (zh) | 2010-08-05 | 2010-08-05 | 电熔丝结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102347309A true CN102347309A (zh) | 2012-02-08 |
| CN102347309B CN102347309B (zh) | 2013-04-10 |
Family
ID=45545823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010246391 Active CN102347309B (zh) | 2010-08-05 | 2010-08-05 | 电熔丝结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102347309B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701295A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法 |
| CN109390275A (zh) * | 2016-12-02 | 2019-02-26 | 乐清市风杰电子科技有限公司 | 多晶硅熔丝结构的制造方法 |
| WO2020037669A1 (zh) * | 2018-08-24 | 2020-02-27 | 深圳市为通博科技有限责任公司 | 电熔丝及其制造方法、存储单元 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420217B1 (en) * | 1999-08-17 | 2002-07-16 | National Semiconductor Corporation | Method of an apparatus for programming an integrated fuse element to high resistance in low voltage technology |
| US20050218475A1 (en) * | 2004-03-22 | 2005-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low power fuse structure and method for making the same |
| US20090224323A1 (en) * | 2008-03-06 | 2009-09-10 | Xilinx, Inc. | Integrated circuit with mosfet fuse element |
| CN101599479A (zh) * | 2008-06-03 | 2009-12-09 | 恩益禧电子股份有限公司 | 电熔丝、半导体装置和断开电熔丝的方法 |
-
2010
- 2010-08-05 CN CN 201010246391 patent/CN102347309B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420217B1 (en) * | 1999-08-17 | 2002-07-16 | National Semiconductor Corporation | Method of an apparatus for programming an integrated fuse element to high resistance in low voltage technology |
| US20050218475A1 (en) * | 2004-03-22 | 2005-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low power fuse structure and method for making the same |
| US20090224323A1 (en) * | 2008-03-06 | 2009-09-10 | Xilinx, Inc. | Integrated circuit with mosfet fuse element |
| CN101599479A (zh) * | 2008-06-03 | 2009-12-09 | 恩益禧电子股份有限公司 | 电熔丝、半导体装置和断开电熔丝的方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701295A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法 |
| CN104701295B (zh) * | 2013-12-05 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法 |
| CN109390275A (zh) * | 2016-12-02 | 2019-02-26 | 乐清市风杰电子科技有限公司 | 多晶硅熔丝结构的制造方法 |
| CN109390275B (zh) * | 2016-12-02 | 2024-01-09 | 乐清市风杰电子科技有限公司 | 多晶硅熔丝结构的制造方法 |
| WO2020037669A1 (zh) * | 2018-08-24 | 2020-02-27 | 深圳市为通博科技有限责任公司 | 电熔丝及其制造方法、存储单元 |
| CN111095546A (zh) * | 2018-08-24 | 2020-05-01 | 深圳市为通博科技有限责任公司 | 电熔丝及其制造方法、存储单元 |
| US10991655B2 (en) | 2018-08-24 | 2021-04-27 | Shenzhen Weitongbo Technology Co., Ltd. | E-fuse and manufacturing method thereof, and memory cell |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102347309B (zh) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446886B (zh) | 3d集成电路结构及其形成方法 | |
| TWI254350B (en) | Fuse structure and method for making the same | |
| CN103094138A (zh) | 具有增强的铜对铜接合的三维（3d）集成电路及其形成方法 | |
| CN105655313A (zh) | 半导体器件、功率半导体器件及加工半导体器件的方法 | |
| CN105336718A (zh) | 源极向下半导体器件及其制造方法 | |
| US9913405B2 (en) | Glass interposer with embedded thermoelectric devices | |
| US10770395B2 (en) | Silicon carbide and silicon nitride interconnects | |
| CN101299418A (zh) | 半导体元件及其制造方法 | |
| US20120032339A1 (en) | Integrated circuit structure with through via for heat evacuating | |
| CN102347309B (zh) | 电熔丝结构及其形成方法 | |
| US10032716B2 (en) | Advanced E-fuse structure with controlled microstructure | |
| US9859209B2 (en) | Advanced e-Fuse structure with enhanced electromigration fuse element | |
| CN102130092A (zh) | 熔丝器件及制备方法 | |
| CN101785092B (zh) | 不触及金属层的接触熔断器 | |
| US9224687B2 (en) | Programmable fuse structure and methods of forming | |
| US10121740B2 (en) | Advanced e-Fuse structure with hybrid metal controlled microstructure | |
| US20110074031A1 (en) | Back side metallization with superior adhesion in high-performance semiconductor devices | |
| CN105702667A (zh) | 中介层及其制造方法、电子装置和保护装置 | |
| US9337088B2 (en) | MOL resistor with metal grid heat shield | |
| CN104701295B (zh) | 电熔丝结构及其形成方法 | |
| TW202127618A (zh) | 半導體結構 | |
| US8643151B2 (en) | Passivation layer for semiconductor devices | |
| JP7266467B2 (ja) | ヒューズ素子、半導体装置、およびヒューズ素子の製造方法 | |
| US20240096828A1 (en) | Semiconductor structure having dummy conductive member and manufacturing method thereof | |
| CN112563240A (zh) | 半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201217 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220424 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |