CN102341749B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN102341749B
CN102341749B CN201080009924.8A CN201080009924A CN102341749B CN 102341749 B CN102341749 B CN 102341749B CN 201080009924 A CN201080009924 A CN 201080009924A CN 102341749 B CN102341749 B CN 102341749B
Authority
CN
China
Prior art keywords
optical sensor
current potential
tft
distribution
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080009924.8A
Other languages
English (en)
Other versions
CN102341749A (zh
Inventor
C·布朗
田中耕平
加藤浩巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102341749A publication Critical patent/CN102341749A/zh
Application granted granted Critical
Publication of CN102341749B publication Critical patent/CN102341749B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及在像素区域内具有光传感器的显示装置。本发明的光传感器包括：接收入射光的二极管(D1)；供给复位信号的复位信号配线(RST)；供给读出信号的读出信号配线(RWS)；存储节点(INT)，其以从所述复位信号被供给开始至所述读出信号被供给期间为止的期间为传感期间，电位在传感期间根据由所述光检测元件接收到的光量发生变化；根据上述读出信号，将上述存储节点的电位放大的放大元件(C1)；和传感器开关元件(M2)，其用于将由上述放大元件放大后的电位作为传感器电路输出读出到输出配线(OUT)。

Description

显示装置
技术领域
本发明涉及具有光电二极管或光电晶体管等光检测元件的带光传感器的显示装置，特别涉及在像素区域内设置有光传感器的显示装置。
背景技术
历来，提案有例如通过在像素内设置有光电二极管等光检测元件，能够检测外光的明亮度、或取入接近显示器的物体的图像的带光传感器的显示装置。这样的带光传感器的显示装置被设想为作为双方向通信用显示装置、带触摸面板功能的显示装置使用。
在现有的带光传感器的显示装置中，在利用半导体工艺在有源矩阵基板形成信号线和扫描线、TFT(Thin Film Transistor：薄膜晶体管)、像素电极等公知的构成要素时，同时在有源矩阵基板上制作光电二极管等(参照专利文献1、非专利文献1)。
图59表示形成于有源矩阵基板上的现有的光传感器(专利文献2、3)的一个例子。图59所示的现有的光传感器包括光电二极管D1、电容器C2和薄膜晶体管M2。在光电二极管D1的阳极(anode)连接有用于供给复位信号的配线RST。在光电二极管D1的阴极(cathode)连接有电容器C2的一个电极和薄膜晶体管M2的栅极。薄膜晶体管M2的漏极与配线VDD连接，源极与配线OUT连接。电容器C2的另一个电极与用于供给读出信号的配线RWS连接。
在该结构中，通过分别在规定的定时向配线RST供给复位信号、向配线RWS供给读出信号，能够获得与在光电二极管D1接收的光的量相应的传感器输出VPIX。在此，参照图60说明图59所示的现有的光传感器的动作。另外，在图60中，将复位信号的低电平(例如-7V)表示为VRST.L，将复位信号的高电平(例如0V)表示为VRST.H，将读出信号的低电平(例如0V)表示为VRWS.L，将读出信号的高电平(例如15V)表示为VRWS.H。
首先，当向配线RST供给高电平的复位信号VRST.H时，光电二极管D1成为正向偏压，薄膜晶体管M2的栅极电位VINT能够由下述的式(1)表示。
VINT＝VRST.H-VF    ……(1)
在式(1)中，VF是光电二极管D1的正向电压。此时的VINT比薄膜晶体管M2的阈值电压低，因此薄膜晶体管M2在复位期间处于非导通状态。
接着，复位信号返回低电平VRST.L(图60中t＝RST的定时)，由此，光电流的积分期间(传感期间，图60所示的TINT的期间)开始。在积分期间，与射向光电二极管D1的光入射量成比例的光电流从电容器C2流出，使电容器C2放电。由此，积分期间结束时的薄膜晶体管M2的栅极电位VINT能够由下述的式(2)表示。
VINT＝VRST.H-VF-ΔVRST·CPD/CT-IPHOTO·TINT/CT  ……(2)
在式(2)中，ΔVRST是复位信号的脉冲的高度(VRST.H-VRST.L)，IPHOTO是光电二极管D1的光电流，TINT是积分期间的长度。CPD是光电二极管D1的电容。CT是电容器C2的电容、光电二极管D1的电容CPD和薄膜晶体管M2的电容CTFT的总和。在积分期间，VINT也比薄膜晶体管M2的阈值电压低，因此薄膜晶体管M2成为非导通状态。
当积分期间结束时，读出信号在图60所示的t＝RWS的定时上升，由此，读出期间开始。另外，读出期间在读出信号为高电平的期间继续。在此，对电容器C2注入电荷。其结果是，薄膜晶体管M2的栅极电位VINT能够由下述的式(3)表示。
VINT＝VRST.H-VF-ΔVRST·CPD/CT-IPHOTO·TINT/CT
+ΔVRWS·CINT/CT                ……(3)
ΔVRWS是读出信号的脉冲的高度(VRWS.H-VRWS.L)。由此，薄膜晶体管M2的栅极电位VINT变得比阈值电压高，因此，薄膜晶体管M2成为导通状态，与在各列设置于配线OUT的端部的偏压用的晶体管M3共同作为源输出放大器(source follower amplifier)发挥作用。即，来自薄膜晶体管M2的传感器输出电压VPIX与积分期间的光电二极管D1的光电流的积分值成比例。
另外，在图60中，以实线表示的波形表示射入光电二极管D1的光较少的情况下的电位VINT的变化，以虚线表示的波形表示在饱和级别的光射入光电二极管D1的情况下的电位VINT的变化。图60的ΔVSIG是与向光电二极管D1射入的光的量成比例的电位差。图60的ΔVINT是在读出期间从配线RWS向光传感器施加读出信号而引起的电位VINT的上升量。
现有技术文献
专利文献
专利文献1：日本特开2006-3857号公报
专利文献2：国际公开第2007/145346号小册子
专利文献3：国际公开第2007/145347号小册子
发明内容
发明所要解决的问题
在上述那样的在像素内具有光传感器的显示装置中，照度不同的情况下(例如暗状态的情况下和饱和级别的光射入的情况下)的存储期间结束时的存储节点的电位之差，与在各个情况下在读出期间上升后的存储节点的电位之差相同。即，暗状态的情况下的存储期间结束时刻的存储节点的电位(在此，称为VINT1)与饱和级别的光射入的情况下存储期间结束时刻的存储节点的电位(在此，称为VINT2)的电位差，等于在上述暗状态的情况下的读出期间上升后的存储节点的电位(在此，称为VINT3)与在饱和级别的光射入的情况下的读出期间上升后的存储节点的电位(在此，称为VINT4)的电位差。
但是，能够得到上述VINT3和VINT4的差越大灵敏度就越高、S/N比高的、特性优异的光传感器。因此，本发明的目的在于提供一种具有光传感器的显示装置，该光传感器通过使得与积分期间结束时刻的光接收面的照度的差所引起的存储节点的电位差(VINT1-VINT2)相比、上升后的电位差(VINT3-VINT4)变得更大，从而使得灵敏度较高。
用于解决问题的方式
为了解决上述问题，本发明的显示装置在有源矩阵基板的像素区域具备光传感器，上述光传感器包括：接收入射光的光检测元件；向该光传感器供给复位信号的复位信号配线；向该光传感器供给读出信号的读出信号配线；存储节点，其以从上述复位信号被供给开始至上述读出信号被供给为止的期间为传感期间(即，检测期间)，电位在传感期间根据由上述光检测元件接收到的光量发生变化；根据上述读出信号，将上述存储节点的电位放大的放大元件；和传感器开关元件，其用于将由上述放大元件放大后的电位作为传感器电路输出读出到输出配线。
发明效果
根据本发明，通过具有按照读出信号放大存储节点的电位的放大元件，与积分期间结束时刻的光接收面的照度的差所引起的存储节点的电位差相比，上升后的电位差更大。例如，与暗状态的情况下的存储期间结束时刻的存储节点的电位和饱和级别的光射入的情况下的储存期间结束时刻的存储节点的电位的电位差相比，在上述暗状态的情况下的读出期间上升后的存储节点的电位和在饱和级别的光射入的情况下的读出期间上升后的存储节点的电位的电位差更大。由此，能够提供具有高灵敏度的光传感器的显示装置。
附图说明
图1是表示本发明的一个实施方式的显示装置的概略结构的框图。
图2是表示本发明的第一实施方式的显示装置中一个像素的结构的等价电路图。
图3是第一实施方式的光传感器所具备的电容器的CV特性图。
图4是表示第一实施方式的光传感器的驱动信号的波形和存储节点的电位变化的时序图。
图5是本实施方式的光传感器的等价电路图。
图6是表示本实施方式的光传感器的平面结构一个例子的平面图。
图7是形成有电容器C1的区域的放大图。
图8是表示本实施方式的光传感器中各区域的连接关系的截面示意图。
图9是表示从积分期间的最后开始至读出期间的存储节点的电位VINT的变化的波形图。
图10A是表示电容器C1中栅极电极的电位比阈值电压低时的电荷的移动的截面示意图。
图10B(图10A)是表示电容器C1中栅极电极的电位比阈值电压高时的电荷的移动的截面示意图。
图11是表示第一实施方式的显示装置的检测定时的时序图。
图12是表示传感器像素读出电路的内部结构的电路图。
图13是表示读出信号、传感器输出和传感器像素读出电路的输出的关系的波形图。
图14是表示传感器列放大器的概略结构的等价电路图。
图15是第二实施方式的光传感器的等价电路图。
图16是向第二实施方式的光传感器供给的复位信号和读出信号的波形图。
图17是表示第二实施方式的光传感器的平面结构的一个例子的平面图。
图18是图17中形成有电容器C1的区域的放大图。
图19是表示第二实施方式的光传感器中各区域的连接关系的截面示意图。
图20是第三实施方式的光传感器的等价电路图。
图21是表示第三实施方式的光传感器的平面结构的一个例子的平面图。
图22是图21中形成有电容器C1的区域的放大图。
图23是表示第三实施方式的光传感器中各区域的连接关系的截面示意图。
图24是第四实施方式的光传感器的等价电路图。
图25是表示第四实施方式的光传感器的平面结构的一个例子的平面图。
图26是图25中形成有p沟道TFT的区域的放大图。
图27是表示第四实施方式的光传感器中各区域的连接关系的截面示意图。
图28是第四实施方式的光传感器的p沟道TFT的等价电路图。
图29是表示寄生电容和漏电流对存储节点的电位的影响的波形图。
图30是表示第四实施方式的光传感器的变形例的平面结构的一个例子的平面图。
图31是图30中形成有p沟道TFT的区域的放大图。
图32是图30的p沟道TFT的等价电路图。
图33是第五实施方式的光传感器的等价电路图。
图34是表示第五实施方式的光传感器的平面结构的一个例子的平面图。
图35是第五实施方式中形成有放大元件(n沟道TFT)的区域的放大图。
图36是表示第五实施方式的光传感器中各区域的连接关系的截面示意图。
图37是第五实施方式中的作为放大元件的n沟道TFT的等价电路图。
图38是表示第五实施方式的光传感器的变形例的平面结构的一个例子的平面图。
图39是表示图38的变形例中的放大元件中各区域的连接关系的截面示意图。
图40是图39的n沟道TFT的等价电路图。
图41是第六实施方式的光传感器的等价电路图。
图42是表示第六实施方式的光传感器的平面结构的一个例子的平面图。
图43是在第六实施方式中形成有放大元件(光电二极管D2)的区域的放大图。
图44是表示第六实施方式的光传感器中各区域的连接关系的截面示意图。
图45是第六实施方式中的作为放大元件的光电二极管的等价电路图。
图46是第六实施方式的第一变形例的光传感器的等价电路图。
图47是表示第六实施方式的第一变形例的光传感器的平面结构的一个例子的平面图。
图48是第六实施方式的第二变形例的光传感器的等价电路图。
图49是表示第六实施方式的第二变形例的光传感器的平面结构的一个例子的平面图。
图50是第七实施方式的光传感器的等价电路图。
图51是表示本实施方式的光传感器的平面结构的一个例子的平面图。
图52A是表示对放大元件为可变电容器的结构组合串联电容器CSER的情况下的电荷注入的样子的电路图。
图52B是表示对放大元件为p沟道TFT的结构组合串联电容器CSER的情况下的电荷注入的样子的电路图。
图53是第八实施方式的光传感器的等价电路图。
图54是表示第八实施方式的光传感器的平面结构的一个例子的平面图。
图55是第九实施方式的光传感器的等价电路图。
图56是表示第九实施方式的光传感器的平面结构的一个例子的平面图。
图57是本实施方式的光传感器的等价电路图。
图58是表示本实施方式的光传感器的平面结构的一个例子的平面图。
图59是表示在有源矩阵基板上形成的现有的光传感器的一个例子的等价电路图。
图60是表示现有的光传感器中的驱动信号的波形和存储节点的电位变化的时序图。
具体实施方式
本发明的一个实施方式的显示装置在有源矩阵基板的像素区域具有光传感器，上述光传感器包括：接收入射光的光检测元件；向该光传感器供给复位信号的复位信号配线；向该光传感器供给读出信号的读出信号配线；存储节点，其以从上述复位信号被供给开始至上述读出信号被供给为止的期间为传感期间，电位在传感期间根据由上述光检测元件接收到的光量发生变化；根据所述读出信号，将上述存储节点的电位放大的放大元件；和传感器开关元件，其用于将由上述放大元件放大后的电位作为传感器电路输出读出到输出配线。
根据该结构，通过具有根据读出信号放大存储节点的电位的放大元件，与积分期间结束时刻的光接收面的照度的差导致的存储节点的电位差相比，上升后的电位差更大。例如，与暗状态的情况下的存储期间结束时刻的存储节点的电位和饱和级别的光射入的情况下的储存期间结束时刻的存储节点的电位的电位差相比，在上述暗状态的情况下的读出期间上升后的存储节点的电位和在饱和级别的光射入的情况下的读出期间上升后的存储节点的电位的电位差更大。另外，该电位差的放大功能并不仅限于暗状态的情况和饱和级别的光射入的情况，而在任意的照度间都成立。由此，能够提供具有高灵敏度的光传感器的显示装置。
在上述显示装置中，作为上述放大元件，例如能够使用可变电容器。在这种情况下，作为上述可变电容器，例如能够使用包括上述读出信号配线、绝缘膜和形成在硅膜的p型半导体区域的MOS电容器。或者，作为上述可变电容器，能够使用包括上述传感器开关元件的栅极电极、绝缘膜和形成在硅膜的n型半导体区域的MOS电容器。根据前者的结构，能够将上述读出信号配线用作该可变电容器的栅极电极，因此具有不需要设置用于连接读出信号配线和栅极电极的配线和/或接触部(接点)的优点。
此外，在上述显示装置中，作为上述放大元件，例如也能够使用p沟道薄膜晶体管。在这种情况下优选如下方式：在p沟道薄膜晶体管中，在将上述光检测元件与上述存储节点连接的硅膜的宽幅部形成有沟道区域，以与上述宽幅部重叠(overlap)的方式设置有该p沟道薄膜晶体管的栅极电极。这是因为，根据该结构，能够使边界长度变短，并能够防止由寄生电容和漏电流引起的动态范围(dynamic range)的减少。或者，在上述显示装置中，作为上述放大元件，也可以使用n沟道薄膜晶体管。
或者，在上述显示装置中，作为上述放大元件，也能够使用在沟道上设置有栅极电极的二极管。根据该结构，能够使边界长度变短。
此外，在上述显示装置中，还优选采用如下结构，即，包括：遮光膜，其相对于上述光检测元件，设置在该光检测元件的光接收面的相反一侧；和电极，其以与上述遮光膜和上述光检测元件的寄生电容形成串联电容的方式，与上述遮光膜相对设置，其中，上述电极与上述读出配线电连接。根据该结构，具有能够减轻遮光膜与光检测元件之间的寄生电容对积分期间的存储节点的电位变化所施加的影响的效果。
此外，在上述显示装置中，优选如下结构：在上述像素区域设置有多个上述光检测元件，上述多个光检测元件并联连接，上述放大元件与上述多个光检测元件的末端的光检测元件连接。这样，通过将多个光检测元件并联连接，能够增加光电流，并能够提高灵敏度。
在上述显示装置中，优选如下结构：上述传感器开关元件是三端子开关元件，上述三端子中的栅极电极与上述存储节点连接，上述三端子中的剩余的两个端子中的一个端子连接到上述输出配线。根据该结构，传感器开关元件的数量为一个即可，因此能够简化光传感器的电路结构。另外，在上述显示装置中，也可以进一步设置有上述传感器开关元件的复位用开关元件。
在上述显示装置中，优选上述放大元件在上述读出信号的低电平电位与高电平电位之间具有该放大元件的导通/断开发生变换的阈值电位。
此外，上述显示装置还能够作为进一步包括与上述有源矩阵基板相对的对置基板和夹持在上述有源矩阵基板与对置基板之间的液晶的液晶显示装置来实施。
以下，参照附图说明本发明的更具体的实施方式。另外，以下的实施方式表示将本发明的显示装置作为液晶显示装置实施的情况下的结构例，但是，本发明的显示装置并不仅限于液晶显示装置，而能够适用于使用有源矩阵基板的任意的显示装置。另外，本发明的显示装置被设想为作为带触摸面板的显示装置、具备显示功能和摄像功能的双方向通信用显示装置等利用，其中，该带触摸面板的显示装置通过具有光传感器，能够检测接近画面的物体而进行输入操作。
此外，为了便于说明，以下参照的各附图是仅将在本发明的实施方式的构成部件中为了说明本发明而需要的主要部件进行简化表示的图。因此，本发明的显示装置能够包括在本说明书参照的各附图中未表示的任意的构成部件。此外，各附图中的部件的尺寸并不是忠实地表示实际的构成部件的尺寸和各部件的尺寸比例等的尺寸。
(第一实施方式)
首先，参照图1和图2，说明本发明的第一实施方式的液晶显示装置具备的有源矩阵基板的结构。
图1是表示本发明的一个实施方式的液晶显示装置具备的有源矩阵基板100的概略结构的框图。如图1所示，有源矩阵基板100在玻璃基板上至少设置有像素区域1、显示器栅极驱动器2、显示器源极驱动器3、传感器列(column)驱动器4、传感器行(row)驱动器5、缓冲放大器6和FPC连接器7。此外，用于对由像素区域1内的光检测元件(后述)取入的图像信号进行处理的信号处理电路8，经上述FPC连接器7和FPC9与有源矩阵基板100连接。
另外，有源矩阵基板100上的上述构成部件也能够利用半导体工艺在玻璃基板上形成为单片。或者也可以利用例如COG(Chip OnGlass：玻璃基芯片)技术等将上述构成部件中的放大器、驱动器类安装在玻璃基板上。或者也能够考虑如下方式：在图1中表示在有源矩阵基板100上的上述构成部件的至少一部分安装在FPC9上。有源矩阵基板100与在整个面上形成有对置电极的对置基板(未图示)贴合，在其间隙封入液晶材料。
像素区域1是为了显示图像而形成有多个像素的区域。在本实施方式中，在像素区域1中的各像素内设置有用于取入图像的光传感器。图2是表示有源矩阵基板100的像素区域1中的像素和光传感器的配置的等价电路图。在图2的例子中，一个像素由R(红)、G(绿)、B(蓝)3种颜色的图像元素形成，在由该3个图像元素构成的1个像素内，设置有1个光传感器。像素区域1具有配置为M行×N列的矩阵状的像素和同样配置为M行×N列的矩阵状的光传感器。另外，如上所述，图像元素数是M×3N。
因此，如图2所示，像素区域1具有配置为矩阵状的栅极线GL和源极线COL作为像素用配线。栅极线GL与显示器栅极驱动器2连接。源极线COL与显示器源极驱动器3连接。另外，栅极线GL在像素区域1内设置为M行。以下，在有必要对各个栅极线GL进行区别说明的情况下，标记为GLi(i＝1～M)。另一方面，源极线COL为了如上述那样向1个像素内的3个图像元素分别供给图像数据，针对每个像素，各设置有3根。在有必要分别区别说明源极线COL的情况下，标记为COLrj、COLgj、COLbj(j＝1～N)。
在栅极线GL与源极线COL的交点，作为像素用开关元件，设置有薄膜晶体管(TFT)M1。另外，在图2中，将在红色、绿色、蓝色各自的图像元素设置的薄膜晶体管M1标记为M1r、M1g、M1b。薄膜晶体管M1的栅极电极连接至栅极线GL、源极电极连接至源极线COL、漏极电极连接至未图示的像素电极。由此，如图2所示，在薄膜晶体管M1的漏极电极与对置电极(VCOM)之间形成有液晶电容CLC。此外，在漏极电极与TFTCOM之间形成有辅助电容CLS。
在图2中，由与1根栅极线GLi和1根源极线COLrj的交点连接的薄膜晶体管M1r驱动的图像元素以与该图像元素对应的方式设置有红色的彩色滤光片，并从显示器源极驱动器3经源极线COLrj供给红色的图像数据，由此作为红色的图像元素发挥作用。此外，由与栅极线GLi和源极线COLgj的交点连接的薄膜晶体管M1g驱动的图像元素以与该图像元素对应的方式设置有绿色的彩色滤光片，并从显示器源极驱动器3经源极线COLgj供给绿色的图像数据，由此作为绿色的图像元素发挥作用。进一步，由与栅极线GLi和源极线COLbj的交点连接的薄膜晶体管M1b驱动的图像元素以与该图像元素对应的方式设置有蓝色的彩色滤光片，并从显示器源极驱动器3经源极线COLbj供给蓝色的图像数据，由此作为蓝色的图像元素发挥作用。
另外，在图2的例子中，光传感器在像素区域1中以1个像素(3个图像元素)对1个光传感器的比例设置。但是，像素与光传感器的配置比例并不仅限于该例子，而是任意的。例如，既可以每1个图像元素配置1个光传感器，也可以对于多个像素配置1个光传感器。
如图2所示，光传感器由作为光检测元件的光电二极管D1、电容器C1(放大元件)和薄膜晶体管M2构成。在本实施方式中，作为放大元件发挥作用的电容器C1是可变电容器。
在图2的例子中，源极线COLr兼作用于从传感器列驱动器4向光传感器供给一定电压VDD的配线VDD。此外，源极线COLg兼作传感器输出用的配线OUT。
在光电二极管D1的阳极连接有作为用于供给复位信号的复位信号配线的配线RST。在光电二极管D1的阴极连接有电容器C1的一个电极和薄膜晶体管M2的栅极。薄膜晶体管M2的漏极与配线VDD连接，源极与配线OUT连接。在图2中，将与光电二极管D1的阴极、电容器C1的一个电极和薄膜晶体管M2的栅极的连接点(存储节点)标记为INT。电容器C1的另一个电极与作为用于供给读出信号的读出信号配线的配线RWS连接。配线RST、RWS与传感器行驱动器5连接。因为这些配线RST、RWS在每1行设置，所以以下在需要区别各个配线的情况下，标记为RSTi、RWSi(i＝1～M)。
传感器行驱动器5以规定的时间间隔trow依次选择图2所示的配线RSTi和RWSi的组。由此，在像素区域1依次选择应该读出信号电荷的光传感器的行(row)。
另外，如图2所示，在配线OUT的端部连接有绝缘栅极型场效应晶体管即薄膜晶体管M3的漏极。此外，在该薄膜晶体管M3的漏极连接有输出配线SOUT，薄膜晶体管M3的漏极的电位VSOUT作为来自光传感器的输出信号被输出至传感器列驱动器4。薄膜晶体管M3的源极与配线VSS连接。薄膜晶体管M3的栅极经参照电压配线VB与参照电压电源(未图示)连接。
图3是电容器C1的CV特性图。在图3中，横轴表示电容器C1的电极间电压VCAP，纵轴表示静电电容。如图3所示，电容器C1具有如下特性：虽然在电极间电压VCAP较小期间具有一定的静电电容，但是静电电容在电极间电压VCAP的阈值的前后急剧地变化。因此，能够通过来自配线RWS的读出信号的电位使电容器C1的特性动态地发生变化。如图4所示，通过使用具有这样的特性的电容器C1，本实施方式的光传感器能够将积分期间TINT的存储节点的电位变化放大读出。图4的例子不过是一个实施方式而已，复位信号的低电平VRST.L是-1.4V，复位信号的高电平VRST.H是0V。此外，读出信号的低电平VRWS.L是-3V，读出信号的高电平VRWS.H是12V。图4中也是如下情形：以实线表示的波形表示在射入光电二极管D1的光较少的情况下的电位VINT的变化，以虚线表示的波形表示在饱和级别的光射入光电二极管光D1的情况下的电位VINT的变化，ΔVSIG是与射入光电二极管光D1的光的量成比例的电位差。比较图60所示的现有例与图4明显可知，在本实施方式的光传感器中，虽然饱和级别的光射入的情况下的积分期间TINT的存储节点的电位变化小于现有的光传感器，但是在读出期间(读出信号的电位是高电平VRWS.H期间)，该存储节点的电位被放大读出。
在此，参照图4说明来自像素区域1的传感器输出的读出。首先，当从传感器行驱动器5向配线RST供给的复位信号从低电平(VRST.L)上升到高电平(VRST.H)时，光电二极管D1成为正向偏压，连接点INT的电位VINT能够由下述的式(4)表示。
VINT＝VRST.H-VF  …(4)
在式(4)中，VF是光电二极管D1的正向电压。此时的VINT比薄膜晶体管M2的阈值电压低，因此薄膜晶体管M2在复位期间处于非导通状态。
接着，当复位信号返回低电平VRST.L时，光电流的积分期间(TINT)开始。在积分期间TINT，与射向光电二极管D1的光入射量成比例的光电流流入电容器C1，使电容器C1放电。由此，积分期间TINT结束时的连接点INT的电位VINT能够由下述的式(5)表示。
VINT＝VRST.H-VF-ΔVRST·CPD/CT-IPHOTO·tINT/CT    ……(5)
在式(5)中，ΔVRST是复位信号的脉冲的高度(VRST.H-VRST.L)，IPHOTO是光电二极管D1的光电流，tINR是积分期间的长度。CPD是光电二极管D1的电容。CTOTAL是整个光传感器电路的电容、即连接点INT的总电容，是电容器C1的电容CINT、光电二极管D1的电容CPD和薄膜晶体管M2的电容CTFT的总和。在积分期间，VINT也比薄膜晶体管M2的阈值电压低，因此薄膜晶体管M2成为非导通状态。
当积分期间结束时，向配线RWS供给的读出信号上升，由此，读出期间开始。在此，对电容器C1注入电荷。然后，在连接点INT的电位VINT变得比薄膜晶体管M2的阈值电压高时，薄膜晶体管M2成为导通状态，与在各列设置于配线OUT的端部的偏压用的薄膜晶体管M3共同作为源极输出放大器发挥作用。在本实施方式的光传感器中，来自输出配线SOUT的输出信号电压与将积分期间的光电二极管D1的光电流的积分值放大而得的值相当，其中，该输出配线SOUT来自薄膜晶体管M3的漏极。其原理在之后进行说明。
如上所述，在本实施方式中，以复位脉冲的初始化、积分期间的光电流的积分和读出期间的传感器输出的读出为一个循环，周期地进行。
以下，参照附图说明本实施方式的光传感器的具体结构。图5是本实施方式的光传感器的等价电路图。图6是表示本实施方式的光传感器的平面结构的一个例子的平面图。图7是形成有电容器C1的区域的放大图。图8是表示本实施方式的光传感器中各区域的连接关系的截面示意图。
如图5所示，本实施方式的光传感器设置有电容器C1作为放大元件，其中，电容器C1是可变电容器。在本实施方式中，电容器C1是p沟道MOS电容器。另外，在图6中，在源极线COLg与COLb之间的区域设置有薄膜晶体管M2，在其两侧各设置有一个电容器C1和光电二极管D1的组，但是也可以为仅设置有一个电容器C1和光电二极管D1的组的结构。
如图6所示，本实施方式的光传感器在源极线COLg与COLb之间的区域设置有薄膜晶体管M2。光电二极管D1是在作为基底部的硅膜串联地形成有p型半导体区域102p、i型半导体区域102i和n型半导体区域102n的、横向结构的PIN光电二极管。p型半导体区域102p成为光电二极管D1的阳极，经配线108和接触部109、110与配线RST连接。n型半导体区域102n成为光电二极管D1的阴极，经硅膜的延伸设置部107、接触部105、106和配线104与薄膜晶体管M2的栅极电极101连接。
在该结构中，配线RST、RWS与薄膜晶体管M2的栅极电极101利用相同的金属在相同的工序形成。此外，配线104、108与源极线COL利用相同的金属在相同的工序形成。在光电二极管D1的背面，设置有用于防止背光源的光射入传感器的遮光膜113。
此外，如图6～图8所示，通过形成在配线RWS的宽幅部111、硅膜的延伸设置部107以及配置在宽幅部111与延伸设置部107之间的绝缘膜(未图示)形成电容器C1。即，与配线RWS相同电位的宽幅部111作为电容器C1的栅极电极发挥作用。图7所示的区域112是对n型硅膜掺杂例如硼等p型杂质而形成的p+区域。另外，在p型杂质的掺杂时宽幅部111作为掩膜发挥作用，因此，如图8所示，延伸设置部107成为p+区域，位于宽幅部111的下方的硅膜形成n-区域。
在此，对本实施方式的光传感器的读出动作进行说明。图9是表示从积分期间的最后至读出期间的存储节点的电位VINT的变化的波形图。在图9中，以实线表示的波形w1表示射入光电二极管D1的光较少的情况下的电位VINT的变化，以虚线表示的波形w2表示光射入光电二极管D1的情况下的电位VINT的变化。此外，时刻t0是从配线RWS供给的读出信号自低电平VRWS.L开始上升的时刻，时刻t2是读出信号到达高电平VRWS.H的时刻。时刻ts是薄膜晶体管M2变得导通而进行传感器输出的取样的时刻。时刻t1是读出信号到达电容器C1的阈值电压Voff的时刻。即，电容器C1的动作特性根据从配线RWS向宽幅部111供给的电位与阈值电压Voff的大小关系发生变化。此外，时刻t1’是在波形w2的情况(光射入光电二极管D1的情况)下、读出信号到达电容器C1的阈值电压Voff的时刻。
图10A和图10B是表示电容器C1中由栅极电极(宽幅部111)的电位引起的电荷的移动的不同的截面示意图。如图9、图10A和图10B所示，在时刻t1之前的时刻，电容器C1总为导通状态，在时刻t1之后成为断开状态。即，在配线RWS的电位为阈值电压Voff以下期间，如图10A所示那样，发生栅极电极(宽幅部111)下的电荷Qinj的移动，但是如果配线RWS的电位超过阈值电压Voff，则如图10B所示那样，栅极电极(宽幅部111)下的电荷Qinj的移动消失。由此，从配线RWS供给的读出信号的电位到达高电平VRWS.H后的取样时刻ts的存储节点的电位VINT(ts)如下述式(6)所示。另外，图4所示的ΔVINT，与VINT(t0)和VINT(ts)的差相当，与Qinj/CINT相等。
(数学式1)
V INT ( t s ) = V INT ( t 0 ) + Q inj C TOTAL
= V INT ( t 0 ) + ∫ C INT C TOTAL · dV
= V INT ( t 0 ) + [ ∫ V RWS ( L ) V off C INT C INT + C TFT + C DIODE · dV + ∫ V off V RWS ( H ) C INT ′ C INT ′ + C TFT + C DIODE · dV ] . . . . . . ( 6 )
其中，
CINT＝Cpar+Cgate
C INT ′ = C par + C gate · C j C gate + C j
如图9所示，根据本实施方式的光传感器，积分期间的末期的ΔVSIG(t0)被放大至ΔVSIG(t1)。由此，与积分期间结束时刻的光接收面的照度的差所引起的存储节点的电位差相比，上升后的电位差更大。例如，与暗状态的情况下的存储期间结束时刻的存储节点的电位和饱和级别的光射入的情况下的存储节点的电位的电位差相比，在上述暗状态的情况下的读出期间上升后的存储节点的电位和在饱和级别的光射入的情况下的读出期间上升后的存储节点的电位的电位差更大。因此，能够实现灵敏度较高且S/N比也较高的光传感器。
另外，在本实施方式中，如上所述将源极线COLr、COLg作为光传感器用配线VDD、OUT共用，因此，如图11所示，需要对经源极线COLr、COLg、COLb输入显示用图像数据的定时和读出传感器输出的定时加以区别。在图11的例子中，在水平扫描期间显示用图像数据信号的输入结束后，利用水平消隐期等进行传感器输出的读出。另外，图11的HSYNC表示水平同步信号。
如图1所示，传感器列驱动器4包括传感器像素读出电路41、传感器列放大器42和传感器列扫描电路43。在传感器像素读出电路41连接有从像素区域1输出传感器输出VSOUT的配线SOUT(参照图2)。在图1中，将由配线SOUTj(j＝1～N)输出的传感器输出标记为VSOUTj。传感器像素读出电路41向传感器列放大器42输出传感器输出VSOUTj的峰值保持电压VSj。传感器列放大器42内置有与像素区域1的N列光传感器分别对应的N个列放大器，在各个列放大器将峰值保持电压VSj(j＝1～N)放大，作为VCOUT向缓冲放大器6输出。传感器列扫描电路43为了将传感器列放大器42的列放大器依次连接至对缓冲放大器6的输出，向传感器列放大器42输出列选择信号CSj(j＝1～N)。
在此，参照图12和图13说明从像素区域1读出传感器输出VSOUT后的传感器列驱动器4和缓冲放大器6的动作。图12是表示传感器像素读出电路41的内部结构的电路图。图13是表示读出信号、传感器输出和传感器像素读出电路的输出的关系的波形图。如上所述，在读出信号为高电平VRWS.H时，薄膜晶体管M2导通，由此，由薄膜晶体管M2、M3形成源输出放大器，传感器输出VSOUT被存储在传感器像素读出电路41的取样电容器CSAM。由此，在读出信号变为低电平VRWS.L后，在该行的选择期间(trow)中，从传感器像素读出电路41输向传感器列放大器42的输出电压VS如图13所示那样保持为与传感器输出VSOUT的峰值相等的电平。
接着，参照图14说明传感器列放大器42的动作。如图14所示，从传感器像素读出电路41向传感器列放大器42的N个列放大器输入各列的输出电压VSj(j＝1～N)。如图14所示，各列放大器由薄膜晶体管M6、M7由构成。由传感器列扫描电路43生成的列选择信号CSj在1个行选择期间(trow)中相对于N列的列的各个依次导通，由此，传感器列放大器42中的N个列放大器中仅一个列放大器的薄膜晶体管M6导通，经该薄膜晶体管M6，各列的输出电压VSj(j＝1～N)中的仅一个输出电压VSj作为来自传感器列放大器42的输出VCOUT被输出。缓冲放大器6进一步放大从传感器列放大器42输出的VCOUT，并作为面板输出(光传感器信号)VOUT向信号处理电路8输出。
另外，传感器列扫描电路43也可以如上所述那样逐列扫描光传感器的列，但是并不仅限于此，也可以采用隔行(interlace)扫描光传感器的列的结构。此外，传感器列扫描电路43例如也可以形成为4相等的多相驱动扫描电路。
根据上述的结构，本实施方式的显示装置获得与在像素区域1形成于每个像素的光电二极管D1的光接收量相对应的面板输出VOUT。面板输出VOUT被输送至信号处理电路8进行A/D转换，并作为面板输出数据存储在存储器(未图示)。即，在该存储器存储与像素区域1的像素数(光传感器数)相同数量的面板输出数据。在信号处理电路8，使用存储在存储器的面板输出数据进行图像取入和/或触摸区域的检测等各种信号处理。另外，在本实施方式中，在信号处理电路8的存储器存储与像素区域1的像素数(光传感器数)相同数量的面板输出数据，但是由于存储器容量等的制约，并非必须存储与像素数相同数量的面板输出数据。
另外，第一实施方式的结构由于配线RWS的宽幅部111兼作电容器C1的栅极电极，所以例如与后述的第三实施方式相比，具有接触部(第三实施方式中图21所示的接触部118、119)较少、能够实现光传感器电路小型化的优点。此外，在第一实施方式的结构中，配线RWS的宽幅部111成为从源极线COL屏蔽存储节点INT的配置。因此，例如与后述的第三实施方式那样在存储节点INT的上层配置源极线COL的结构相比，具有能够抑制来自源极线COL的、对存储节点INT的噪声干扰的优点。
(第二实施方式)
以下，对本发明的第二实施方式进行说明。对具有与第一实施方式中说明的结构相同的功能的结构，标记与第一实施方式相同的参照附图标记，省略其详细的说明。
图15是本实施方式的光传感器的等价电路图。图16是向本实施方式的光传感器供给的复位信号和读出信号的波形图。图17是表示本实施方式的光传感器的平面结构的一个例子的平面图。图18是形成有电容器C1的区域的放大图。图19是表示本实施方式的光传感器中各区域的连接关系的截面示意图。
如图15所示，本实施方式的光传感器的电容器C1是n沟道MOS电容器，在这方面与第一实施方式不同。此外，光电二极管D1与第一实施方式相比被反向连接。即，光电二极管D1的阴极与配线RST连接，阳极与存储节点INT连接。进一步，读出用的薄膜晶体管M2是p沟道TFT。此外，如图16所示，复位信号和读出信号的高电平和低电平的电位与第一实施方式相反。
如图17所示，光电二极管D1与第一实施方式一样，是在作为基底部的硅膜串联地形成有p型半导体区域102p、i型半导体区域102i和n型半导体区域102n的、横向结构的PIN光电二极管。其中，n型半导体区域102n(阴极)经配线108和接触部109、110与配线RST连接。此外，p型半导体区域102p(阳极)经硅膜的延伸设置部107、接触部105、106和配线104，与薄膜晶体管M2的栅极电极101连接。
如图18和图19所示，通过形成在配线RWS的宽幅部111、硅膜的延伸设置部107以及配置在宽幅部111与延伸设置部107之间的绝缘膜(未图示)形成电容器C1。即，与配线RWS相同电位的宽幅部111作为电容器C1的栅极电极发挥作用。在本实施方式中，图18所示的区域112是对n型硅膜掺杂例如磷等n型杂质而形成的n+区域。另外，在n型杂质的掺杂时宽幅部111作为掩膜发挥作用，因此，如图19所示，延伸设置部107成为n+区域，位于宽幅部111的下方的硅膜形成n-区域。
在以上结构的本实施方式的光传感器中，电位关系与第一实施方式相反，因此，积分期间和读出期间的存取节点VINT的电位变化为使第一实施方式中所示的图9在上下方向颠倒那样。因此，根据本实施方式的光传感器，也是如下情形：与积分期间结束时的光接收面的照度的差所引起的存储节点的电位差相比，上升后的电位差更大。例如，与暗状态的情况下的存储期间结束时刻的存储节点的电位和饱和级别的光射入的情况下的储存期间结束时刻的存储节点的电位的电位差相比，在上述暗状态的情况下的读出期间上升后的存储节点的电位和在饱和级别的光射入的情况下的读出期间上升后的存储节点的电位的电位差更大。其结果是，能够实现灵敏度高并且S/N比也高的光传感器。
(第三实施方式)
以下，对本发明的第三实施方式进行说明。对具有与上述各实施方式中说明的结构相同的功能的结构，标记与上述实施方式相同的参照附图标记，省略其详细的说明。
图20是本实施方式的光传感器的等价电路图。图21是表示本实施方式的光传感器的平面结构的一个例子的平面图。图22是形成有电容器C1的区域的放大图。图23是表示本实施方式的光传感器中各区域的连接关系的截面示意图。
如图20所示，本实施方式的光传感器的等价电路图与第一实施方式相同。不过，如图21～23所示，电容器C1的结构等不同。
如图21所示，在本实施方式的光传感器中，来自薄膜晶体管M2的栅极电极101的配线延伸设置至光电二极管D1的n型半导体区域102n的上方，经接触部115、116与n型半导体区域102n连接。来自薄膜晶体管M2的栅极电极101的配线还延伸设置在电容器C1的上层，作为电容器C1的栅极电极121发挥作用。
如图22和图23所示，通过栅极电极121、硅膜117以及配置在栅极电极121与硅膜117之间的绝缘膜(未图示)形成电容器C1。栅极电极121与存储节点INT是相同电位(VINT)。在本实施方式中，图22所示的区域112是对n型硅膜掺杂例如磷等n型杂质而形成的n+区域。另外，在n型杂质的掺杂时栅极电极121作为掩膜发挥作用，因此，如图23所示，位于栅极电极121的下方的硅膜形成n-区域。
本实施方式的光传感器由第一实施方式中图4所示的复位信号和读出信号驱动，积分期间和读出期间的存储节点VINT的电位变化则如由第一实施方式中图9所示。因此，根据本实施方式的光传感器，也是如下情形：与积分期间结束时的光接收面的照度的差所引起的存储节点的电位差相比，上升后的电位差更大。例如，与暗状态的情况下的存储期间结束时刻的存储节点的电位和饱和级别的光射入的情况下的储存期间结束时刻的存储节点的电位的电位差相比，在上述暗状态的情况下的读出期间上升后的存储节点的电位和在饱和级别的光射入的情况下的读出期间上升后的存储节点的电位的电位差更大。其结果是，能够实现灵敏度高并且S/N比也高的光传感器。
(第四实施方式)
以下，对本发明的第四实施方式进行说明。对具有与上述各实施方式中说明的结构相同的功能的结构，标记与上述实施方式相同的参照附图标记，省略其详细的说明。
图24是本实施方式的光传感器的等价电路图。图25是表示本实施方式的光传感器的平面结构的一个例子的平面图。图26是形成有放大元件(p沟道TFT)的区域的放大图。图27是表示本实施方式的光传感器中各区域的连接关系的截面示意图。图28是作为放大元件的p沟道TFT的等价电路图。
如图24～28所示，本实施方式的光传感器使用p沟道TFT(薄膜晶体管M4)代替第一～第三实施方式中说明的可变电容器C1作为放大元件。另外，使用薄膜晶体管M4作为放大元件的本实施方式的光传感器的驱动信号和动作与第一实施方式中参照图4和图9说明的驱动信号和动作相同。因此，根据本实施方式的光传感器也能够将存储节点的电位VINT放大读出。
此外，如图25和图26所示，本实施方式的光传感器的配线RWS的宽幅部111延伸设置至覆盖配线107的整个宽度的位置，在这方面也与第一实施方式不同。根据该结构，本实施方式的光传感器与第一实施方式的光传感器相比具有边界长度短的优点。
以下对边界长度进行说明。边界长度是指放大元件与存储节点INT的边界的长度。例如，在第一实施方式中，如图6和图7所示那样通过硅膜的延伸设置部107与配线RWS的宽幅部111的重叠形成电容器C1。因此，在第一实施方式中，如图7所示，放大元件和存储节点INT的边界如由粗线B所示那样，是配线RWS的宽幅部111的外缘与硅膜的延伸设置部107重叠的部分。即，在第一实施方式中，图7所示的LCAP的长度与2×WCAP的值的和是边界长度。此外，在本实施方式的光传感器中，如图26所示，配线RWS的宽幅部111与硅膜的延伸设置部107重叠的部分作为放大元件发挥作用，因此，该放大元件的宽度WTFT(即延伸设置部107的宽度)的两倍是边界长度。
在第一实施方式中，如果想缩短边界长度，则不得不缩小LCAP的长度，而为了确保电容器C1的容量，导致电容器C1的布局(Layout)面积增加。但是在第四实施方式中，边界长度是硅膜的延伸设置部107的宽度WTFT，因此能够不增加布局面积而缩短边界长度。
另外，参照图9和图29，对边界长度较短时效果好的理由进行说明。如第一实施方式中参照图9说明的那样，从配线RWS供给的读出信号在从低电平VRWS.L向高电平VRWS.H上升的途中存在阈值电压Voff。此处优选，在时刻t1配线RWS的读出信号到达阈值电压Voff后，直至取样时刻ts为止，存储节点的电位VINT一定。但是，如图29所示，在读出信号上升的时刻t1～t2之间，起因于放大元件与存储节点之间的寄生电容，存储节点的电位VINT继续上升。此外，从读出信号的电位到达到高电平VRWS.H的时刻t2至取样时刻ts之间，起因于漏电流，存储节点的电位VINT也继续上升。这样，在时刻t1以后存储节点的电位VINT上升，电位的放大效果变小，因此不令人满意。为了抑制起因于时刻t1以后的寄生电容和漏电流的电位VINT的上升，优选放大元件的边界较短。
因此，第四实施方式的光传感器能够在放大元件的边界较短这方面抑制起因于时刻t1以后的寄生电容和漏电流的、电位VINT的上升，从而比第一实施方式的光传感器有利。
此外，如图30和图31所示，作为第四实施方式的光传感器的变形例，还能够采样如下结构：通过使硅膜的延伸设置部107的宽度变窄并在延伸设置部107设置用于确保放大元件的宽度WCAP的宽幅部107a，从而确保放大元件的有效面积并且进一步缩短边界长度WTFT。在这种情况下，作为放大元件的p沟道TFT的等价电路图如图32所示。根据该变形例的结构，与图24～图28所示的结构相比能够进一步缩短边界长度，因此能够将由时刻t1以后的寄生电容和漏电流引起的电位VINT的上升抑制得更小。由此，能够实现动态范围更宽的光传感器。
(第五实施方式)
以下对本发明的第五实施方式进行说明。对具有与上述各实施方式中说明的结构相同的功能的结构，标记与上述实施方式相同的参照附图标记，省略其详细的说明。
图33是本实施方式的光传感器的等价电路图。图34是表示本实施方式的光传感器的平面结构的一个例子的平面图。图35是形成有放大元件(n沟道TFT)的区域的放大图。图36是表示本实施方式的光传感器中各区域的连接关系的截面示意图。图37是作为放大元件的n沟道TFT的等价电路图。
本实施方式的光传感器使用n沟道TFT(薄膜晶体管M4)代替第二实施方式中说明的n沟道MOS电容器作为放大元件。另外，使用n沟道TFT作为放大元件的本实施方式的光传感器的驱动信号如第二实施方式中参照图16所说明的那样，与使用n沟道TFT作为放大元件的第四实施方式的驱动信号相比，高电平和低电平的电位相反。根据该驱动信号，本实施方式的光传感器如第一实施方式中参照图9所说明的那样，能够对存储节点的电位VINT进行放大读出。
如图33和图34所示，在本实施方式的光传感器中，光电二极管D1与第四实施方式相比被反向连接。即，光电二极管D1的阴极与配线RST连接，与n沟道TFT连接。进一步，读出用薄膜晶体管M2是p沟道TFT。
如图34和图35所示，本实施方式的光传感器的配线RWS的宽幅部111延伸设置至覆盖配线107的整个宽度的位置，在这方面与第二实施方式不同。本实施方式的光传感器如上述的第四实施方式中与第一实施方式对比说明的那样，与第二实施方式的光传感器相比具有边界长度较短的优点。即，如图18所示，第二实施方式的光传感器的边界长度是LCAP+2×WCAP。另一方面，如图35所示，本实施方式的光传感器的边界长度是延伸设置部107的宽度WTFT。
在第二实施方式中，如果想缩短边界长度，则不得不缩小LCAP的长度，而为了确保电容器C1的容量，导致电容器C1的布局面积增加。但是，在本实施方式中，边界长度是硅膜的延伸设置部107的宽度WTFT的两倍，因此，能够不增加布局面积而缩短边界长度。由此，本实施方式的光传感器能够在放大元件的边界长度较短这方面抑制起因于时刻t1以后的寄生电容和漏电流的、电位VINT的上升，从而比第二实施方式的光传感器有利。
此外，如图38和图39所示，作为第五实施方式的光传感器的变形例，还能够采用如下结构：通过使硅膜的延伸设置部107的宽度变窄并在延伸设置部107设置宽幅部107a，从而确保放大元件的有效面积，并且不使布局面积增加地进一步缩短WTFT。在这种情况下，作为放大元件的n沟道TFT的等价电路图如图40所示。根据该变形例的结构，与图33～图37所示的结构相比，能够进一步缩短边界长度，因此，能够将起因于时刻t1以后的寄生电容和漏电流的、电位VINT的上升抑制得更小。由此，能够实现动态范围更宽的光传感器。
(第六实施方式)
以下，对本发明的第六实施方式进行说明。对具有与上述各实施方式中说明的结构相同的功能的结构，标记与上述实施方式相同的参照附图标记，省略其详细的说明。
图41是本实施方式的光传感器的等价电路图。图42是表示本实施方式的光传感器的平面结构的一个例子的平面图。图43是形成有放大元件(光电二极管D2)的区域的放大图。图44是表示本实施方式的光传感器中各区域的连接关系的截面示意图。图45是作为放大元件的光电二极管的等价电路图。
本实施方式的光传感器在使用光电二极管D2作为放大元件这方面与上述各实施方式不同。另外，此处使用的光电二极管D2是在沟道上具有栅极电极的光电二极管。光电二极管D2通过在沟道区域上设置栅极电极，从而利用栅极-光电二极管间的电容进行读出期间的上升。如图41所示，本实施方式的光传感器具有作为放大元件发挥作用的光电二极管D2。如图41～图43所示，光电二极管D2的阴极(n型半导体区域107n)与光电二极管D1的阴极(n型半导体区域102n)连接，光电二极管D2的阳极(p型半导体区域107p)与存储节点INT连接。
在该结构中，也能够通过第一实施方式中图4所示的复位信号和读出信号，如在第一实施方式中图9所示的那样，对存储节点的电位VINT进行放大读出。
此外，本实施方式的结构与第四实施方式那样使用p沟道TFT作为放大元件的结构相比，具有以下两个优点。
第一优点是边界长度进一步变短。即，在本实施方式的光传感器中，如图43所示，边界B只存在于p+区域一侧，因此边界长度是硅膜的延伸设置部107的宽度WTFT。因此，能够进一步抑制起因于时刻t1以后的寄生电容和漏电流的、电位VINT的上升，在这方面与第四实施方式的光传感器相比是有利的。
第二优点如下：因为光电二极管D1的阴极(n型半导体区域102n)与光电二极管D2的阴极(n型半导体区域107n)连接，所以与将光电二极管D1的阴极(n型半导体区域102n)与p型半导体区域连接的第四实施方式相比，容易连接。
另外，作为图41和图42所示的结构的变形例，也可以使用如图46和图47所示那样的结构。图46是本实施方式的第一变形例的光传感器的等价电路图。图47是表示上述第一变形例的光传感器的平面结构的一个例子的平面图。如图46和图47所示，本实施方式的第一变形例的光传感器追加有复位用的薄膜晶体管M5。
光电二极管D1的阳极(p型半导体区域102p)经配线108和接触部109、110与供给规定的DC电位的配线VSS连接。复位用的薄膜晶体管M3的栅极电极131自配线RST延伸设置。根据该第一变形例的结构，与图41和图42所示那样经光电二极管D2进行复位的结构相比，具有能够通过与存储节点INT连接的复位用的薄膜晶体管M3更加可靠地对存储节点进行复位的优点。
此外，作为第二变形例，也可以是图48和图49所示那样的结构。图48是本实施方式的第二变形例的光传感器的等价电路图。图49是表示上述第二变形例的光传感器的平面结构的一个例子的平面图。在图48和图49所示的结构中，在光电二极管D1的阳极(p型半导体区域102p)与供给复位信号的配线RST连接这方面与上述第一变形例不同。根据该结构，不需要另外设置配线VSS，因此，与上述第一变形例相比，具有能够减小光传感器的布局面积的优点。
(第七实施方式)
以下，对本发明的第七实施方式进行说明。对具有与上述各实施方式中说明的结构相同的功能的结构，标记与上述实施方式相同的参照附图标记，省略其详细的说明。
图50是本实施方式的光传感器的等价电路图。图51是表示本实施方式的光传感器的平面结构的一个例子的平面图。
如图50和图51所示，本实施方式的光传感器是如下的光传感器：在第四实施方式、图30～图32所示的结构中，将设置在光电二极管D1的背面的遮光膜113延伸设置至与配线RWS相对的位置，通过该遮光膜113、配线RWS以及该遮光膜113与配线RWS之间的绝缘膜(未图示)形成电容器CSER。即，本实施方式的光传感器与第四实施方式一样使用p沟道TFT(薄膜晶体管M4)作为放大元件。
在图50所示的结构中，电容器CSER相对于遮光膜113和光电二极管D1之间的电容Cc、Ca作为串联电容器发挥作用。因此，能够不增加第一实施方式中说明的式(6)中的CINT’，而仅增加CINT，从而能够提高读出时的放大效果。
另外，就这样通过具备电容器CSER来提高读出时的放大效果的效果而言，与使用可变电容器作为放大元件的结构相比，在如本实施方式那样使用p沟道TFT作为放大元件的结构中较显著。
即，如图52A所示，在对使用可变电容器C1作为放大元件的结构(第一实施方式)组合有电容器CSER的情况下，在读出时，存储节点的电位VINT不仅受到来自电容器C1的电荷ΔQC的影响，而且受到从电容器CSER的注入的电荷QS的影响。因此，在该结构中，电容器CSER的存在使读出时的放大效果降低。
另一方面，如图52B所示，在如本实施方式那样对使用p沟道TFT(薄膜晶体管M4)作为放大元件的结构组合有电容器CSER的情况下，在读出时，从电容器CSER注入的电荷必须通过薄膜晶体管M4。因此，从电容器CSER注入的电荷(ΔQS)也与电荷ΔQC一起起到提高放大效果的作用。
因此，如本实施方式那样在使用p沟道TFT作为放大元件的结构中组合有电容器CSER的光传感器在获得高的放大效果方面是有效的。
另外，在上述说明中，展示了在第四实施方式、图30～图32所示的结构中组合有电容器CSER的例子，而第四和第五实施方式中说明的其他的结构也能够通过组合电容器CSER获得同样的效果。
(第八实施方式)
以下，对本发明的第八实施方式进行说明。对具有与上述各实施方式中说明的结构相同的功能的结构，标记与上述实施方式相同的参照附图标记，省略其详细的说明。
图53是本实施方式的光传感器的等价电路图。图54是表示本实施方式的光传感器的平面结构的一个例子的平面图。如图53和图54所示，在本实施方式的光传感器中，在多个像素区域，光电二极管D1和电容器C3分别并联地形成。电容器C3是普通的(不可变)电容器。另外，在图53和图54的例子中采用利用一个读出用薄膜晶体管M2从四个光电二极管D1进行读出的结构，但是作为读出对象的光电二极管D1的个数并不仅限于此。
在图53和图54所示的例子中，在最接近读出用晶体管M2的像素区域形成p沟道TFT(薄膜晶体管M4)作为放大元件，而在其他的像素区域形成为普通的(不可变)电容器C3。
根据该结构，能够通过将多个光电二极管D1并联连接，从而增加光电流。此外，通过在多个光电二极管D1中最接近读出用薄膜晶体管M2的位置配置放大元件，能够对存储节点的电位进行放大读出。由此，能够实现不使S/N比劣化而灵敏度高的光传感器。此外，通过使用p沟道TFT作为放大元件，与上述那样使用可变电容器的情况相比，能够缩短边界长度。由此，能够进一步提高放大效果。
(第九实施方式)
以下，对本发明的第九实施方式进行说明。对具有与上述各实施方式中说明的结构相同的功能的结构，标记与上述实施方式相同的参照附图标记，省略其详细的说明。
图55是本实施方式的光传感器的等价电路图。图56是表示本实施方式的光传感器的平面结构的一个例子的平面图。如图55和图56所示，在本实施方式的光传感器中，在多个像素区域分别并联地形成有光电二极管D1和电容器C3。电容器C3是普通的(不可变)电容器。另外，在图55和图56的例子中采用利用一个读出用薄膜晶体管M2从四个光电二极管D1进行读出的结构，但是作为读出对象的光电二极管D1的个数并不仅限于此。
在图55和图56所示的例子中，在四个光电二极管D1中最接近读出用晶体管M2的像素区域设置作为放大元件的光电二极管D2，在其他的像素区域形成为普通的(不可变)电容器C3。此外，在读出用薄膜晶体管M2的相邻像素区域形成有复位用薄膜晶体管M5。
根据该结构，能够通过将多个光电二极管D1并联连接，从而增加光电流。此外，通过在多个光电二极管D1中最接近读出用薄膜晶体管M2的位置配置放大元件(光电二极管D2)，能够对存储节点的电位进行放大读出。由此，能够实现不使S/N比劣化而灵敏度高的光传感器。此外，通过使用光电二极管D2作为放大元件，与上述那样使用可变电容器的情况相比，能够缩短边界长度。由此，能够进一步提高放大效果。
(第十实施方式)
以下，关对本发明的第十实施方式进行说明。对具有与上述各实施方式中说明的结构相同的功能的结构，标记与上述实施方式相同的参照附图标记，省略其详细的说明。
图57是本实施方式的光传感器的等价电路图。图58是表示本实施方式的光传感器的平面结构的一个例子的平面图。如图57和图58所示，本实施方式的光传感器为对第一实施方式的光传感器追加有复位用的薄膜晶体管M5的结构。复位用的薄膜晶体管M5的栅极电极131自配线RST延伸设置。
在该结构中，与第一实施方式的光传感器一样，也能够对存储节点的电位进行放大读出。由此，能够实现不使S/N比劣化而灵敏度高的光传感器。
此外，这样设置复位用薄膜晶体管M5的结构除了第一实施方式之外还能够适用于第二实施方式、第三实施方式、第四实施方式、第五实施方式、第七实施方式和第八实施方式，获得在各个实施方式中已分别说明的效果。
以上，对本发明的第一～第十实施方式进行了说明，但是并发明并不仅限于上述的各实施方式，在发明的范围内，能够进行各种变更。
例如，在上述的实施方式中，例示了与光传感器连接的配线VDD和OUT与源极线COL共用的结构。根据该结构，具有像素开口率较高的优点。但是，该结构因为光传感器用的配线共用源极线COL，所以在向源极COL施加用于像素显示的映像信号期间不能读出传感器电路输出数据。因此，需要如图11所示那样在回描(返程)期间施加传感器电路输出数据的读出信号。因此，也可以采用将光传感器用的配线VDD和OUT与源极线COL分别设置的结构。根据该结构，虽然像素开口率变低，但是能够对光传感器用的配线与源极线COL分别进行驱动，因此具有能够不依赖于像素显示的时刻地进行传感器电路输出数据的读出的优点。
另外，除了上述的说明之外，还可以代替形成在有源基板上的薄膜晶体管M3、M6、M7，使用例如设置在IC芯片内的薄膜晶体管M3、M6、M7。
产业上的可利用性
本发明能够作为在有源矩阵基板的像素区域内具有光传感器的显示装置在产业上进行利用。
附图标记的说明
1像素区域
2显示器栅极驱动器
3显示器源极驱动器
4传感器列(column)驱动器
41传感器像素读出电路
42传感器列放大器
43传感器列扫描电路
5传感器行(row)驱动器
6缓冲放大器
7FPC连接器
8信号处理电路
9FPC
100有源矩阵基板

Claims (6)

1.一种显示装置，其特征在于：
在有源矩阵基板的像素区域设置有光传感器，
所述光传感器包括：
接收入射光的光检测元件；
向该光传感器供给复位信号的复位信号配线；
向该光传感器供给读出信号的读出信号配线；
存储节点，其以从所述复位信号被供给开始至所述读出信号被供给为止的期间为传感期间，电位在传感期间根据由所述光检测元件接收到的光量发生变化；
根据所述读出信号，将所述存储节点的电位放大的放大元件；和
传感器开关元件，其用于将由所述放大元件放大后的电位作为传感器电路输出读出到输出配线，
所述显示装置包括：
遮光膜，其设置在所述光检测元件的与该光检测元件的光接收面相反的一侧；和
电极，其以与所述遮光膜和所述光检测元件的寄生电容形成串联电容的方式，与所述遮光膜相对设置，
其中，所述电极与所述读出信号配线电连接。
2.如权利要求1所述的显示装置，其特征在于：
在所述像素区域设置有多个所述光检测元件，
所述多个光检测元件并联连接，
所述放大元件与所述多个光检测元件的末端的光检测元件连接。
3.如权利要求1所述的显示装置，其特征在于：
所述传感器开关元件是三端子开关元件，
所述三端子中的栅极电极与所述存储节点连接，
所述三端子中的剩余的两个端子中的一个端子连接到所述输出配线。
4.如权利要求1所述的显示装置，其特征在于：
还具备所述传感器开关元件的复位用开关元件。
5.如权利要求1所述的显示装置，其特征在于：
所述放大元件，在所述读出信号的低电平电位与高电平电位之间，具有该放大元件的导通/断开发生变换的阈值电位。
6.如权利要求1所述的显示装置，其特征在于，还具备：
与所述有源矩阵基板相对配置的对置基板；和
被夹持在所述有源矩阵基板和对置基板之间的液晶。
CN201080009924.8A 2009-03-02 2010-01-07 显示装置 Expired - Fee Related CN102341749B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009048400 2009-03-02
JP2009-048400 2009-03-02
PCT/JP2010/050078 WO2010100958A1 (ja) 2009-03-02 2010-01-07 表示装置

Publications (2)

Publication Number Publication Date
CN102341749A CN102341749A (zh) 2012-02-01
CN102341749B true CN102341749B (zh) 2015-02-25

Family

ID=42709523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080009924.8A Expired - Fee Related CN102341749B (zh) 2009-03-02 2010-01-07 显示装置

Country Status (6)

Country Link
US (1) US8772699B2 (zh)
EP (1) EP2392964A4 (zh)
JP (1) JP5421355B2 (zh)
CN (1) CN102341749B (zh)
RU (1) RU2011139956A (zh)
WO (1) WO2010100958A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9488521B2 (en) * 2011-12-07 2016-11-08 Sharp Kabushiki Kaisha Method for operating optical sensor circuit, and method for operating display apparatus provided with optical sensor circuit
US9106191B2 (en) * 2012-05-02 2015-08-11 Adaptive I/O Technologies, Inc. Diode enhanced amplifier circuits and methods thereof
CN104282628B (zh) * 2014-10-29 2017-12-08 上海集成电路研发中心有限公司 一种cmos图像传感器全局像元存储电容的制作方法
CN108320690B (zh) * 2018-02-01 2021-04-09 京东方科技集团股份有限公司 显示面板及其检测方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207164A (zh) * 2006-12-18 2008-06-25 株式会社日立显示器 高灵敏度光传感元件和使用该元件的光传感装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898207A (en) * 1996-02-13 1999-04-27 Matsushita Electric Industrial Co., Ltd. Method for making a semiconductor device
KR100669270B1 (ko) 2003-08-25 2007-01-16 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 광전 변환 소자
JP4737956B2 (ja) 2003-08-25 2011-08-03 東芝モバイルディスプレイ株式会社 表示装置および光電変換素子
JP4055722B2 (ja) * 2003-11-10 2008-03-05 ソニー株式会社 アクティブマトリクス型有機ｅｌ表示装置
US7423790B2 (en) * 2004-03-18 2008-09-09 Canon Kabushiki Kaisha Photoelectric conversion apparatus and contact-type image sensor
GB2439098A (en) 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
GB2439118A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
GB2446821A (en) * 2007-02-07 2008-08-27 Sharp Kk An ambient light sensing system
JP4793281B2 (ja) 2007-02-21 2011-10-12 ソニー株式会社 撮像装置および表示装置
WO2008126872A1 (ja) * 2007-04-09 2008-10-23 Sharp Kabushiki Kaisha 表示装置
JP5058256B2 (ja) * 2007-06-21 2012-10-24 シャープ株式会社 光検出装置、及びそれを備えた表示装置
EP2180528A4 (en) 2007-08-21 2012-02-01 Sharp Kk DISPLAY DEVICE

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207164A (zh) * 2006-12-18 2008-06-25 株式会社日立显示器 高灵敏度光传感元件和使用该元件的光传感装置

Also Published As

Publication number Publication date
RU2011139956A (ru) 2013-04-10
WO2010100958A1 (ja) 2010-09-10
JP5421355B2 (ja) 2014-02-19
US8772699B2 (en) 2014-07-08
US20110315860A1 (en) 2011-12-29
CN102341749A (zh) 2012-02-01
EP2392964A1 (en) 2011-12-07
EP2392964A4 (en) 2013-06-05
JPWO2010100958A1 (ja) 2012-09-06

Similar Documents

Publication Publication Date Title
CN101779299B (zh) 显示装置
CN101636644B (zh) 显示装置
CN102630313B (zh) 显示装置
CN102037432A (zh) 显示装置
CN102047308B (zh) 显示装置
JP5132771B2 (ja) 表示装置
US8759739B2 (en) Optical sensor and display apparatus
CN101636643B (zh) 显示装置
CN102341749B (zh) 显示装置
US20120001880A1 (en) Display device
WO2010001929A1 (ja) 表示装置
WO2010001652A1 (ja) 表示装置
WO2010097984A1 (ja) 光センサおよびこれを備えた表示装置
US20110315859A1 (en) Display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150225

Termination date: 20210107

CF01 Termination of patent right due to non-payment of annual fee