CN102339258B - 控制装置与应用该控制装置的数据传送***及其方法 - Google Patents

控制装置与应用该控制装置的数据传送***及其方法 Download PDF

Info

Publication number
CN102339258B
CN102339258B CN201010233923.3A CN201010233923A CN102339258B CN 102339258 B CN102339258 B CN 102339258B CN 201010233923 A CN201010233923 A CN 201010233923A CN 102339258 B CN102339258 B CN 102339258B
Authority
CN
China
Prior art keywords
byte enable
treating apparatus
attribute
byte
simplification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010233923.3A
Other languages
English (en)
Other versions
CN102339258A (zh
Inventor
林瑞源
卢彦儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201010233923.3A priority Critical patent/CN102339258B/zh
Publication of CN102339258A publication Critical patent/CN102339258A/zh
Application granted granted Critical
Publication of CN102339258B publication Critical patent/CN102339258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bus Control (AREA)

Abstract

本发明公开了一种控制装置与应用该控制装置的数据传送***及其方法。该控制装置包含有:一储存元件,用来储存至少一处理装置兼容的一字节使能属性;以及一控制电路,耦接于该储存元件,用来依据该处理装置的该字节使能属性来产生至少一字节使能信号至该处理装置。

Description

控制装置与应用该控制装置的数据传送***及其方法
技术领域
本发明涉及一种控制装置与应用该控制装置的一数据传送***及其相关方法,尤指依据一从属端处理电路所分配到的一地址范围来判断该从属端处理电路所能接收的一字节使能属性的控制装置及其相关方法。
背景技术
在一电路***中,一总线(BUS)用来作为一集成电路与另一集成电路之间的数据传输媒介。举例来说,一处理器会产生一指令并经由该总线将该指令传送至一***控制电路。一般来说,该处理器所产生的该指令的格式必须是该***控制电路兼容的指令格式,如此,该***控制电路才能成功地执行所接收指令的动作。然而,随着科技的发展,该处理器与该***控制电路的硬件更新程度可能是不同步的,进而产生该处理器所产生的指令格式与该***控制电路所能接受的指令格式不兼容的问题。举例来说,当一较旧的***控制电路通过该总线耦接于一较新的处理器时,该较旧的***控制电路若无法读懂来自该较新处理器的指令,就无法执行该指令的动作。如此一来,该处理器的应用层面就会大幅地受限于某些特定的***控制电路。因此,如何解决一集成电路与另一集成电路之间的数据格式不兼容问题已成为业界亟需解决的问题。
发明内容
因此,本发明的一目的在于提供一种依据一从属端处理电路所分配到的一地址范围来判断该从属端处理电路所能接收的一字节使能属性的一控制装置及其相关方法。
依据本发明的一实施例,其提供一种控制装置。该控制装置包含有一储存元件以及一控制电路。该一储存元件用来储存至少一处理装置兼容的一字节使能属性。该控制电路耦接于该储存元件,用来依据该处理装置的该字节使能属性来产生至少一字节使能信号至该处理装置。
依据本发明的一实施例,其提供一种数据传送***。该数据传送***包含有一总线、一处理装置以及一控制装置。该处理装置耦接于该总线。该控制装置耦接于该总线,其中当该控制装置判断出该处理装置兼容的一字节使能属性属于一第一字节使能格式,且原本欲传送的是一第二字节使能格式时,该控制装置依据该第二字节使能格式产生具有该第一字节使能格式的多个字节使能信号至该总线,以通过该总线将该多个字节使能信号传送至该处理装置。
依据本发明的一实施例,其提供一种控制方法。该控制方法包含有下列步骤:利用一储存元件来储存至少一处理装置兼容的一字节使能属性;以及依据该处理装置的该字节使能属性来产生至少一字节使能信号至该处理装置。
附图说明
图1A是本发明一种数据传送***的一实施例示意图。
图1B是本发明数据传送***内的一控制装置的一实施例示意图。
图2是本发明一种控制方法的一实施例流程图。
图3是本发明一字节使能属性对照表的一实施例示意图。
图4是本发明一数据信号与一字节使能信号的一实施例示意图。
【主要元件符号说明】
100     数据传送***        102总线
104     控制装置            106第一处理装置
108     第二处理装置        300字节使能属性对照表
402     数据信号            404字节使能信号
1042    储存元件            1044控制电路
1046    可配置总线接口      1048中央处理器
1050    解码器              1052状态机
1062    第一接口电路
1082    第二接口电路
4022、4024、4026、4028    字节数据
4042、4044、4046、4048    位数据
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。所属领域中的普通技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”是一开放式的用语,故应解释成“包含但不限定于”。此外,“耦接”一词在此包含任何直接及间接的电气连接手段,因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或者通过其它装置或连接手段间接地电气连接至该第二装置。
请参考图1A。图1A所示是依据本发明一种数据传送***100的一实施例示意图。数据传送***100包含有一总线102、一控制装置104、一第一处理装置106以及一第二处理装置108。控制装置104包含有一储存元件1042以及一控制电路1044,其中储存元件1042与控制电路1044构成一可配置总线接口(Configurable BusInterface)1046。换句话说,可配置总线接口1046整合至控制装置104中。第一处理装置106与第二处理装置108分别通过一第一接口电路1062与一第二接口电路1082耦接于总线102。可配置总线接口1046也耦接于总线102。储存元件1042用来储存耦接于总线102的各装置的兼容属性,该兼容属性包含了有关各装置可接收何种格式的指令(command)的信息。在此实施例中,通过耦接至总线102以接收来自控制装置104的指令的各装置包含有第一处理装置106和第二处理装置108,可配置总线接口1046中的储存元件1042储存了第一处理装置106与第二处理装置108所分别能接受的一字节使能(Byte Enable)属性。控制电路1044耦接于储存元件 1042,用来依据第一处理装置106的一第一字节使能属性与第二处理装置108的一第二字节使能属性来分别产生一第一字节使能信号及一第二字节使能信号至第一处理装置106和第二处理装置108。请注意,本发明并未限定只有两个处理装置,本领域的普通技术人员应可了解任何个数的处理装置均属于本发明的范畴所在。
为了进一步说明本发明的精神所在,本实施例另提供一较详细的控制装置104示意图,如图1B所示。图1B所示是本发明数据传送***100内的控制装置104的一实施例示意图。在本实施例中,除了储存元件1042以及控制电路1044,控制装置104还包含有一中央处理器1048、一解码器1050以及一状态机1052。中央处理器1048用来产生第一处理装置106与第二处理装置108所需的信息或处理来自第一处理装置106与第二处理装置108的信息。解码器1050用来依据中央处理器1048所产生的信息来解码出总线102所能兼容的一预定输出数据,该预定输出数据包含有第一处理装置106或第二处理装置108所需的信息以及一对应的字节使能(ByteEnable)信号。状态机1052在一实施例中设置于控制电路1044之内(在另一实施例中或可耦接于控制电路1044之外),其用来依据该预定输出数据所欲传送的目的处理装置来控制控制电路1044的一操作状态。
当数据传送***100在运作时,控制装置104可视为一主控端(Master)装置,而第一处理装置106与第二处理装置108则可视为一从属端(Slave)装置。请注意,在后续段落中,本实施例的数据传送***100的总线102可以以一开放核心传输协议(Open CoreProtocol)总线来加以说明,以更清楚描述本发明的精神所在,然此并不作为本发明的限制。请注意,在该开放核心传输协议总线的规格中,其另定义了字节使能的机制以提高其传输效能。然而,由于该字节使能属性至少被分为第一字节使能格式和第二字节使能格 式,举例来说,该第一字节使能格式是一简化字节使能(Simple-byte-enable)格式,而该第二字节使能格式是一复杂字节使能(Complex-byte-enable)格式,且从属的第一处理装置106与第二处理装置108并不一定能够接收上述两种字节使能格式的信号(例如一指令),因此本发明就提供了控制电路1044来依据第一处理装置106和第二处理装置108各自的该字节使能属性来分别产生对应字节使能格式的信号至第一处理装置106与第二处理装置108,如图2所示。图2所示是依据本发明一种控制方法200的一实施例流程图,且控制方法200可由本发明的控制装置104来加以实施。本发明的范围不限于图2所示的流程中的步骤顺序来进行,且图2所示的步骤不一定要连续进行,其它步骤也可穿插其中。控制方法200包含有下列步骤:
步骤202:利用储存元件1042来储存至少一处理装置兼容的一字节使能属性,当该处理装置兼容的该字节使能属性属于该复杂字节使能格式时,且原本欲传送的是该复杂字节使能格式时,跳至步骤204,当该处理装置兼容的该字节使能属性属于该简化字节使能格式时,且原本欲传送的是该简化字节使能格式时,跳至步骤206,当该处理装置兼容的该字节使能属性属于该复杂字节使能格式时,且原本欲传送的是该简化字节使能格式时,跳至步骤208,当该处理装置兼容的该字节使能属性属于该简化字节使能格式时,且原本欲传送的是该复杂字节使能格式时,跳至步骤210;
步骤204:产生具有该复杂字节使能格式的该字节使能信号至该处理装置;
步骤206:产生具有该简化字节使能格式的该字节使能信号至该处理装置;
步骤208:产生具有该简化字节使能格式的该字节使能信号至该处理装置;
步骤210:依据该复杂字节使能格式来产生具有该简化字节使能格式的多个字节使能信号至该处理装置。
进一步来说,在本实施例中,当控制装置104判断出一处理装置(例如第一处理装置106)兼容的该字节使能属性属于该简化字节使能格式,且原本欲传送的信号是该复杂字节使能格式时,控制装置104依据该复杂字节使能格式产生具有该简化字节使能格式的多个字节使能信号至总线102,以通过总线102将该多个字节使能信号传送至第一处理装置106。另一方面,当控制装置104判断出一处理装置(例如第二处理装置108)兼容的该字节使能属性属于该复杂字节使能格式,且原本欲传送的信号是该简化字节使能格式时,由于能够接收复杂字节使能格式的指令的处理装置也能接收简化字节使能格式的指令,所以控制装置104直接产生具有该简化字节使能格式的字节使能信号至总线102,以通过总线102将该简化字节使能信号传送至第二处理装置108。当控制装置104判断出一处理装置兼容的该字节使能属性属于该复杂字节使能格式,且原本欲传送的信号是该复杂字节使能格式时,控制装置104则直接产生具有该复杂字节使能格式的字节使能信号至总线102,以通过总线102将该复杂字节使能信号传送至该处理装置。此外,当控制装置104判断出一处理装置兼容的该字节使能属性属于该简化字节使能格式,且原本欲传送的信号是该简化字节使能格式时,由于只能够接收简化字节使能格式的指令的处理装置无法接收复杂字节使能格式的指令,所以控制装置104直接产生具有该简化字节使能格式的字节使能信号至总线102,以通过总线102将该简化字节使能信号传送至该处理装置。
因此,为了达到上述特征,一字节使能属性对照表会被储存于本发明的储存元件1042中,如图3所示。图3所示是依据本发明的一字节使能属性对照表300的一实施例示意图,其中第一栏记录从属的处理装置,第二栏记录从属的处理装置所对应的地址范围。当第一处理装置106与第二处理装置108耦接于总线102时,字节使能属性对照表300会记录第一处理装置106与第二处理装置108各自的地址范围。一般而言,一主控端的控制电路会依据一从属端的处理装置的字节使能属性来分配一地址范围给该从属端的处理装置,因此从该从属端的处理装置所被分配到的地址范围就可以推断出该从属端的处理装置的字节使能属性。换句话说,控制电路1044还具备了依据一地址范围来判断出一从属端的处理装置的字节使能属性的功能,然此并不作为本发明的限制所在。在本发明另一实施例中,当第一处理装置106与第二处理装置108耦接于总线102时,字节使能属性对照表300也可以记录下第一处理装置106与第二处理装置108各自的地址范围以及该地址范围所分别映射的该字节使能属性,如此一来,控制电路1044就可以直接读取一处理装置的该字节使能属性而不需经由判断地址范围的方式来判断出该从属端处理装置的该字节使能属性。
因此,在本实施例中,当控制装置104接收到来自解码器1050的该预定输出数据(或一指令),并欲传送该预定输出数据至一处理装置时,例如第一处理装置106,控制电路1044的状态机1052就会通过第一处理装置106的第一地址范围00-3f从字节使能属性对照表300中读取出其字节使能属性,并控制控制电路1044以依据上述段落所揭露的方法来传送对应的字节使能信号至第一处理装置106。
在以下段落中,本发明进一步说明本实施例的技术特征。在此实施例中,控制装置104所欲传送给一处理装置的一数据信号402 是一32位的信号,以及所欲传送给该处理装置的字节使能信号404是一4位的信号,如图4所示。图4所示是依据本发明的数据信号402和字节使能信号404的一实施例示意图。数据信号402由4个字节数据4022-4028所组成,字节使能信号404由4个位数据4042-4048所组成,其中位数据4042-4048分别对应于字节数据4022-4028,字节数据4022包含第0至7个位,字节数据4024包含第8至15个位,字节数据4026包含第16至23个位,而字节数据4028包含第24至31个位。当一位数据的位值为1时,表示其所对应位置的字节数据要被该处理装置接收,而当一位数据的位值为0时,表示其所对应位置的字节数据不要被该处理装置接收,然而,上述0与1所代表的意义仅为一实施例,本发明的范围不局限于此。另一方面,上述段落所提到的该简化字节使能格式表示字节使能信号404的4个位数据4042-4048的位值的设定仅可以对应到数据信号402的一个字节、半个字符(也即两个字节)或一个字符(也即四个字节),而该复杂字节使能格式表示字节使能信号404的4个位数据4042-4048的位值的设定可以对应到数据信号402的任何字节。举例来说,该简化的字节使能信号404可以是[0,0,0,1]、[0,0,1,1]、[1,1,1,1]等,而该复杂的字节使能信号404可以是[0,1,1,1]、[1,0,1,1]、[1,1,0,1]、[1,1,1,0]等。此外,为了更清楚说明本发明的精神所在,后续段落以第一处理装置106兼容的该字节使能属性为该简化字节使能格式,而第二处理装置108兼容的该字节使能属性为该复杂字节使能格式作说明。
当控制装置104接收到来自解码器1050所产生的该预定输出数据,并欲产生图4所示的数据信号402和字节使能信号404至第二处理装置108时,控制电路1044的状态机1052会从储存元件1042中的该字节使能属性对照表读取对应第二处理装置108的第二地址范围40-ff,并依据第二地址范围40-ff判断第二处理装置108的该字节使能属性。在此例子中,由于字节使能信号404是一复杂的字 节使能信号且第二处理装置108兼容的该字节使能属性也为该复杂字节使能格式,因此当状态机1052判断出第二处理装置108的属性后,便控制控制电路1044直接产生以下数据至总线102:
OC_MADDR:0x40
OC_MDATA:32-bit
OC_MADATABYTEEN:4’b1101
其中OC_MADDR:0x40代表数据信号402所欲储存的地址,OC_MDATA:32-bit代表数据信号402的位长度,OC_MADATABYTEEN:4’b1101代表对应数据信号402的字节使能信号404。
然而,当接收到来自解码器1050所产生的该预定输出数据,并且控制装置104欲产生图4所示的数据信号402和字节使能信号404至第一处理装置106时,控制电路1044的状态机1052也会从储存元件1042中的该字节使能属性对照表读取对应第一处理装置106的第一地址范围00-3f,并依据第一地址范围00-3f判断第一处理装置106的该字节使能属性。在此例子中,由于字节使能信号404是一复杂的字节使能信号而第一处理装置106兼容的该字节使能属性为该简化字节使能格式,因此当状态机1052判断出第一处理装置106的属性后,便控制控制电路1044将所欲传送的数据分割为一第一传送数据与一第二传送数据,并于不同的时间点分别将该第一传送数据与该第二传送数据发送至总线102,其中该第一传送数据和该第二传送数据所分别对应的一第一字节使能信号和一第二字节使能信号均属于该简化字节使能格式,如下所示:
在时间点t1所传送的该第一传送数据:
OC_MADDR:0x00
OC_MDATA:32-bit
OC_MADATABYTEEN:4’b0001
在时间点t2所传送的该第二传送数据:
OC_MADDR:0x02
OC_MDATA:32-bit
OC_MADATABYTEEN:4’b1100
其中OC_MADDR:0x00代表该第一传送数据所欲储存的地址,0C_MDATA:32-bit代表该第一传送数据的位长度,OC_MADATABYTEEN:4’b0001代表对应该第一传送数据的第一字节使能信号;OC_MADDR:0x02代表该第二传送数据所欲储存的地址,OC_MDATA:32-bit代表该第二传送数据的位长度,OC_MADATABYTEEN:4’b1100代表对应该第二传送数据的该第二字节使能信号。因此,当第一处理装置106在时间点t1与t2接收到该第一传送数据和该第二传送数据后,第一处理装置106就会依据该第一字节使能信号来将数据信号402中的第0至7个位的数据储存于地址0x00,并依据该第二字节使能信号来将数据信号402中的第16至31个的位数据储存于地址0x02。如此一来,通过本发明的控制电路1044与储存元件1042及其相关方法,控制装置104就可以将具有一复杂的字节使能信号的数据信号402通过总线102传送给只能接收该简化字节使能信号的第一处理装置106。请注意,本发明的一技术特征为在主控端的控制装置104自动产生符合从属端的第一处理装置106兼容的字节使能信号。如此一来,本发明所 提出的解决方案就不需在从属端的第一处理装置106另设置一转换电路来解决本案所欲解决的问题,进而大幅节省从属端的硬件成本。请注意,本发明并未限定只能将所欲传送的数据分割为两个传送数据,本领域的普通技术人员应可了解不同的字节使能信号会分割出不同个数的传送数据,这也为本发明的范畴所在。
综上所述,本发明主控端的控制电路依据其从属端的处理电路所分配到的地址范围来判断该从属端处理电路所能接收的字节使能属性,并产生对应的字节使能属性信号至该从属端处理电路。如此一来,该从属端处理电路就不需另设置一转换电路来进行字节使能信号的转换,因此本发明的数据传送***具备了高集成度,节省面积,以及高效能的特性。
以上所述仅为本发明的实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (17)

1.一种控制装置,包含有:
一储存元件,用来储存记录至少一处理装置的地址范围和地址范围所映射的字节使能属性的字节使能属性对照表,所述字节使能属性为第一字节使能格式或不同于所述第一字节使能格式的第二字节使能格式;以及
一控制电路,耦接于所述储存元件,用于利用所述至少一处理装置所分配的地址范围,从所述字节使能属性对照表中读取所述处理装置兼容的所述字节使能属性,当所述控制电路判断出所述处理装置兼容的所述字节使能属性为所述第一字节使能格式,且原本欲传送的是所述第二字节使能格式时,所述控制电路依据所述第二字节使能格式来产生具有所述第一字节使能格式的多个字节使能信号至所述处理装置。
2.根据权利要求1所述的控制装置,其中,所述控制装置是一主控端装置,以及所述处理装置是一从属端装置。
3.根据权利要求1所述的控制装置,其中,所述字节使能属性包含有一复杂字节使能格式以及一简化字节使能格式。
4.根据权利要求3所述的控制装置,其中,当所述控制电路判断出所述处理装置兼容的所述字节使能属性属于所述复杂字节使能格式时,且原本欲传送的是所述复杂字节使能格式时,则产生具有所述复杂字节使能格式的所述字节使能信号至所述处理装置。
5.根据权利要求3所述的控制装置,其中,当所述控制电路判断出所述处理装置兼容的所述字节使能属性属于所述简化字节使能格式时,且原本欲传送的是所述简化字节使能格式时,则产生具有所述简化字节使能格式的所述字节使能信号至所述处理装置。
6.根据权利要求3所述的控制装置,其中,当所述控制电路判断出所述处理装置兼容的所述字节使能属性属于所述复杂字节使能格式时,且原本欲传送的是所述简化字节使能格式时,则产生具有所述简化字节使能格式的所述字节使能信号至所述处理装置。
7.根据权利要求3所述的控制装置,其中,当所述控制电路判断出所述处理装置兼容的所述字节使能属性属于所述简化字节使能格式时,且原本欲传送的是所述复杂字节使能格式时,则依据所述复杂字节使能格式来产生具有所述简化字节使能格式的多个字节使能信号至所述处理装置。
8.根据权利要求7所述的控制装置,其中,所述控制电路在不同的时间点分别输出具有所述简化字节使能格式的所述多个字节使能信号。
9.一种数据传送***,包含有:
一总线;
一处理装置,耦接于所述总线;以及
一控制装置,耦接于所述总线,其中,所述控制装置包括一储存元件和耦接于所述储存元件的控制电路,所述储存元件用来储存记录至少一所述处理装置的地址范围和地址范围所映射的字节使能属性的字节使能属性对照表,所述控制电路用于利用至少一所述处理装置所分配的地址范围,从所述字节使能属性对照表中读取所述处理装置兼容的所述字节使能属性,当所述控制装置判断出所述处理装置兼容的所述字节使能属性属于一第一字节使能格式,且原本欲传送的是一第二字节使能格式时,所述控制装置依据所述第二字节使能格式产生具有所述第一字节使能格式的多个字节使能信号至所述总线,以通过所述总线将所述多个字节使能信号传送至所述处理装置,其中,所述第二字节使能格式不同于所述第一字节使能格式。
10.根据权利要求9所述的数据传送***,其中,所述控制装置在不同的时间点将具有所述第一字节使能格式的所述多个字节使能信号分别传送至所述总线。
11.一种控制方法,包含有:
利用一储存元件来储存记录至少一处理装置的地址范围和地址范围所映射的字节使能属性的字节使能属性对照表,所述字节使能属性为第一字节使能格式或不同于所述第一字节使能格式的第二字节使能格式;以及
利用所述至少一处理装置所分配的地址范围,从所述字节使能属性对照表中读取所述处理装置兼容的所述字节使能属性,当判断出所述处理装置兼容的所述字节使能属性为所述第一字节使能格式,且原本欲传送的是所述第二字节使能格式时,依据所述第二字节使能格式来产生具有所述第一字节使能格式的多个字节使能信号至所述处理装置。
12.根据权利要求11所述的控制方法,其中,所述字节使能属性包含有一复杂字节使能格式以及一简化字节使能格式。
13.根据权利要求12所述的控制方法,其中,当所述处理装置兼容的所述字节使能属性属于所述复杂字节使能格式时,且原本欲传送的是所述复杂字节使能格式时,则依据所述处理装置的所述字节使能属性来产生所述字节使能信号至所述处理装置的步骤包含有:
产生具有所述复杂字节使能格式的所述字节使能信号至所述处理装置。
14.根据权利要求12所述的控制方法,其中,当所述处理装置兼容的所述字节使能属性属于所述简化字节使能格式时,且原本欲传送的是所述简化字节使能格式时,则依据所述处理装置的所述字节使能属性来产生所述字节使能信号至所述处理装置的步骤包含有:
产生具有所述简化字节使能格式的所述字节使能信号至所述处理装置。
15.根据权利要求12所述的控制方法,其中,当所述处理装置兼容的所述字节使能属性属于所述复杂字节使能格式时,且原本欲传送的是所述简化字节使能格式时,则依据所述处理装置的所述字节使能属性来产生所述字节使能信号至所述处理装置的步骤包含有:
产生具有所述简化字节使能格式的所述字节使能信号至所述处理装置。
16.根据权利要求12所述的控制方法,其中,当所述处理装置兼容的所述字节使能属性属于所述简化字节使能格式时,且原本欲传送的是所述复杂字节使能格式时,则依据所述处理装置的所述字节使能属性来产生所述字节使能信号至所述处理装置的步骤包含有:
依据所述复杂字节使能格式来产生具有所述简化字节使能格式的多个字节使能信号至所述处理装置。
17.根据权利要求16所述的控制方法,其中,依据所述复杂字节使能格式来产生具有所述简化字节使能格式的多个字节使能信号至所述处理装置的步骤还包含有:
在不同的时间点分别输出具有所述简化字节使能格式的所述多个字节使能信号。
CN201010233923.3A 2010-07-16 2010-07-16 控制装置与应用该控制装置的数据传送***及其方法 Active CN102339258B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010233923.3A CN102339258B (zh) 2010-07-16 2010-07-16 控制装置与应用该控制装置的数据传送***及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010233923.3A CN102339258B (zh) 2010-07-16 2010-07-16 控制装置与应用该控制装置的数据传送***及其方法

Publications (2)

Publication Number Publication Date
CN102339258A CN102339258A (zh) 2012-02-01
CN102339258B true CN102339258B (zh) 2015-07-22

Family

ID=45514997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010233923.3A Active CN102339258B (zh) 2010-07-16 2010-07-16 控制装置与应用该控制装置的数据传送***及其方法

Country Status (1)

Country Link
CN (1) CN102339258B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233632B1 (en) * 1999-01-07 2001-05-15 Vlsi Technology, Inc. Optimizing peripheral component interconnect transactions in a mixed 32/64-bit environment by eliminating unnecessary data transfers
US7000045B2 (en) * 2002-08-28 2006-02-14 Lsi Logic Corporation Byte-enabled transfer for a data bus having fixed-byte data transfer
CN1819554A (zh) * 2005-02-03 2006-08-16 三星电子株式会社 数据处理***及其数据接口连接方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233632B1 (en) * 1999-01-07 2001-05-15 Vlsi Technology, Inc. Optimizing peripheral component interconnect transactions in a mixed 32/64-bit environment by eliminating unnecessary data transfers
US7000045B2 (en) * 2002-08-28 2006-02-14 Lsi Logic Corporation Byte-enabled transfer for a data bus having fixed-byte data transfer
CN1819554A (zh) * 2005-02-03 2006-08-16 三星电子株式会社 数据处理***及其数据接口连接方法

Also Published As

Publication number Publication date
CN102339258A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
CN102203851B (zh) 在标准设备连接器上的可选内容的传输
CN102736565B (zh) 一种基于上、下位机结构的自动化控制设备的通信方法
CN101399700B (zh) 具有可在线编址的总线型节点的装置、方法及集成电路芯片
CN112014726B (zh) Dsp芯片测试装置及方法
CN106909425A (zh) 一种dsp和fpga***在线升级方法
CN105681145A (zh) 一种基于FPGA的FlexRay通信模块
CN106547709A (zh) 灵活配置多通道dma控制器的方法及装置
CN102866683B (zh) 一种信号转换装置及自动测试***
CN109471660A (zh) 扩展坞装置、电子装置及mac位址复制方法
CN109359073A (zh) 一种基于spi总线的设备间通信方法及设备拓扑结构
KR100390058B1 (ko) 주국과적어도하나의종국을갖는통신시스템
CN109120973B (zh) 一种edid数据改写的方法、装置及存储介质
CN114564428A (zh) 机载电子设备i/o端口扩展***
WO2023077826A1 (zh) 一种一体机的***修复方法、***、设备及存储介质
CN106980587B (zh) 一种通用输入输出时序处理器及时序输入输出控制方法
CN102625170A (zh) 一种可即插即用调谐解调器的机顶盒及方法
CN102339258B (zh) 控制装置与应用该控制装置的数据传送***及其方法
KR20210050795A (ko) 철도 설비용 호환형 제어장치 및 이를 이용한 응용소프트웨어의 호환 방법
CN113722261A (zh) Spi扩展片选数目和增强读写响应时间灵活性的方法
US20070260757A1 (en) Command interface for flash device
CN105788636A (zh) 一种基于并行多通道结构的eMMC控制器
CN102411921B (zh) 编解码装置及其执行与驱动方法
CN106294265A (zh) 一种usb声卡和智能设备之间的音频数据传输方法
CN107885674B (zh) 蓝牙设备模拟器及其工作方法、蓝牙设备作业***
CN101729319A (zh) 一种单板槽位号识别方法、装置及***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant