CN102326237B - 量子阱场效应晶体管中的调制掺杂halo、用其制造的设备及其使用方法 - Google Patents

量子阱场效应晶体管中的调制掺杂halo、用其制造的设备及其使用方法 Download PDF

Info

Publication number
CN102326237B
CN102326237B CN201080008963.6A CN201080008963A CN102326237B CN 102326237 B CN102326237 B CN 102326237B CN 201080008963 A CN201080008963 A CN 201080008963A CN 102326237 B CN102326237 B CN 102326237B
Authority
CN
China
Prior art keywords
layer
quantum well
barrier
inalas
structure comprises
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080008963.6A
Other languages
English (en)
Other versions
CN102326237A (zh
Inventor
R·皮利亚里塞蒂
T·拉克施特
M·赫戴特
M·拉多萨夫杰维克
G·达维
本杰明·丘康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102326237A publication Critical patent/CN102326237A/zh
Application granted granted Critical
Publication of CN102326237B publication Critical patent/CN102326237B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Memories (AREA)

Abstract

在半导体装置中提供量子阱(QW)层。QW层被提供有在QW层下方的势垒结构中的铍掺杂halo层。半导体装置包含分别在QW层下方和上方的InGaAs底部势垒层和InGaAs顶部势垒层。半导体装置还包含位于栅极凹槽中InP间隔部第一层上的高k栅极电介质层。形成QW层的过程包含使用偏离切割的半导体衬底。

Description

量子阱场效应晶体管中的调制掺杂halo、用其制造的设备及其使用方法
背景技术
不同电子装置和光电装置在半导体衬底(诸如元素硅(Si)衬底)上使用薄膜弛豫晶格常数III-V族半导体。能够使用III-V族材料性质的表面层可托管(host)不同高性能电子装置，诸如互补金属氧化物半导体(CMOS)和量子阱(QW)晶体管。然而，III-V族材料在硅衬底之上的生长呈现出许多难题。对于这种装置所涉及的难题包括足够的短沟道效应(SCE)和Lg可伸缩性。
附图说明
为了理解获得实施例的方式，将参考附图给出上方简要描述的不同实施例的更具体描述。这些附图描绘了不一定按比例绘制并且不视为限制范围的实施例。将通过使用附图更具体且详细地描述和说明一些实施例，附图中：
图1a是根据一个示例实施例的集成电路装置的横截面正面图；
图1b是根据一个实施例图1a中描绘的集成电路装置在进一步处理之后的横截面正面图；
图2是图示根据实施例作为调制掺杂halo层中掺杂物浓度函数的改进短沟道效应的图形；
图3是根据一个实施例的过程流程图；以及
图4是根据一个实施例的电子***的示意图。
具体实施方式
现在将参考附图，附图中相似的结构可提供有相似后缀附图标记。为了更清楚地显示不同实施例的结构，本文包含的附图是集成电路结构的图解表示。由此，所制造的集成电路结构(例如在显微照片中)的实际显现可能看起来不同，但仍包含所图示的实施例所要求权利的结构。此外，附图可只示出对理解所图示的实施例有用的结构。为了保持附图的清楚性可能未包含本领域已知的附加结构。虽然可在同一句子里提到处理器芯片和存储器芯片，但不应解释为它们是等效的结构。本公开通篇提到“一个实施例”或“实施例”是指结合该实施例描述的具体特征、结构或特性包含在本发明的至少一个实施例中。本公开通篇各个地方出现的短语“在一个实施例中”或“在实施例中”不一定都指的是同一实施例。而且，在一个或多个实施例中可以任何适当方式组合具体特征、结构或特性。
诸如“上”和“下”等术语可参考所图示的X-Z坐标理解，并且诸如“相邻”等术语可通过参考X-Y坐标或非Z坐标理解。
在不同实施例中，砷化镓铟(InGaAs)基的半导体装置形成在半导体衬底、诸如硅上。通过使用这种InGaAs基的结构，可以实现高速且低功率性能。这种结构包含允许高电介质常数(高k)栅极电介质用于金属栅极的调制掺杂halo层。
图1a是根据一个示例实施例的集成电路装置100的横截面正面图。集成电路装置100可用于形成半导体衬底110上的NMOS器件或PMOS器件。在一个实施例中，半导体衬底110是高电阻n型或p型(100)偏晶向Si衬底(off-orientedSisubstrate)。在一个实施例中，半导体衬底110具有通过从锭(ingot)偏离切割(off-cutting)半导体衬底110而准备的邻接面。根据一个实施例，(100)半导体衬底110朝[110]方向以2度与8度之间的角偏离切割(offcut)以产生可具有台阶(terrace)的表面。在一个实施例中，使用不同的偏离切割方向。在一个实施例中，半导体衬底110是4°偏离切割硅(off-cutsilicon)。
在一个实施例中，在没有偏离切割方向的情况下提供半导体衬底110。在任何情况下，偏离切割的半导体衬底110或其它衬底准备可提供用于装置隔离，并且还可减少反相边界中的反相区域(anti-phasedomain)。半导体衬底110可具有从1欧姆(Ω)到50kΩ范围内的电阻。
成核层112和底部缓冲层114形成在半导体衬底110上。在一个实施例中，成核层112由砷化镓(GaAs)制成。在一个实施例中，通过金属有机化学气相沉积(MOCVD)过程形成该成核层112。在一个实施例中，通过分子束外延(MBE)过程形成该成核层112。可使用其它过程形成该成核层112。在一个实施例中，成核层是30纳米(nm)厚的GaAs层，继之以可用从0.3微米(μm)到1μm的厚度形成的底部缓冲层114。成核层和缓冲层112和114分别用于用III-V族材料、诸如GaAs材料的原子双层填充最低半导体衬底台阶。成核层和底部缓冲层112和114的成核层112部分可形成无反相区域的“虚拟极(vitualpolar)”衬底。在一个实施例中，以400℃与500℃之间的温度执行MBE。成核层和底部缓冲层112和114的底部缓冲层114分别可提供用于滑移错位(glidingdislocation)和控制要形成在成核层和底部缓冲层112和114之上(over)的势垒层和半导体衬底110之间的4％到8％之间的晶格失配。在一个实施例中，以比成核层112温度更高的温度形成底部缓冲层114。另外，在一个实施例中，底部缓冲层114比较厚。
成核层112和底部缓冲层114配置成形成可提供InGaAs量子阱(QW)结构的压缩应变的错位过滤缓冲区(dislocationfilteringbuffer)，如下面阐述的一样。成核层112和底部缓冲层114可配置成控制大约4％的晶格失配，以最小化贯穿式错位(threadingdislocation)。
另外，图1a中描绘了其中渐变缓冲层(gradedbufferlayer)116形成在底部缓冲层114之上的处理。在一个实施例中，渐变缓冲层116是砷化铝铟(InxAl1-xAs)。渐变从x等于0进行到x等于0.52。在一个示例实施例中，通过密度不断增加的成分图示来显示渐变从而表示存在不断增加的铟。因此，在底部缓冲层114与渐变缓冲层116之间界面处的成分作为砷化铝(AlAs)开始并在其另一边界处作为In0.52Al0.48As结束。在一个实施例中，通过以线性增加的方式干扰(perturb)铟供应直到达到In0.52Al0.48As成分，来线性地进行渐变。在一个实施例中，以非线性增加的方式提供铟供应，使得渐变缓冲层116在这个渐变缓冲层的物理中点可具有大于一半的铟浓度或小于一半的铟浓度其中之一。通过形成渐变缓冲层116，可沿其内的相对对角面滑移错位。在一个实施例中，渐变缓冲层116的厚度在0.7μm与1.1μm之间。在一个实施例中，渐变缓冲层116的厚度为0.9μm。
在一个实施例中，渐变缓冲层116是反向步进渐变InAlAs以便对于装置隔离具有更大带隙。在一个实施例中，渐变缓冲层116是反向步进渐变砷化铝镓铟(InGaAlAs)以便对于装置隔离具有更大带隙。成分可开始于铟存在并且以较低浓度，或者甚至在顶面完全没有。铝的存在可根据渐变缓冲层116的成分中铝的量调制量子阱层上的应变。渐变缓冲层116还可充当错位过滤缓冲区。
在形成渐变缓冲层116之后，形成底部势垒层118。在一个实施例中，底部势垒层118由比要形成在底部势垒层118上方且与其接触(aboveandonthebottombarrierlayer118)的量子阱层所用材料的带隙更大的材料形成。在一个实施例中，底部势垒层118足够厚从而为正在形成将成为进一步所公开的晶体管设备的一部分的晶体管堆叠130的结构中的电荷载流子提供潜在势垒。在一个实施例中，底部势垒层118的厚度在4nm与120nm之间。在一个实施例中，底部势垒层118的厚度为100nm。
在形成底部势垒层118之后，在底部势垒层118上方且在其上地形成调制掺杂halo层层120。在一个实施例中，调制掺杂halo层120由铍(Be)构成。在一个实施例中，调制掺杂halo层120中铍的调制掺杂的浓度在从1x1010cm-2到5x1014cm-2的范围内。
在一个实施例中，通过使用分子束外延(MBE)生长技术执行调制掺杂。在一个实施例中，通过使用金属有机化学气相沉积外延(MOCVDepi)生长技术执行调制掺杂。在一个实施例中，通过使用金属有机化学气相沉积外延(MOCVDepi)生长技术执行调制掺杂。在一个实施例中，通过使用超高真空CVD外延(UHCVDepi)生长技术执行调制掺杂。在一个实施例中，通过使用降低温度的CVD外延(RTCVDepi)生长技术执行调制掺杂。
在一个实施例中，III-V族NMOS结构的掺杂物变体包括铍(Be)和碳(C)。在一个实施例中，III-V族PMOS结构的掺杂物变体包括硅(Si)和碲(Te)。在一个实施例中，PMOS锗量子阱结构的掺杂物变体包括砷(As)、锑(Sb)和磷(P)。在一个实施例中，掺杂物的量的范围从1010cm-2到1014cm-2。
因为调制掺杂halo层120与量子阱层分开(下面见124)，因此这个halo实施例不会降级载流子迁移率。
在形成调制掺杂halo层层120之后，在其上形成底部间隔层122。在一个实施例中，底部间隔层122是砷化铝铟材料。在一个实施例中，底部间隔层122是In0.52Al0.48As并且厚度在从4nm到12nm的范围内。在一个实施例中，底部间隔层122是In0.52Al0.48As且厚度为8nm。
在形成底部间隔层122之后，形成量子阱(QW)层124。在一个实施例中，QW层124由带隙比底部势垒层118的带隙更小的材料形成。在一个实施例中，QW层124由InxGa1-xAs形成，其中x在0.53与0.8之间。QW层124可以足够厚以便为给定应用、诸如存储单元的晶体管提供充分的沟道电导。QW层124可以足够厚以便为给定应用、诸如逻辑电路的晶体管提供充分的沟道电导。在一个实施例中，QW层124在10nm与16nm之间。在一个实施例中，QW层124的厚度为13nm。QW层124可为NMOS器件提供高电子迁移率和速度，并且还可为PMOS器件提供高空穴迁移率和速度，二者都与硅基装置相比。
在一个实施例中，顶部间隔层126形成在QW层124之上。根据一个实施例，顶部间隔层126包括In0.52Al0.48As材料。如在图1a中进一步示出的，顶部间隔层126形成在QW层124之上。顶部间隔层126可向QW层124提供压缩应变，因为它充当半导体沟道。在一个实施例中，In0.52Al0.48As顶部间隔层126的厚度在从0.2nm到8nm的范围内。在一个实施例中，In0.52Al0.48As间隔层124的厚度为5nm。
在形成顶部间隔层126之后，形成掺杂层128。在一个实施例中，基于在量子阱层124的沟道中有用的片载流子浓度(sheetcarrierconcentration)选择掺杂。当量子阱120的沟道内部的掺杂是3.5x1012cm-2时，对于硅掺杂层128，示例浓度是6x1012cm-2。在一个实施例中，根据已知技术，掺杂层128是δ掺杂硅。在一个实施例中，掺杂层128是调制掺杂硅。在一个实施例中，掺杂层128是组合的δ掺杂和调制掺杂。在一个实施例中，掺杂层128是厚度为到的硅调制δ掺杂层。在NMOS器件实施例中，使用硅和碲(Te)杂质实现掺杂层128的掺杂。在PMOS器件实施例中，掺杂层128的掺杂是用铍(Be)的。在PMOS器件实施例中，掺杂层128的掺杂是用碳(C)的。在PMOS器件实施例中，掺杂层128的掺杂是用铍和碳的。
在一个实施例中，调制掺杂halo层120中的掺杂与掺杂层128中的掺杂相同。在一个实施例中，相同掺杂意味着相同的掺杂元素、诸如铍。在一个实施例中，相同掺杂意味着掺杂有用于在两层中实现等效的半导体性质的元素。
在形成掺杂层128之后，形成顶部势垒层130以完成装置堆叠。在一个实施例中，顶部势垒层130是InxAl1-xAs势垒层130。根据一个实施例，顶部势垒层130的厚度在4nm与12nm之间。在一个实施例中，顶部势垒层130的厚度为8nm。顶部势垒层130可以是用于栅极控制的肖特基势垒层。
装置堆叠实施例可称为装置堆叠132，其包括其中包含半导体衬底110上的成核层112、底部缓冲层114和渐变缓冲层116的缓冲底部结构134。装置堆叠132还包含底部势垒结构136和顶部势垒结构140。底部势垒结构136包含底部势垒层118和调制掺杂halo层120。顶部势垒结构140包含掺杂层128和顶部势垒层130。装置堆叠132还包括其中包含底部间隔层122、QW层124和顶部间隔层126的量子阱结构138。
在形成装置堆叠132之后，在顶部势垒结构140之上形成蚀刻终止层142。在一个实施例中，蚀刻终止层142是磷化铟(InP)。可以使用可与给定的特定应用规则结合的其它蚀刻终止结构材料。蚀刻终止层142的厚度可为从2nm到10nm。在一个实施例中，蚀刻终止层142的厚度为6nm。
通过在蚀刻终止层142上方形成接触层144来进一步处理装置堆叠132。接触层144向源极接触结构和漏极接触结构提供了低接触电阻。在一个实施例中，接触层144由InxGa1-xAs形成。对于NMOS器件堆叠132，接触层144是n+掺杂。接触层144也可以是n++掺杂。在一个实施例中，通过开始于硅掺杂有In0.53Ga0.47As并且InxGa1-xAs从x＝0.53进行到1.0使得渐变终止于InAs的渐变，来掺杂接触层144。对于PMOS器件堆叠132，接触层144是p+掺杂。在一个实施例中，以p+掺杂梯度进行渐变掺杂。根据一个实施例，接触层144的厚度在10nm与30nm之间。根据一个实施例，接触层144的厚度为20nm。
图1b是根据一个实施例图1a中描绘的集成电路装置在进一步处理之后的横截面正面图。已经通过形成已穿入接触层144、蚀刻终止层142、顶部势垒层130和硅掺杂层128的栅极凹槽146，处理了集成电路装置101。在一个实施例中，栅极凹槽146穿入但不突破间隔层126。处理包括：在栅极凹槽146中形成高k电介质膜148以及在栅极凹槽146中形成间隔部150用于栅极的电绝缘。
在一个实施例中，高k栅极电介质膜148的厚度为从到高k栅极电介质膜148位于顶部间隔层126的一部分中。在一个实施例中，高k电介质膜148是氧化铪(HfO2)。在一个实施例中，高k电介质膜148是氧化铝(Al2O3)。在一个实施例中，高k电介质膜148是五氧化二钽(Ta2O5)。在一个实施例中，高k电介质膜148是氧化锆(ZrO2)。在一个实施例中，高k电介质膜148是铝酸镧(LaAlO5)。在一个实施例中，高k电介质膜148是钪酸钆(GdScO5)。本文所用的短语“高k”是指电介质常数k大于二氧化硅的电介质常数、即大于大约4的材料。
栅极接触部152形成在高k栅极电介质膜148上方且在其上。在一个实施例中，栅极接触部152是钛(Ti)材料。在一个实施例中，栅极接触部152是铂(Pt)材料。在一个实施例中，栅极接触部152是金(Au)材料。在一个实施例中，栅极接触部152是钛、铂和金其中至少两个的组合。在一个实施例中，栅极接触部152的厚度为从到在一个实施例中，栅极接触部152的厚度为在一个实施例中，高k栅极电介质膜152的厚度为而栅极接触部152的厚度为
源极接触部154和漏极接触部156设置在接触层142上方。在一个实施例中，源极接触部154和漏极接触部156是与栅极接触部150相同的材料。在一个实施例中，源极接触部材料和漏极接触部材料是非合金层。在一个实施例中，源极接触部材料和漏极接触部材料是沉积在锗(Ge)上的金(Au)的非合金层，锗又沉积在底部的镍(Ni)上。在一个实施例中，源极接触部材料和漏极接触部材料是沉积在铂(Pt)上的金(Au)的非合金层，铂又沉积在底部的镍(Ni)上。所图示的集成电路装置101是可安装在多种微电子装置中任一个中的晶体管设备。
图2是图示根据实施例作为调制掺杂halo中掺杂物浓度函数的改进短沟道效应的图形200。图2中描绘了未掺杂的底部势垒260以及标称掺杂的(nominallydoped)底部势垒262和大于标称掺杂的底部势垒264。在一个实施例中，标称掺杂的底部势垒262是图1a中描绘的调制掺杂halo层层120，并且由已经注入到halo层120中的铍Be构成，硅中Be的浓度范围从1x1010cm-2到1x1014cm-2。在一个实施例中，大于标称掺杂的底部势垒264是图1a中描绘的调制掺杂halo层层120，并且由已经注入到halo层120中的铍Be构成，硅中Be的浓度范围从1x1010cm-2到1x1014cm-2。
图3是根据一个实施例的过程流程图。
在310，该过程包括在半导体衬底上形成缓冲结构。在一个非限制性示例实施例中，缓冲结构包含成核层112、底部缓冲层114和渐变缓冲层116。
在320，该过程包括在缓冲结构的上方形成底部势垒结构。在一个非限制性示例实施例中，底部势垒结构包含底部势垒层118和调制掺杂halo层120。
在330，该过程包括在底部势垒结构的上方形成量子阱结构。在一个非限制性示例中，量子阱结构包含底部间隔层122、QW层124和顶部间隔层126。
在340，该过程包括形成顶部势垒结构。在非限制性示例中，顶部势垒结构包含掺杂层126和顶部势垒层128。
在350，该过程包括在顶部势垒结构的上方形成蚀刻终止层。在非限制性实施例中，蚀刻终止层142是InP材料。
在360，该过程包括在蚀刻终止层的上方形成接触层。在非限制性示例中，接触层144配置用于NMOS器件堆叠132。在非限制性示例中，接触层144配置用于PMOS器件堆叠132。
在370，该过程包括在装置堆叠中形成栅极接触结构。在非限制性示例中，在栅极间隔部150之间在栅极凹槽146中形成栅极接触部152，并且栅极接触部152在栅极电介质148的上方且在其上。另外，装置堆叠132分别包含源极接触部和漏极接触部154和156。
图4是根据一个实施例的电子***400的示意图。所描绘的电子***400可在具有高k栅极电介质层实施例的底部势垒实施例中包括调制掺杂halo层，如本公开中所阐述的。在一个实施例中，电子***400是包含电耦合电子***400的不同部件的***总线420的计算机***。根据不同实施例，***总线420是单个总线或总线的任何组合。电子***400包含向集成电路410提供电力的电压源430。在一些实施例中，电压源430通过***总线420向集成电路410提供电流。
根据一个实施例，集成电路410电耦合到***总线420并包含任何电路或电路的组合。在一个实施例中，集成电路410包含可以是任何类型的处理器412。本文所用的处理器412可以指任何类型的电路(诸如但不限于微处理器、微控制器、图形处理器、数字信号处理器或其它处理器)。可包含在集成电路410中的其它类型电路是定制电路或专用集成电路(ASIC)，诸如用于无线装置(诸如蜂窝电话、寻呼机、便携式计算机、双向无线电设备和类似电子***)中的通信电路414。在一个实施例中，处理器410包含管芯上存储器(on-diememory)416，诸如静态随机存取存储器(SRAM)。在一个实施例中，处理器410包含嵌入式管芯上存储器416，诸如嵌入式动态随机存取存储器(eDRAM)，其可以是用于处理器的高速缓冲存储器。
在一个实施例中，电子***400还包含外部存储器440，外部存储器440又可包含适合于具体应用的一个或多个存储单元，诸如RAM形式的主存储器442、一个或多个硬盘驱动器444和/或处理可移动介质446的一个或多个驱动器(诸如盘、光盘(CD)、数字可变盘(DVD)、闪速存储器keys(flashmemorykeys)以及本领域已知的其它可移动介质)。不同存储器功能性可包含具有高k栅极电介质层实施例的合成间隔部实施例。
在一个实施例中，电子***400还包含显示装置450、音频输出端460。在一个实施例中，电子***400包含控制器470，诸如键盘、鼠标、跟踪球、游戏控制器、麦克风、语音识别装置或将信息输入到电子***400中的任何其它装置。
如本文所示出的，在各种实施例及其技术识别的等效方案中，集成电路410可以用若干不同的实施例实现，包括底部势垒结构实施例中的调制掺杂halo层、电子***、计算机***、制造集成电路的一个或多个方法以及制造在本文所阐述的底部势垒结构实施例中包含调制掺杂halo层的电子组件的一个或多个方法。单元、材料、几何形状、尺寸和操作顺序都可改变为适合具有高k栅极电介质层实施例的具体合成间隔部。
提供摘要以符合37C.F.R.§1.72(b)，要求有将允许读者快速明确技术公开的特性和要点的摘要。要理解，它不会用于解释或限制权利要求书的范围或意义。
在前面的具体实施方式中，各种特征在单个实施例中组合在一起以便精简本公开。公开的这个方法不要解释为反应了所要求的本发明实施例需要比每个权利要求中明确阐述的更多特征的意图。而是，当以下权利要求反应时，发明的主题在于少于单个公开实施例的所有特征。由此，以下权利要求由此结合到具体实施方式中，其中每个权利要求坚持它自己作为单独的优选实施例。
本领域的技术人员将容易理解，可以在脱离在所附权利要求书中所表述的本发明的原理和范围的情况下，进行为了说明本发明性质已经描述和图示的部分和方法阶段的细节、材料和布置的各种其它改变。

Claims (1)

1.一种晶体管设备，包括：
缓冲结构，设置在半导体衬底的上方且在其上；
底部势垒结构，设置在所述缓冲结构的上方且在其上，其中所述底部势垒结构包括设置在量子阱层下方并与量子阱层通过底部间隔层分隔开的含铍的硅材料的调制掺杂halo层以及调制掺杂halo层下方的含InAlAs材料的底部势垒层；
量子阱结构，设置在所述底部势垒结构的上方且在其上；
顶部势垒结构，设置在所述量子阱结构的上方且在其上，其中所述顶部势垒结构包括设置在所述量子阱结构上方且在其上的掺杂层以及设置在所述掺杂层上方且在其上的含InAlAs的顶部势垒层；
蚀刻终止层，设置在所述顶部势垒结构的上方且在其上；以及
栅极接触结构，耦合到所述量子阱结构，
其中，形成所述调制掺杂halo层引起半导体性质与所述顶部势垒结构中的掺杂层中的半导体性质相同。
2.如权利要求1所述的晶体管设备，其中所述量子阱结构包括InGaAs量子阱层、含InAlAs的底部间隔层以及InAlAs顶部间隔层。
3.如权利要求1所述的晶体管设备，其中所述量子阱结构包括量子阱层、含的底部间隔层以及顶部间隔层。
4.如权利要求1所述的晶体管设备，其中所述量子阱结构包括InGaAs量子阱层、含InAlAs的底部间隔层以及InAlAs顶部间隔层，并且其中所述缓冲结构包括设置在所述半导体衬底上方且在其上的含GaAs的成核层、设置在所述成核层上方且在其上的含GaAs的缓冲层以及设置在所述缓冲层上方且在其上的InAlAs渐变缓冲层。
5.如权利要求1所述的晶体管设备，其中所述量子阱结构包括量子阱层、含的底部间隔层以及顶部间隔层，并且其中所述缓冲结构包括设置在所述半导体衬底上方且在其上的含GaAs的成核层、设置在所述成核层上方且在其上的含GaAs的缓冲层以及设置在所述缓冲层上方且在其上的InxAl1-xAs渐变缓冲层，并且渐变从x等于0进行到x等于0.52。
6.如权利要求1所述的晶体管设备，其中所述量子阱结构包括量子阱层、含的底部间隔层以及顶部间隔层，并且其中所述顶部势垒结构包括设置在所述量子阱结构上方且在其上的掺杂层以及设置在所述掺杂层上方且在其上的含的顶部势垒层。
7.如权利要求1所述的晶体管设备，其中所述顶部势垒结构包括设置在所述量子阱结构上方且在其上的掺杂层以及设置在所述掺杂层上方且在其上的含的顶部势垒层，并且其中所述调制掺杂halo层中的掺杂与所述掺杂层中的掺杂相同。
8.如权利要求1所述的晶体管设备，
其中所述含铍的硅材料的调制掺杂halo层设置在所述底部间隔层下方且在其上；
其中所述缓冲结构包括设置在所述半导体衬底上方且在其上的含GaAs的成核层、设置在所述成核层上方且在其上的含GaAs的缓冲层以及设置在所述缓冲层上方且在其上的InxAl1-xAs渐变缓冲层，并且渐变从x等于0进行到x等于0.52；
其中所述底部势垒结构包括设置在所述缓冲结构上方且在其上的底部势垒层；
其中所述量子阱结构包括量子阱层、含的底部间隔层以及顶部间隔层；
其中所述顶部势垒结构包括设置在所述量子阱结构上方且在其上的掺杂层以及设置在所述掺杂层上方且在其上的含InAlAs的顶部势垒层。
9.如权利要求1所述的晶体管设备，其中所述栅极接触结构包括：
栅极电介质层，设置在栅极凹槽中且在所述量子阱结构之上；
栅极间隔部；以及
金属栅极电极，设置在所述栅极凹槽中。
10.一种具有晶体管装置的计算***，包括：
半导体管芯，并且在所述半导体管芯中包括：
在半导体衬底上的量子阱QW层，其中所述半导体衬底包含所述QW层下方的InAlAs底部势垒，所述InAlAs底部势垒包括设置在QW层下方并与QW层通过底部间隔层分隔开的含铍的硅材料的调制掺杂halo层以及调制掺杂halo层下方的含InAlAs材料的底部势垒层，并且其中所述量子阱包含InGaAs成分；
InAlAs底部间隔层，设置在所述QW层与所述halo层之间且与它们中的每个相邻；InAlAs间隔部，设置在所述QW层上方且在其上；
δ掺杂Si层，设置在所述InAlAs间隔部上方且在其上；
InAlAs顶部势垒，设置在δ掺杂Si层上方且在其上；
InP蚀刻终止层，设置在所述InAlAs顶部势垒上方且在其上；
InxGa1-xAs接触层，其中x=0.53到1.0，设置在所述InP蚀刻终止层上方且在其上；
高k电介质层，设置在突破并穿入δ掺杂Si层的凹槽中；
栅极接触部，设置在所述高k电介质层上；以及
外部存储器，耦合到所述半导体管芯，
其中，形成所述调制掺杂halo层引起半导体性质与所述δ掺杂Si层中的半导体性质相同。
11.如权利要求10所述的计算***，还包括：
源极接触部，设置在所述凹槽处在所述凹槽一侧上的所述InGaAs接触层上；
漏极接触部，设置在所述凹槽处在所述凹槽一侧上的所述InGaAs接触层上；以及
其中所述QW层是逻辑电路的晶体管的一部分。
12.如权利要求10所述的计算***，还包括：
源极接触部，设置在所述凹槽处在所述凹槽一侧上的所述InGaAs接触层上；
漏极接触部，设置在所述凹槽处在所述凹槽一侧上的所述InGaAs接触层上；以及
其中所述QW层是存储电路的晶体管的一部分。
13.如权利要求10所述的计算***，其中所述计算***是蜂窝电话、寻呼机、便携式计算机、台式计算机和双向无线电设备其中之一的一部分。
14.一种形成半导体装置堆叠的过程，包括：
在半导体衬底上形成缓冲结构，其中所述缓冲结构包括成核层、所述成核层上方的底部缓冲层以及渐变缓冲层；
在所述缓冲结构上方形成底部势垒结构，其中所述底部势垒结构包括设置在量子阱层下方并与量子阱层通过底部间隔层分隔开的含铍的硅材料的调制掺杂halo层以及调制掺杂halo层下方的底部势垒层；
在所述底部势垒结构上方形成量子阱结构，其中所述量子阱结构包括底部间隔层、QW层和顶部间隔层；以及
在所述量子阱结构上方形成顶部势垒结构，其中所述顶部势垒结构包括掺杂层和所述掺杂层上方的顶部势垒层，
其中形成所述调制掺杂halo层引起半导体性质与所述顶部势垒结构中的所述掺杂层中的半导体性质相同。
15.如权利要求14所述的过程，还包括：
在所述顶部势垒结构上方形成蚀刻终止层，其中所述蚀刻终止层是InP材料；
在所述蚀刻终止层上方形成接触层；以及
在终止在设置在所述顶部间隔部上的栅极电介质上的凹槽中形成所述装置堆叠中的栅极接触结构。
CN201080008963.6A 2009-02-20 2010-01-26 量子阱场效应晶体管中的调制掺杂halo、用其制造的设备及其使用方法 Expired - Fee Related CN102326237B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/378828 2009-02-20
US12/378,828 US8115235B2 (en) 2009-02-20 2009-02-20 Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same
PCT/US2010/022047 WO2010096241A2 (en) 2009-02-20 2010-01-26 Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same

Publications (2)

Publication Number Publication Date
CN102326237A CN102326237A (zh) 2012-01-18
CN102326237B true CN102326237B (zh) 2015-11-25

Family

ID=42630171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080008963.6A Expired - Fee Related CN102326237B (zh) 2009-02-20 2010-01-26 量子阱场效应晶体管中的调制掺杂halo、用其制造的设备及其使用方法

Country Status (7)

Country Link
US (1) US8115235B2 (zh)
EP (1) EP2399283A4 (zh)
JP (1) JP5436581B2 (zh)
KR (1) KR101300402B1 (zh)
CN (1) CN102326237B (zh)
TW (1) TWI416728B (zh)
WO (1) WO2010096241A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8115235B2 (en) 2009-02-20 2012-02-14 Intel Corporation Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same
US8384128B2 (en) * 2009-05-15 2013-02-26 Intel Corporation Carrier mobility in surface-channel transistors, apparatus made therewith, and systems containing same
US8368052B2 (en) * 2009-12-23 2013-02-05 Intel Corporation Techniques for forming contacts to quantum well transistors
US8283653B2 (en) 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US8541773B2 (en) 2011-05-02 2013-09-24 Intel Corporation Vertical tunneling negative differential resistance devices
CN104011870B (zh) * 2011-12-20 2017-03-01 英特尔公司 减小的接触电阻的自对准接触金属化
US20150263814A1 (en) * 2012-08-29 2015-09-17 Kwang Sung Electronics Korea Co., Ltd. Multimedia system for transportation device using single communication line
US8823059B2 (en) * 2012-09-27 2014-09-02 Intel Corporation Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
US9530860B2 (en) 2014-12-22 2016-12-27 GlobalFoundries, Inc. III-V MOSFETs with halo-doped bottom barrier layer
JP6589291B2 (ja) * 2015-02-19 2019-10-16 富士通株式会社 化合物半導体装置及びその製造方法
US9941363B2 (en) 2015-12-18 2018-04-10 International Business Machines Corporation III-V transistor device with self-aligned doped bottom barrier
CN108886000A (zh) * 2016-02-26 2018-11-23 三垦电气株式会社 半导体基体以及半导体装置
US10763349B2 (en) 2016-06-29 2020-09-01 Intel Corporation Quantum dot devices with modulation doped stacks
CN106711211A (zh) * 2016-12-29 2017-05-24 中国科学院微电子研究所 InP基MOSHEMT结构及其制备方法
FR3137790A1 (fr) * 2022-07-08 2024-01-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif quantique a qubits de semi-conducteur comprenant des grilles disposees dans un semi-conducteur

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322808A (en) * 1991-08-21 1994-06-21 Hughes Aircraft Company Method of fabricating inverted modulation-doped heterostructure
US6787826B1 (en) * 2003-03-14 2004-09-07 Triquint Semiconductor, Inc. Heterostructure field effect transistor
CN1822338A (zh) * 2002-08-23 2006-08-23 英特尔公司 三栅极器件及其加工方法
CN1909241A (zh) * 2005-08-04 2007-02-07 中国科学院微电子研究所 砷化镓基增强/耗尽型应变高电子迁移率晶体管材料结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232178A (ja) * 1993-02-02 1994-08-19 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ及びその集積回路
JP3172958B2 (ja) * 1993-05-20 2001-06-04 富士通株式会社 化合物半導体薄膜の製造方法
JP3330731B2 (ja) * 1994-06-27 2002-09-30 富士通株式会社 半導体装置及びその製造方法
JP3107031B2 (ja) * 1998-03-06 2000-11-06 日本電気株式会社 電界効果トランジスタ
US6414340B1 (en) * 1999-11-04 2002-07-02 Raytheon Company Field effect transistor and method for making the same
US6797994B1 (en) * 2000-02-14 2004-09-28 Raytheon Company Double recessed transistor
JP3923400B2 (ja) * 2002-09-27 2007-05-30 富士通株式会社 電界効果トランジスタおよびその製造方法
CN101914760B (zh) * 2003-09-19 2012-08-29 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
JP2005251820A (ja) * 2004-03-02 2005-09-15 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合型電界効果トランジスタ
US20060148182A1 (en) * 2005-01-03 2006-07-06 Suman Datta Quantum well transistor using high dielectric constant dielectric layer
US7196349B2 (en) * 2005-02-17 2007-03-27 Bae Systems Information And Electronic Systems Integration Inc. Resonant cavity enhanced multi-quantum well light modulator and detector
KR100944099B1 (ko) * 2005-10-28 2010-02-24 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
US8183556B2 (en) * 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
JP2007224383A (ja) * 2006-02-24 2007-09-06 Tokyo Electron Ltd アモルファスカーボン膜の成膜方法、それを用いた半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
US7429747B2 (en) * 2006-11-16 2008-09-30 Intel Corporation Sb-based CMOS devices
US20080142786A1 (en) * 2006-12-13 2008-06-19 Suman Datta Insulated gate for group iii-v devices
US7601980B2 (en) * 2006-12-29 2009-10-13 Intel Corporation Dopant confinement in the delta doped layer using a dopant segregation barrier in quantum well structures
US9006707B2 (en) * 2007-02-28 2015-04-14 Intel Corporation Forming arsenide-based complementary logic on a single substrate
US7566898B2 (en) * 2007-03-01 2009-07-28 Intel Corporation Buffer architecture formed on a semiconductor wafer
US8124959B2 (en) * 2007-06-28 2012-02-28 Intel Corporation High hole mobility semiconductor device
US7868318B2 (en) * 2008-11-07 2011-01-11 Intel Corporation Quantum well field-effect transistors with composite spacer structures, apparatus made therewith, and methods of using same
US20100148153A1 (en) * 2008-12-16 2010-06-17 Hudait Mantu K Group III-V devices with delta-doped layer under channel region
US7759142B1 (en) * 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
US8115235B2 (en) 2009-02-20 2012-02-14 Intel Corporation Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322808A (en) * 1991-08-21 1994-06-21 Hughes Aircraft Company Method of fabricating inverted modulation-doped heterostructure
CN1822338A (zh) * 2002-08-23 2006-08-23 英特尔公司 三栅极器件及其加工方法
US6787826B1 (en) * 2003-03-14 2004-09-07 Triquint Semiconductor, Inc. Heterostructure field effect transistor
CN1909241A (zh) * 2005-08-04 2007-02-07 中国科学院微电子研究所 砷化镓基增强/耗尽型应变高电子迁移率晶体管材料结构

Also Published As

Publication number Publication date
TWI416728B (zh) 2013-11-21
KR20110124312A (ko) 2011-11-16
WO2010096241A2 (en) 2010-08-26
US8115235B2 (en) 2012-02-14
US20100213441A1 (en) 2010-08-26
TW201044580A (en) 2010-12-16
CN102326237A (zh) 2012-01-18
EP2399283A2 (en) 2011-12-28
JP5436581B2 (ja) 2014-03-05
WO2010096241A3 (en) 2010-11-18
JP2012518906A (ja) 2012-08-16
WO2010096241A8 (en) 2011-08-11
EP2399283A4 (en) 2013-03-27
KR101300402B1 (ko) 2013-08-26

Similar Documents

Publication Publication Date Title
CN102326237B (zh) 量子阱场效应晶体管中的调制掺杂halo、用其制造的设备及其使用方法
US9871117B2 (en) Vertical transistor devices for embedded memory and logic technologies
EP2901470B1 (en) Nanowire semiconductor device having channel region with low band-gap cladding layer
US9583602B2 (en) Tunneling field effect transistors (TFETs) for CMOS architectures and approaches to fabricating N-type and P-type TFETs
CN103140930B (zh) 具有界面层的非平面量子阱器件及其形成方法
TWI541867B (zh) 選擇磊晶成長iii-v族材料爲主的裝置
US8633471B2 (en) Apparatus and methods for forming a modulation doped non-planar transistor
US7868318B2 (en) Quantum well field-effect transistors with composite spacer structures, apparatus made therewith, and methods of using same
TWI517407B (zh) 有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體（ｔｆｅｔ）
TW201413826A (zh) 防止ｉｉｉ－ｖ族裝置中隔離漏流之技術
EP3748684B1 (en) Semiconductor device having group iii-v material active region and graded gate dielectric
US20230099814A1 (en) Heterostructure material contacts for 2d transistors
US8846480B2 (en) Carrier mobility in surface-channel transistors, apparatus made therewith, and system containing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20200126