CN102323848A - 利用斩波技术消除失调影响的带隙基准电路 - Google Patents
利用斩波技术消除失调影响的带隙基准电路 Download PDFInfo
- Publication number
- CN102323848A CN102323848A CN201110212076A CN201110212076A CN102323848A CN 102323848 A CN102323848 A CN 102323848A CN 201110212076 A CN201110212076 A CN 201110212076A CN 201110212076 A CN201110212076 A CN 201110212076A CN 102323848 A CN102323848 A CN 102323848A
- Authority
- CN
- China
- Prior art keywords
- switching tube
- links
- band
- triode
- reference circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及一种利用斩波技术消除失调影响的带隙基准电路,其包括全差分调制器,第一输入端与第四电阻及第三三极管的发射极相连,第二输入端与第五电阻相连,且全差分调制器的第二输入端通过第六电阻与第四三极管的发射极相连;全差分调制器的输出端运算放大器的输入端相连,运算放大器的输出端与解调器的输入端相连,解调器的输出端与滤波器的输入端相连;第四电阻与滤波器的输出端相连,第五电阻与滤波器的输出端相连;第三三极管与第四三极管的基极端及集电极端均接同一参考电位。本发明降低现有运放失调电压和1/f噪声对输出电压的影响,并能够降低输出电压温度系数变化,降低了电路设计的复杂度,结构简单,安全可靠。
Description
技术领域
本发明涉及一种带隙基准电路,尤其是一种利用斩波技术消除失调影响的带隙基准电路,属于带隙基准电路的技术领域。
背景技术
随着电路***结构的进一步复杂化,对模拟电路的基本模块要求越来越高,如A/D、D/A、锁相环、滤波器电路提出了更高速度、更高精度的要求。在这些模块电路中,一般都需要相应电压或电流基准电路,能为***提供不随温度和电源变化的电压或电流源。带隙基准具有低温度系数、高电源抑制比等优点,并且是唯一的实际可用的基准电压,因而获得了广泛的应用和研究。
如图1所示:为目前常用带隙基准电路的结构示意图。图中,运算放大器的同相端通过第一电阻R1与运算放大器的输出端相连,运算放大器的反相端通过第二电阻R2与运算放大器的输出端相连;运算放大器的同相端还与第一三极管Q1的发射极相连,第一三极管Q1的集电极与基极端接地;运算放大器的反相端还与第二三极管Q2的发射极相连,第二三极管Q2的集电极与基极端接同一参考电位;第一三极管Q1与第二三极管Q2均为PNP三极管。由于运算放大器本身会存在失调,因此其输入为零但是其输出电压并不为零。电路中运算放大器的输入失调电压会使输出电压产生误差,并且这一误差会被放大。此外,失调电压本身会随温度变化,因此增大了输出电压的温度系数。此外,运算放大器的1/f噪声也会限制基准电压的精度。
James T.Doyle等的美国专利US6075407中的附图3中,示出了另一种带隙基准电路结构。所述带隙基准电路结构复杂,同时,由于运算放大器本身存在失调电压问题,上述结构的带隙基准电路依然存在输出误差的问题。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种利用斩波技术消除失调影响的带隙基准电路,其结构简单,解决了带隙电路输出失调的问题,并能有效消除因1/f噪声而引起的基准电压误差,安全可靠。
按照本发明提供的技术方案,所述利用斩波技术消除失调影响的带隙基准电路,包括全差分调制器,所述全差分调制器的第一输入端与第四电阻及第三三极管的发射极相连,全差分调制器的第二输入端与第五电阻相连,且全差分调制器的第二输入端通过第六电阻与第四三极管的发射极相连;全差分调制器的输出端运算放大器的输入端相连,运算放大器的输出端与解调器的输入端相连,解调器的输出端与滤波器的输入端相连;第四电阻对应于与第一输入端相连的另一端与滤波器的输出端相连,第五电阻对应于第二输入端相连的另一端与滤波器的输出端相连;第三三极管与第四三极管的基极端及集电极端均接同一参考电位。
所述全差分调制器包括第一开关管及第四开关管;第一开关管通过第二开关管及第三开关管与第四开关管相应的端部相连;第一开关管与第四开关管的控制端与时钟信号相连,第二开关管及第三开关管的控制端与对应的反相时钟信号相连。所述第一开关管、第二开关管、第三开关管及第四开关管均为NMOS管或CMOS管。所述第三三极管及第四三极管均为PNP三极管。
所述解调器包括第五开关管及第六开关管,第五开关管与第六开关管一端对应相连形成输出端;第五开关管及第六开关管的控制端分别由时钟信号及对应的反相时钟信号相连。所述第五开关管及第六开关管均为NMOS管或CMOS管。所述滤波器为低通滤波器。
本发明的优点:运算放大器的输入端与全差分调制器相连,运算放大器的输出端与解调器相连,解调器的输出端与滤波器相连;通过全差分调制器能够将外部输入基带信号通过斩波调制成高频信号,高频信号通过运算放大器进行放大后输出,并由解调器进行解调,且通过滤波器滤除相应的高频信号;从而能够降低现有运放失调电压和1/f噪声对输出电压的影响,并能够降低由失调电压随温度变化而引起输出电压温度系数变化,降低了电路设计的复杂度,结构简单,安全可靠。
附图说明
图1为现有带隙基准电路的原理图。
图2为本发明的结构框图。
图3为本发明全差分调制器的结构原理图。
图4为本发明解调器的结构原理图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图2~图4所示:本发明包括全差分调制器106、运算放大器107、解调器108、滤波器109、第一开关管110、第二开关管111、第三开关管112、第四开关管113、第五开关管114、第六开关管115、第一输入端116及第二输入端117。
如图2所示:为了降低现有带隙基准电路中放大器的失调电压及由失调电压随温度变化而引起输出电压温度系数变化,所述运算放大器107的输入端与全差分调制器106相连,所述全差分调制器106具有第一输入端116及第二输入端117,运算放大器107的输出端与解调器108相连,解调器108的输出端通过滤波器109滤波后输出,滤波器109采用低通滤波器;通过滤波器109滤除经过全差分调制器106及解调器108变换后产生的高频信号。滤波器109的输出端通过第四电阻R4与全差分调制器106的第一输入端116相连,且滤波器109的输出端通过第五电阻R5与全差分调制器106的第二输入端相连。所述全差分调制器106的第一输入端116还与第三三极管Q3相连;具体地,全差分调制器106的第一输入端116与第三三极管Q3的发射极相连,第三三极管Q3的基极端及集电极端均接同一参考电位;第三三极管Q3采用PNP三极管。全差分调制器106的第二输入端117还通过第六电阻R6与第四三极管Q4相连;具体地,全差分调制器106的第二输入端117通过第六电阻R6与第四三极管Q4的发射极相连,第四三极管Q4的基极端与集电极端均接同一参考电位,第四三极管Q4采用PNP三极管。全差分调制器106能够将信号调制成高频信号,所述高频信号经过运算放大器107进行放大输出,最后经过解调器108解调与滤波器109滤波后输出,能够有效降低运算放大器107输出的失调电压和1/f噪声对输出电压的影响,并能够降低由失调电压随温度变化而引起输出电压温度系数的变化。
如图3所示:为本发明全差分调制器106的结构原理图。全差分调制器106包括第一开关管110、第二开关管111、第三开关管112及第四开关管113;其中,第一开关管110、第二开关管111、第三开关管112及第四开关管113均采用N沟道MOS管或CMOS管(其中并行地连接了N沟道MOS晶体管和P沟道MOS晶体管)。第一开关管管110与第四开关管113的栅极端均采用时钟Ф进行控制,第二开关管111及第三开关管112的栅极端均采用反相时钟Ф进行控制。具体连接为:第一开关管110的源极端通过第二开关管111与第四开关管113的漏极端相连,第二开关管111的源极端与第一开关管110的源极端相连,第二开关管111的漏极端与第四开关管113的漏极端相连;第一开关管110的漏极端与第四开关管113的源极端间设有第三开关管112,第三开关管112的源极端与第四开关管113的源极端相连,第三开关管112的漏极端与第一开关管110的漏极端相连。第一开关管110与第三开关管113源极端间的电压形成Vin1,第一开关管110与第四开关管113漏极端间的电压形成Vout1。当第一开关管110与第四开关管113通过时钟Ф进行触发控制,第二开关管111及第三开关管112通过反相时钟Ф进行控制后,能够通过斩波调制技术将低频信号调制到高频信号输出。
如图4所示:为本发明解调器108的结构原理图。解调器108包括第五开关管114及第六开关管115,其中,第五开关管114与第六开关管115均采用N沟道MOS管或CMOS管。第五开关管114的栅极端通过时钟Ф进行控制,第六开关管115的栅极端通过反相时钟Ф进行控制。第五开关管114与第六开关管115的漏极端连接成等电位后形成输出端Vout2,第五开关管114与第六开关管115的源极端形成输入端Vin2。通过解调器108后,能够将全差分调制器106调制成的高频信号解调为基带信号。
如图2~图4所示:使用时,将时钟信号Ф与第一开关管110、第四开关管113及第五开关管114的栅极端相连,反相时钟Ф信号与第二开关管111、第二开关管112及第六开关管115的栅极端相连。工作时,第一输入端116及第二输入端117与电压源相连,外部电压信号经过全差分调制器106斩波调制后调制成高频信号,所述高频信号经过运算放大器107进行放大后输出,并由解调器108解调成基带信号;所述基带信号由低通滤波器109滤除高频信号输出;滤波器109通过第四电阻R4与第五电阻R5进行反馈;从而能够降低现有运算失调电压和1/f噪声对输出电压的影响,并降低了由失调电压随温度变化而引起输出电压温度系数的变化。本发明通过全差分调制器106形成斩波调制技术,避免了采用数字校准技术来提高带隙基准电路时的复杂性,降低了实现难度,结构简单,安全可靠。
Claims (7)
1.一种利用斩波技术消除失调影响的带隙基准电路,其特征是:包括全差分调制器(106),所述全差分调制器(106)的第一输入端(116)与第四电阻(R4)及第三三极管(Q3)的发射极相连,全差分调制器(106)的第二输入端(117)与第五电阻(R5)相连,且全差分调制器(106)的第二输入端通过第六电阻(R6)与第四三极管(Q4)的发射极相连;全差分调制器(106)的输出端运算放大器(107)的输入端相连,运算放大器(107)的输出端与解调器(108)的输入端相连,解调器(108)的输出端与滤波器(109)的输入端相连;第四电阻(R4)对应于与第一输入端(116)相连的另一端与滤波器(109)的输出端相连,第五电阻(R5)对应于第二输入端(117)相连的另一端与滤波器(109)的输出端相连;第三三极管(Q3)与第四三极管(Q4)的基极端及集电极端均接同一参考电位。
2.根据权利要求1所述的利用斩波技术消除失调影响的带隙基准电路,其特征是:所述全差分调制器(106)包括第一开关管(110)及第四开关管(113);第一开关管(110)通过第二开关管(111)及第三开关管(112)与第四开关管(113)相应的端部相连;第一开关管(110)与第四开关管(113)的控制端与时钟信号相连,第二开关管(111)及第三开关管(112)的控制端与对应的反相时钟信号相连。
3.根据权利要求2所述的利用斩波技术消除失调影响的带隙基准电路,其特征是:所述第一开关管(110)、第二开关管(111)、第三开关管(112)及第四开关管(113)均为NMOS管或CMOS管。
4.根据权利要求1所述的利用斩波技术消除失调影响的带隙基准电路,其特征是:所述第三三极管(Q3)及第四三极管(Q4)均为PNP三极管。
5.根据权利要求1所述的利用斩波技术消除失调影响的带隙基准电路,其特征是:所述解调器(108)包括第五开关管(114)及第六开关管(115),第五开关管(114)与第六开关管(115)一端对应相连形成输出端;第五开关管(114)及第六开关管(115)的控制端分别由时钟信号及对应的反相时钟信号相连。
6.根据权利要求5所述的利用斩波技术消除失调影响的带隙基准电路,其特征是:所述第五开关管(114)及第六开关管(115)均为NMOS管或CMOS管。
7.根据权利要求1所述的利用斩波技术消除失调影响的带隙基准电路,其特征是:所述滤波器(109)为低通滤波器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110212076A CN102323848A (zh) | 2011-07-27 | 2011-07-27 | 利用斩波技术消除失调影响的带隙基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110212076A CN102323848A (zh) | 2011-07-27 | 2011-07-27 | 利用斩波技术消除失调影响的带隙基准电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102323848A true CN102323848A (zh) | 2012-01-18 |
Family
ID=45451597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110212076A Pending CN102323848A (zh) | 2011-07-27 | 2011-07-27 | 利用斩波技术消除失调影响的带隙基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102323848A (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102780459A (zh) * | 2012-07-21 | 2012-11-14 | 江苏物联网研究发展中心 | 应用于mems读出电路的伪随机调制解调斩波电路 |
CN102843102A (zh) * | 2012-09-28 | 2012-12-26 | 江苏物联网研究发展中心 | 单片集成mems电容传感器锁相放大电路 |
CN103488232A (zh) * | 2013-09-30 | 2014-01-01 | 深圳市芯海科技有限公司 | 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片 |
CN103995554A (zh) * | 2013-02-19 | 2014-08-20 | 创杰科技股份有限公司 | 电压产生器 |
CN104111684A (zh) * | 2014-07-14 | 2014-10-22 | 深圳市科创达微电子有限公司 | 开关控制低失调电压的带隙基准电路 |
CN104375546A (zh) * | 2014-03-18 | 2015-02-25 | 苏州芯动科技有限公司 | 一种带开关电容滤波器的斩波带隙基准设备 |
CN104536501A (zh) * | 2014-10-20 | 2015-04-22 | 苏州市职业大学 | 一种低噪声电流微调基准源 |
CN104601127A (zh) * | 2013-10-31 | 2015-05-06 | 上海华虹集成电路有限责任公司 | 运算放大器电路及基准电压产生电路模块 |
CN108562373A (zh) * | 2018-04-24 | 2018-09-21 | 电子科技大学 | 一种高精度的温度传感器电路 |
CN108572034A (zh) * | 2018-04-24 | 2018-09-25 | 电子科技大学 | 一种内建时钟的温度传感器电路 |
CN111445865A (zh) * | 2020-04-02 | 2020-07-24 | 深圳能芯半导体有限公司 | 应用于amoled显示器的输出电压精度控制电路及精度控制方法 |
CN114115422A (zh) * | 2021-12-10 | 2022-03-01 | 博大融科(北京)信息技术有限公司 | 一种带隙基准电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101351757A (zh) * | 2005-12-29 | 2009-01-21 | 柏树半导体公司 | 精度得以提高且面积消耗得以减小的低功率能隙基准电路 |
CN201673425U (zh) * | 2010-03-25 | 2010-12-15 | 上海沙丘微电子有限公司 | 低失调低噪声斩波稳定的带隙基准源电路 |
-
2011
- 2011-07-27 CN CN201110212076A patent/CN102323848A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101351757A (zh) * | 2005-12-29 | 2009-01-21 | 柏树半导体公司 | 精度得以提高且面积消耗得以减小的低功率能隙基准电路 |
CN201673425U (zh) * | 2010-03-25 | 2010-12-15 | 上海沙丘微电子有限公司 | 低失调低噪声斩波稳定的带隙基准源电路 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102780459B (zh) * | 2012-07-21 | 2015-02-11 | 江苏物联网研究发展中心 | 应用于mems读出电路的伪随机调制解调斩波电路 |
CN102780459A (zh) * | 2012-07-21 | 2012-11-14 | 江苏物联网研究发展中心 | 应用于mems读出电路的伪随机调制解调斩波电路 |
CN102843102A (zh) * | 2012-09-28 | 2012-12-26 | 江苏物联网研究发展中心 | 单片集成mems电容传感器锁相放大电路 |
CN102843102B (zh) * | 2012-09-28 | 2015-04-22 | 江苏物联网研究发展中心 | 单片集成mems电容传感器锁相放大电路 |
CN103995554B (zh) * | 2013-02-19 | 2016-12-28 | 密克罗奇普技术公司 | 电压产生器 |
CN103995554A (zh) * | 2013-02-19 | 2014-08-20 | 创杰科技股份有限公司 | 电压产生器 |
CN103488232A (zh) * | 2013-09-30 | 2014-01-01 | 深圳市芯海科技有限公司 | 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片 |
CN104601127A (zh) * | 2013-10-31 | 2015-05-06 | 上海华虹集成电路有限责任公司 | 运算放大器电路及基准电压产生电路模块 |
CN104375546A (zh) * | 2014-03-18 | 2015-02-25 | 苏州芯动科技有限公司 | 一种带开关电容滤波器的斩波带隙基准设备 |
CN104111684A (zh) * | 2014-07-14 | 2014-10-22 | 深圳市科创达微电子有限公司 | 开关控制低失调电压的带隙基准电路 |
CN104536501A (zh) * | 2014-10-20 | 2015-04-22 | 苏州市职业大学 | 一种低噪声电流微调基准源 |
CN104536501B (zh) * | 2014-10-20 | 2016-04-20 | 苏州市职业大学 | 一种低噪声电流微调基准源 |
CN108562373A (zh) * | 2018-04-24 | 2018-09-21 | 电子科技大学 | 一种高精度的温度传感器电路 |
CN108572034A (zh) * | 2018-04-24 | 2018-09-25 | 电子科技大学 | 一种内建时钟的温度传感器电路 |
CN108572034B (zh) * | 2018-04-24 | 2020-11-13 | 电子科技大学 | 一种内建时钟的温度传感器电路 |
CN111445865A (zh) * | 2020-04-02 | 2020-07-24 | 深圳能芯半导体有限公司 | 应用于amoled显示器的输出电压精度控制电路及精度控制方法 |
CN111445865B (zh) * | 2020-04-02 | 2022-06-14 | 深圳能芯半导体有限公司 | 应用于amoled显示器的输出电压精度控制电路及精度控制方法 |
CN114115422A (zh) * | 2021-12-10 | 2022-03-01 | 博大融科(北京)信息技术有限公司 | 一种带隙基准电路 |
CN114115422B (zh) * | 2021-12-10 | 2023-10-20 | 河南省科学院集成电路研究所 | 一种带隙基准电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102323848A (zh) | 利用斩波技术消除失调影响的带隙基准电路 | |
CN105406824B (zh) | 共模反馈电路、对应信号处理电路和方法 | |
CN102130659B (zh) | 一种减小两级运算放大器输入失调电压的电路结构 | |
CN110492890B (zh) | 一种电流型射频发射前端电路、信号处理方法及发射*** | |
CN104660194B (zh) | 一种用于全差分Gm‑C滤波器的四输入跨导放大器 | |
CN103414442A (zh) | 基于斩波技术的高精度全差分放大器 | |
CN104601127A (zh) | 运算放大器电路及基准电压产生电路模块 | |
CN201345060Y (zh) | 一种用于温度控制的负反馈迟滞比较器 | |
CN101783580B (zh) | 采样保持电路中抑制衬底偏置效应的高频开关电路 | |
CN202334440U (zh) | 斩波放大电路及多级放大*** | |
CN103248365A (zh) | 模数转换器前端电路 | |
CN102495351B (zh) | 基于斩波技术的传感器阵列读出电路 | |
CN100448147C (zh) | 电流型dc-dc变换器均压控制电路 | |
CN102522954A (zh) | 一种电流复用高线性度折叠电流镜混频器 | |
CN203027200U (zh) | 无源混频器 | |
CN210431360U (zh) | 斩波前置放大器和集成电路 | |
CN102158178B (zh) | 采用t型电容网络反馈结构的cmos生理信号放大器 | |
CN107452199A (zh) | 一种红外接收模块的i‑v电路 | |
CN104135233A (zh) | 低噪声压控振荡器偏置电路及频率源自校准方法 | |
CN215300588U (zh) | 一种低失调差分输出的电路结构 | |
CN101997514A (zh) | 一种有源高通滤波器放大电路 | |
CN205320058U (zh) | 一种新型采用非线性光耦实现信号线性隔离电路 | |
CN101958715B (zh) | 音频数字模拟转换器 | |
CN104506171A (zh) | 一种信号共模电平及幅值调整方法和电路 | |
CN201368997Y (zh) | 参考电压电路及共栅结构前端放大电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120118 |