CN102316668A - 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置 - Google Patents

带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置 Download PDF

Info

Publication number
CN102316668A
CN102316668A CN2011101839778A CN201110183977A CN102316668A CN 102316668 A CN102316668 A CN 102316668A CN 2011101839778 A CN2011101839778 A CN 2011101839778A CN 201110183977 A CN201110183977 A CN 201110183977A CN 102316668 A CN102316668 A CN 102316668A
Authority
CN
China
Prior art keywords
aforementioned
palladium
nickel
gold
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101839778A
Other languages
English (en)
Inventor
伊藤哲平
原英贵
三井保明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN102316668A publication Critical patent/CN102316668A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种带金属微细图案的基材的制造方法，所述方法在如同印刷布线板的端子部分等基材上设置的金属微细图案的表面进行非电解镀镍—钯—金处理时，可抑制在作为基底的树脂表面发生金属的异常析出。并且，基于该制造方法可提供具有品质优良的镀敷处理面的带金属微细图案的基材、印刷布线板和半导体装置。所述带金属微细图案的基材的制造方法，包括在作为基底的由树脂所构成的支承表面上设置的沟中，嵌入金属微细图案的下部，并对该金属微细图案的与沟的表面不接触的部分进行非电解镀镍—钯—金的工序，并且进行前述镀敷的区域中突出于支承表面的高度X与图案间的最小距离Y的比值X/Y小于0.8。

Description

带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置
技术领域
本发明涉及带金属微细图案的基材、印刷布线板、半导体装置以及它们的制造方法。 
背景技术
基于确保焊锡接合、引线接合等的连接可靠性的目的，对印刷布线板上的电路进行镀金。 
作为镀金的代表方法之一，有非电解镀镍—金法。在该方法中，采用清洁处理等适当的方法对镀敷对象进行预处理后，赋予钯催化剂，然后再依次进行非电解镀镍处理和非电解镀金处理。ENIG法(Electroless Nickel Immersion Gold：化镍浸金法)是非电解镀镍—金法之一，是在非电解镀金处理阶段进行置换镀金(Immersion Gold：浸金)处理的方法。 
在采用ENIG法对端子部分进行镀金的情况下，若为了引线接合该端子部分而进行加热处理时，存在着镍在金覆膜上扩散并且连接可靠性降低的问题。针对镍扩散问题，通过在镍—金覆膜上进一步施行非电解镀金处理而增加金覆膜厚度，可确保耐热性。 
但是，从环境保护策略的观点出发，将来必然采用的无铅焊锡的熔融温度会达到260℃左右，高于过去的铅焊锡的熔融温度。因此，从应对无铅焊锡的角度来考虑，对于端子部分的镀金，要求具有比以往更高的耐热性。在ENIG法中，有时不能充分应付在施行无铅焊锡时的高温加热，并且为了确保高耐热性而使金覆膜厚度越厚，则存在着成本越增加的问题。 
为了解决上述问题，开始探讨非电解镀镍—钯—金法的应用。在该方法中，在上述非电解镀镍—金法的非电解镀镍处理后，进行非电解镀钯处理，接下来进行非电解镀金处理。 
ENEPIG法(Electroless Nickel Electroless Palladium Immersion Gold：化镍钯浸金法)是非电解镀镍—钯—金法之一，是在非电解镀镍—钯—金法的 非电解镀金处理阶段进行置换镀金(Immersion Gold：浸金)处理的方法(专利文献1)。采用非电解镀镍—钯—金法，可防止电路、端子部分中导体材料的扩散以及可提高耐腐蚀性，可防止镍发生氧化和扩散。另外，非电解镀镍—钯—金法中，通过设置非电解镀钯覆膜，可以防止由金引起的镍氧化，所以可提高热负荷大的无铅焊锡接合的可靠性，并且即使不增加金的膜厚也不会发生镍扩散，因此，与非电解镀镍—金法相比具有低成本化的优点。 
现有技术文献 
专利文献1：日本特开2008-144188号公报。 
发明内容
发明要解决的课题 
如上所述，非电解镀镍—钯—金法与非电解镀镍—金法相比，对高热负荷的连接可靠性高。但发现存在如下问题：当对印刷布线板的电路进行非电解镀镍—钯—金时，在非电解镀钯处理阶段中，在支承导体电路的树脂表面的端子部分周围，有金属异常析出，从而降低了镀敷处理面的品质，甚至有时成为相邻端子之间引起短路的原因。 
并且还发现，伴随着电路的微细化而电路间隔越狭窄，就越容易在相邻导体电路之间的树脂表面上发生异常析出。 
本发明是为了解除上述问题而完成的，其目的在于，提供镀敷处理品的制造方法，在所述方法中，以印刷布线板的端子部分或者印刷布线板以外的电子部件的导体电路表面作为镀敷处理对象，除此之外还以支承在树脂基材上的金属微细图案的表面作为镀敷处理对象，并对此类镀敷处理对象面进行非电解镀镍—钯—金时，可抑制在作为基底的树脂表面上发生金属的异常析出。 
并且，本发明目的还在于，提供具有品质优良的镀敷处理面的带金属微细图案的基材、印刷布线板和半导体装置。 
解决课题的方法 
采用下述技术方案(1)～(15)可实现上述目的。 
(1)一种带金属微细图案的基材，其特征在于， 
金属微细图案的至少下部嵌入到设置在由树脂构成的支承表面上的沟中， 
由镍—钯—金镀层覆盖前述金属微细图案的至少一部分区域中的与前述沟表面不接触的部分， 
当将具有前述镍—钯—金镀层的区域中的金属微细图案从支承表面的突出高度设为X(其中，X≤0时视为X＝0)、并且将图案间的最小距离设为Y时，比值(X/Y)小于0.8。 
(2)如上述(1)所述的带金属微细图案的基材，其中，前述金属微细图案在具有镍—钯—金镀层的区域中的线宽/间隙(line and space)(L/S)是5～100μm/5～100μm。 
(3)一种印刷布线板，其特征在于， 
导体电路的至少下部嵌入到芯基板或由绝缘层构成的支承表面上所设置的沟中， 
由镍—钯—金镀层覆盖前述导体电路的至少一部分区域中的与前述沟表面不接触的部分， 
当将具有前述镍—钯—金镀层的区域中的导体电路从支承表面的突出高度设为X(其中，X≤0时视为X＝0)、将图案间的最小距离设为Y时，比值(X/Y)小于0.8。 
(4)如上述(3)所述的印刷布线板，其中，前述导体电路在具有镍—钯—金镀层的区域中的线宽/间隙(line and space)(L/S)是5～100μm/5～100μm。 
(5)如上述(3)或(4)所述的印刷布线板，其中，前述导体电路的具有镍—钯—金镀层的区域，是形成端子的区域。 
(6)一种半导体装置，其特征在于，在前述(5)所述的印刷布线板上搭载半导体元件，并且将该印刷布线板的端子与半导体元件的输出输入部相连接。 
(7)一种带金属微细图案的基材的制造方法，其特征在于，包括： 
准备金属微细图案的至少下部嵌入到由树脂构成的支承表面上所设置的沟中而成的处理用基材的工序，以及 
对前述处理用基材的金属微细图案的至少一部分区域中的与前述沟的表面不接触的部分进行非电解镀镍—钯—金的工序； 
当将进行非电解镀镍—钯—金的区域中的前述金属微细图案从支承表面的突出高度设为X(其中，X≤0时视为X＝0)、将图案间的最小距离设为Y时，比值(X/Y)小于0.8。 
(8)如上述(7)所述的带金属微细图案的基材的制造方法，其中，前述金属微细图案在进行非电解镀镍—钯—金的区域中的线宽/间隙(L/S)为5～100μm/5～100μm。 
(9)如上述(7)或(8)所述的带金属微细图案的基材的制造方法，其中，在前述准备处理用基材的工序中，采用激光在处理用基材的支承表面形成沟，并在该沟中堆积金属，由此形成金属微细图案。 
(10)如上述(7)或(8)所述的带金属微细图案的基材的制造方法，其中，在前述准备处理用基材的工序中，将金属微细图案转印片的金属微细图案，转印到处理用基材的得以加热软化的支承表面。 
(11)一种印刷布线板的制造方法，其特征在于，包括： 
准备导体电路的至少下部被嵌入到芯基板或由绝缘层构成的支承表面上所设置的沟中而成的处理用布线板的工序，以及， 
对前述处理用布线板的导体电路的至少一部分区域中的与前述沟的表面不接触的部分进行非电解镀镍—钯—金的工序； 
当将进行非电解镀镍—钯—金的区域中的前述导体电路从支承表面的突出高度设为X(其中，X≤0时视为X＝0)、将电路图案间的最小距离设为Y时，比值(X/Y)小于0.8。 
(12)如上述(11)所述的印刷布线板的制造方法，其中，前述导体电路在进行非电解镀镍—钯—金的区域中的线宽/间隙(L/S)为5～100μm/5～100μm。 
(13)如上述(11)或(12)所述的印刷布线板的制造方法，其中，前述导体电路的实施镍—钯—金镀层的区域，是形成端子的区域。 
(14)如上述(11)至(13)中任一项所述的印刷布线板的制造方法，其中，在前述准备处理用布线板的工序中，采用激光在处理用布线板的支承表面形成沟，并在该沟中堆积金属，由此形成导体电路。 
(15)如上述(11)至(13)中任一项所述的印刷布线板的制造方法，其中，在前述准备处理用布线板的工序中，将导体电路转印片的导体电路， 转印至处理用布线板的得以加热软化的支承表面。 
发明效果 
基于本发明，在树脂表面嵌入带金属微细图案的基材的金属微细图案，并且对露出的导体电路的表面进行镀敷处理，由此减小导体电路对镀浴的露出面积，因此可以减小因存在金属微细图案而引发的反应活性场(镀浴的反应活性高的空间)。 
另外，通过在树脂表面嵌入金属微细图案而减小树脂表面的电路凹凸(电路顶上部和树脂表面的高低差)，因此提高了树脂表面的清洁性，并提高了钯催化剂的去除性。 
从而，基于本发明，可以防止在带金属微细图案的基材的金属微细图案周围发生金属的异常析出。 
并且，在本发明中，为了减小金属微细图案的露出面积而在树脂表面嵌入导体电路，因此，没有必要减小金属微细图案的厚度(减小电路截面积)。从而，基于本发明，不仅可以防止金属的异常析出，而且还可以避免信号传递速度慢的问题。 
本发明也可适用于除印刷布线板以外的电子部件的导体电路表面，并且，还可在电子部件以外的各个领域中，对支承在树脂基材上的金属微细图案实施镀敷的情况下适用，并且可获得品质优良的镀敷面。 
附图说明
图1是本发明的印刷布线板的一个示例的横截面的示意图。 
图2是放大印刷布线板的端子区域的一部分来观察的平面图。 
图3是图2的AA剖面的示意图。 
图4是在沟中嵌入导体电路层的部分的横截面的示意图。 
图5是说明金属微细图案突出于支承表面的高度X与图案间的最小距离Y的关系的概念图。 
图6是仅对本发明半导体装置的单面的横截面的示意图。 
图7A是仅表示说明激光加工步骤(前半部分)的单面的图。 
图7B是仅表示说明激光加工步骤(后半部分)的单面的图。 
图8是表示非电解镀镍—钯—金的步骤的框图。 
附图标记的说明 
1印刷布线板 
2芯基板 
3(3a、3b、3c、3d)上面侧的导体电路层 
4(4a、4b、4c、4d、4e、4f)层间绝缘层 
4c′支承表面 
4c″绝缘层 
5(5a、5b、5c、5d)下面侧的导体电路层 
6阻焊层 
6a开口部 
7端子区域 
7a焊盘部 
7b焊盘部附近的电路 
7b′金属微细图案 
7c焊盘部 
8镍—钯—金镀层 
9沟 
10半导体装置 
11半导体元件 
12电极焊盘 
13芯片接合材料固化层 
14金线 
15密封材料 
16载体膜 
17激光 
18通孔 
19非电解镀层 
20电解镀层 
具体实施方式
在印刷布线板的导体电路进行非电解镀镍—钯—金时，在导体电路的周围发生异常析出，对于其原因分析如下。 
在印刷布线板的导体电路进行非电解镀镍—钯—金时，作为预处理对被处理面赋予钯催化剂后，进行非电解镀镍，但在赋予钯催化剂的工序阶段，在有选择性地使金属Pd充分附着在端子表面的情况下，从作为支承体的树脂表面完全去除Pd2+离子是困难的，认为这是原因之一。并且，残留在树脂表面的Pd2+离子，在非电解镀钯浴中被还原成0价，该被还原的Pd成为核并使金属Pd粒生长。 
并且，在导体电路周围的树脂表面局限性发生异常析出的原因在于：在端子的附近，镀浴的反应活性变高且镍从镍覆膜溶解析出，在镍溶出部位附近的树脂表面大量发生从Ni置换为Pd(溶出Ni+树脂表面Pd2+→Ni2++Pd)的现象。 
特别是，由于相邻导体电路之间所夹持的区域，是导体电路密集的空间，所以镀浴的反应活性非常高。并且，电路越微细化且导体电路间的距离越小，则导体电路的密集程度越高，因此，在相邻导体电路之间所夹持的区域中，镀浴的反应活性变高。 
本发明人发现，通过在树脂表面嵌入导体电路，可抑制导体电路周围的金属析出，特别是可以抑制相邻导体电路之间所夹持的区域的金属析出。 
通过在树脂表面嵌入导体电路，减小了导体电路对镀浴的露出面积，因此，可以减小因存在导体电路而引发的反应活性场(镀浴的反应活性高的空间)。 
另外，通过在树脂表面嵌入导体电路，减小了树脂表面的电路凹凸(电路顶上部和树脂表面的高低差)，因此可提高树脂表面的清洁性，并提高钯催化剂的去除性。 
即使在树脂表面不嵌入导体电路，通过减薄导体电路的厚度(降低高度)，也可以减小导体电路对镀浴的露出面积，并且可减小树脂表面的电路凹凸，但此时，由于导体电路的横截面积减小，因此，产生电阻增大，信号传递速度变慢的问题。特别是，电路越微细化，上述信号传递速度变慢的问题就越严重。 
对此，在本发明中，在树脂表面嵌入导体电路以减小导体电路的露出面积，因此没有必要减小导体电路的厚度。从而，基于本发明，不仅可以防止金属的异常析出，而且可以避免信号传递速度变慢的问题。 
另外，如上所述，在印刷布线板的导体电路进行非电解镀镍—钯—金时的异常析出而言，由于导体电路的微细化而导体电路间的距离越小就越容易发生，并且，由于导体电路的微细化而电路的横截面积越小，则信号传递速度也变得越慢。但在本发明中，在微细化导体电路进行非电解镀镍—钯—金时，可有效防止金属析出，并且可以避免信号传递速度变慢的问题。 
本发明还可适用于印刷布线板以外的电子部件的导体电路表面，并且，在电子部件以外的各领域中，也可以在对支承在树脂基材上的金属微细图案实施镀敷的情况下适用，并且可获得品质优良的镀敷面。 
基于上述认识，提供下述发明。 
本发明的带金属微细图案的基材，其特征在于， 
金属微细图案的至少下部嵌入到由树脂构成的支承表面上所设置的沟中， 
由镍—钯—金镀层覆盖前述金属微细图案的至少一部分区域中不与前述沟的表面接触的部分， 
当将具有前述镍—钯—金镀层的区域中的金属微细图案突出于支承表面的高度设为X(其中，X≤0时视为X＝0)、将图案间的最小距离设为Y时，比值(X/Y)小于0.8。 
另外，本发明的印刷布线板，其特征在于， 
导体电路的至少下部嵌入到芯基板或由绝缘层构成的支承表面上所设置的沟中， 
由镍—钯—金镀层覆盖前述导体电路的至少一部分区域中不与前述沟的表面接触的部分，， 
当将具有前述镍—钯—金镀层的区域中的金属微细图案突出于支承表面的高度设为X(其中，X≤0时视为X＝0)、将图案间的最小距离设为Y时，比值(X/Y)小于0.8。 
另外，本发明的半导体装置，其特征在于，在上述本发明的印刷布线板上搭载半导体元件，并连接该印刷布线板的端子与半导体元件的输出输入部。 
另外，本发明的带金属微细图案的基材的制造方法，其特征在于，包括： 
准备金属微细图案的至少下部嵌入到由树脂构成的支承表面上所设置的沟中而成的处理用基材的工序，以及 
对前述处理用基材的金属微细图案的至少一部分区域中不与前述沟的表面接触的部分进行非电解镀镍—钯—金的工序； 
并且，当将前述金属微细图案在进行非电解镀镍—钯—金的区域中从支承表面的突出高度设为X(其中，X≤0时视为X＝0)、将图案间的最小距离设为Y时，比值(X/Y)小于0.8。 
另外，本发明的印刷布线板的制造方法，其特征在于，包括： 
准备导体电路的至少下部嵌入到芯基板或由绝缘层构成的支承表面上所设置的沟中而成的处理用布线板的工序，以及 
对前述处理用布线板的导体电路的至少一部分区域中的与前述沟的表面不接触的部分进行非电解镀镍—钯—金的工序； 
并且，当将前述导体电路在进行非电解镀镍—钯—金的区域中从支承表面的突出高度设为X(其中，X≤0时视为X＝0)、将电路图案间的最小距离设为Y时，比值(X/Y)小于0.8。 
下面，以在印刷布线板的最外层形成铜电路，并在其端子区域进行镀敷的情况为例来说明本发明。 
首先，说明印刷布线板的结构。 
图1是本发明的印刷布线板的一个示例的横截面的示意图。印刷布线板1具有芯基板2，并且在其两面具有导体电路层。在芯基板2的上面侧，通过层间绝缘层4a、4b、4c，依次层叠有四层导体电路层3a、3b、3c、3d，在下面侧，则通过层间绝缘层4d、4e、4f，依次层叠有四层导体电路层5a、5b、5c、5d。导体电路层3a～3d和5a～5d，形成在芯基板或由层间绝缘层所构成的支承表面。并且，最外层电路3d则嵌入在层间绝缘层4c上所设置的沟中，最外层电路3d以外的导体电路层(3a～3c、5a～5d)，既可以嵌入在支承表面可以不嵌入支承表面。上下面的各导体电路层可通过通孔实现层间连接。对芯基板上面侧的最外层电路3d而言，其大部分被阻焊层6覆盖，但端子区域7是从阻焊层露出。端子区域7的最外层电路3d而言，从沟中突出的部分被镍—钯—金镀层8覆盖。芯基板下面侧的最外层电路5d，是以具有用于与 母插件(mother board)等相连接的开口部6a的方式，被阻焊层6覆盖。印刷布线板1，通过在从前述开口部6a露出的焊盘部7c上设置焊锡球等的接触部件，可以与母插件等相连接。前述开口部6a，可以是在焊盘部7c与阻焊膜6之间设置有间隙的结构，也可以是由阻焊膜6覆盖焊盘部7c的周围的结构。图1中示出在焊盘部7c与阻焊膜6之间设有间隙的结构的开口部6a。与前述端子区域7不同，前述开口部6a不含多个连接端子，不会产生因异常析出引起的短路，因此，前述开口部6a的表面处理(未图示)，可以是非电解镀镍—钯—金处理，也可以是采用其它公知的表面处理方法的处理。 
另外，印刷布线板1是在芯基板的两面具有层间绝缘层的层叠结构，但本发明的印刷布线板并不限定于此，可以是仅在芯基板的单面具有层间绝缘层的结构，也可以是不具有层间绝缘层而只有芯基板的结构。 
图2是放大端子区域7的一部分而观察的平面图。本发明中的端子区域，是指没有被阻焊层6等绝缘材料覆盖而露出以使电路层与电子部件(元件、电路等)相连接的区域，包括成为电连接点的焊盘部7a和焊盘部附近的电路7b。 
图3是图2中的AA剖面(即，沟9和嵌入在该沟中的端子附近电路7b的横截面)的示意图。在层间绝缘层4c上设有沟9，端子附近电路7b的下侧部分嵌入在沟中。 
沟9具有底面9a和侧面9b，并且由这些底面和侧面所构成的沟表面，与端子附近电路7b的下侧部分相接触。端子附近电路7b的上侧部分从沟中突出并被镍—钯—金镀层8所覆盖。虽没有图示详细情况，但镍—钯—金镀层，是指从镀敷处理面侧开始依次层叠镍覆膜、钯覆膜、金覆膜的复合镀层。 
另外，图3所示的电路的剖面图是长方形，但对于本发明印刷布线板所具有的电路剖面图形状并没有特别限定，优选为长方形或正方形，例如也可以是梯形等。 
本发明中，所谓“嵌入”，意思是指采用形成金属微细图案的材料填充支承表面的沟的状态。并且，导体电路等的金属微细图案嵌入在沟中的状态，呈金属微细图案和沟的图案一致而相互重叠，并且金属微细图案的至少下部凹陷于支承表面中的外观。 
本发明中，金属微细图案的高度(厚度)可以大于或等于或小于沟的深 度。在此，所谓金属微细图案的高度(厚度)，是指从沟的底面至金属微细图案的顶部的高度，并不是从支承表面的“突出高度”。 
金属微细图案的高度大于沟的深度的情况，是指如图3所示的状态。即，是指形成金属微细图案(该例中端子附近电路7b)的材料完全填充于支承表面(该例中层间绝缘层4c)的沟9，并且金属微细图案从支承表面突出的状态。 
另外，金属微细图案的高度等于沟的深度的情况，是指如图4(A)中所示的状态。即，是指形成金属微细图案的材料完全填充于支承表面的沟9中，并且金属微细图案7b′的顶上面与支承表面4c′处于同一平面的状态。与沟的表面不接触的部分，只有金属微细图案7b′的顶上面，并且只有该顶上面被镍—钯—金镀层8覆盖。 
另外，金属微细图案的高度小于沟的深度的情况，是指如图4(B)所示的状态。即，是指形成金属微细图案7b′的材料充填至支承表面4c′的沟的深度途中，并且金属微细图案7b′从支承表面凹进去的状态。与沟的表面不接触的部分只有金属微细图案7b′的顶上面，并且只有该顶上面被镍—钯—金镀层8所覆盖。 
为有效抑制导体电路周围的金属析出而限制端子区域7中的导体电路的突出高度。 
即，如图5所示，在本发明中，当将具有镍—钯—金镀层8的区域中的金属微细图案7b′突出于支承表面4c′的高度设为X(其中，X≤0时视为X＝0)、将图案间的最小距离设为Y时，调节尺寸以使比值(X/Y)小于0.8。在此，突出高度X等于0的情况，是指金属微细图案的高度与沟的深度相等的情况(图4(A))。另外，突出高度X视为0的情况，是指金属微细图案的高度小于沟的深度的情况(图4(B))。另外，对金属微细图案的高度小于沟的深度时的实际突出高度X并没有特别限定，但优选为-20μm≤X＜0，特别优选为-15μm≤X＜0。在此，当突出高度X是负值时，意味着金属微细图案相对于支承表面凹进去。 
另外，图案间的最小距离Y，例如在图2所示的平面图的情况下，是指用小写字符y所示的距离，而在图5所示的剖面图的情况下，是指用大写字符Y所示的距离，即，是指与电路形状无关的电路间的最小距离。例如，若 电路形状为梯形时是指底面电路间的距离，若电路形状为倒梯形时是指上面电路间的距离，若电路形状为圆柱形时是指电路中央的电路间的距离。 
对上述印刷布线板1而言，由于端子区域7的周围的树脂表面、特别是相邻的电路间所夹持位置的树脂表面的异常析出少，因此，镀敷处理面的品质优良，难以发生短路。对由镀镍—钯—金引起的异常析出而言，随着导体电路的微细化而导体电路间的距离越小就越容易发生，并且，信号传递速度也随着导体电路的微细化而电路横截面积越小就变得越慢，但是，基于本发明，在希望进行导体电路的非电解镀镍—钯—金的区域中线宽/间隙(L/S)为5～100μm/5～100μm的范围内，能够有效防止金属析出。上述线宽/间隙(L/S)中，L表示有宽度的线(图案)的宽度，S表示线与线的间隙。另外，本发明中，为了减小导体电路的露出面积而在树脂表面嵌入了导体电路，因此，没有必要减小导体电路的厚度。因此，不仅可以防止金属的异常析出，而且可以避免信号传递速度变慢的问题。另外，希望进行导体电路的非电解镀镍—钯—金的区域的线宽/间隙(L/S)优选为5～50μm/5～50μm，更优选为5～25μm/5～25μm。 
图6是仅示意地表示采用上述印刷布线板1的半导体装置单面的横截面的图。半导体装置10是在印刷布线板1上搭载半导体元件11而成。 
印刷布线板1的上面侧的最外层电路3d被阻焊层6所覆盖，但端子区域从阻焊层中露出，并且从该端子区域的沟中突出的部分，则被镍—钯—金镀层8覆盖。 
半导体元件11通过环氧树脂等芯片接合材料固化层13固定附着在印刷布线板1的阻焊层6上。半导体元件11的上面具有电极焊盘(electrode pad)12，并且该电极焊盘12通过金线14与印刷布线板1的最外层电路的连接端子相连接。 
采用环氧树脂等的密封材料15，密封半导体装置10的半导体元件搭载侧。 
图6是表示采用引线接合来连接半导体元件的示例，但本发明也适用于对面积阵列型封装(area array package)等其它连接方式的端子部分进行镀金的情况。 
接着，说明用于制造图1的印刷布线板1的方法。首先，准备进行非电 解镀镍—钯—金的处理用布线板。 
在印刷布线板1的情况下，作为处理用布线板，准备具有图1所示的印刷布线板1缺少镍—钯—金镀层8的结构的层叠体。 
在此，制造印刷布线板时的“处理用布线板”，是指成为进行非电解镀镍—钯—金的对象的中间产品，并且具有下述结构：在芯基板的表面或在层叠于芯基板上且覆盖导体电路层的层间绝缘层的表面设置沟，并且在该沟中嵌入导体电路的至少下部，导体电路中与沟的表面不接触的部分的至少一部分区域从镀敷处理环境中露出，以能够进行镀镍—钯—金处理。 
另外，制造印刷布线板以外的带金属微细图案的基材时的“处理用基材”，是具有由树脂所构成的支承表面的基材，并具有在该支承表面上设置的沟中嵌入导体电路的至少下部的结构。此外，对该基材而言，只要是其表面由树脂构成并可嵌入金属微细图案即可，其深部分也可由树脂以外的材料构成。 
作为在层间绝缘层等由树脂所构成的支承表面嵌入导体电路层的结构的形成方法，例如可以举出：通过激光加工，在由树脂所构成的支承表面，形成具有与导体电路相同的图案的沟，并在形成有沟的支承表面形成导体层后，去除沟以外区域的导体层的方法(激光沟槽(laser trench)加工法)。 
作为其它的方法，有下方法：准备在载体膜上设有规定的图案形状的导体电路的导体电路转印片和具有由树脂所构成的支承表面的基材，在使前述基材的支承表面加热软化的状态下重叠前述转印片，采用剥离或溶解等方法去除载体膜，从而转印导体电路的方法(转印法)。 
作为转印法的一种方式，有下述方法：采用感光性干膜抗蚀剂，并根据光刻法工艺，通过电解镀铜技术在镍箔上形成电路，并且以该镍箔的形成有电路的面与加热软化状态下的支承表面相接触的方式进行层叠，并进行加压成型后，蚀刻去除镍箔。 
图7A、图7B是说明激光加工的步骤的图。另外，图7A和图7B是仅表示印刷布线板的单面的模式图。下面，详细说明采用激光加工制造处理用布线板的步骤。 
首先，在步骤(a)中，准备在芯基板2的上面侧通过层间绝缘层(4a、4b)层叠三层导体电路层(3a、3b、3c)，且在下面侧形成导体电路层5，并对各导体电路层进行层间连接的层叠体。 
芯基板可以采用环氧玻璃基板等公知的基板。在芯基板上积层(build-up)导体电路层，也可以采用公知的材料并且采用半加成法(SAP)等公知的方法来进行。 
另外，准备在载体膜16上层叠绝缘层4c″的树脂片。树脂片也可以使用能够转印层间绝缘层的公知的树脂片。 
对构成绝缘层4c″的树脂组合物而言，优选由含热固性树脂的树脂组合物来构成。由此可提高树脂层的耐热性。 
并且，前述绝缘层4c″也可含有玻璃纤维基材等基材。 
作为热固性树脂，例如，可以举出：苯酚酚醛清漆树脂、甲酚酚醛清漆树脂、双酚A酚醛清漆树脂等的酚醛清漆型酚醛树脂；未改性甲阶酚醛树脂、由桐油、亚麻油、核桃油等进行改性的油改性甲阶酚醛树脂等的甲阶型酚醛树脂等的酚醛树脂；双酚A环氧树脂、双酚F环氧树脂、双酚E型环氧树脂、双酚S型环氧树脂、双酚Z型环氧树脂、双酚P型环氧树脂、双酚M型环氧树脂等的双酚型环氧树脂；苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆环氧树脂等的酚醛清漆型环氧树脂；联苯型环氧树脂、联苯芳烷基型环氧树脂、芳基亚烷基型环氧树脂、萘型环氧树脂、蒽型环氧树脂、苯氧基型环氧树脂、双环戊二烯型环氧树脂、降冰片烯型环氧树脂、金刚烷型环氧树脂、芴型环氧树脂等的环氧树脂；脲(尿素)树脂、三聚氰胺树脂等的具有三嗪环的树脂；不饱和聚酯树脂，双马来酰亚胺树脂，聚酰亚胺树脂，聚酰胺酰亚胺树脂，聚氨酯树脂、邻苯二甲酸二烯丙基酯树脂，硅酮树脂，具有苯并噁嗪环的树脂，三嗪树脂，苯并环丁烯树脂，氰酸酯树脂，双马来酰亚胺化合物等。 
其中，优选为选自环氧树脂、酚醛树脂、氰酸酯树脂、双马来酰亚胺化合物和苯并环丁烯树脂中的一种以上的树脂，特别优选为氰酸酯树脂。由此可减小树脂层的热膨胀系数。并且，可使树脂层的电特性(低介电常数、低介电损耗因子)、机械强度等也优良。 
作为氰酸酯树脂，具体而言，可以举出酚醛清漆型氰酸酯树脂、双酚A型氰酸酯树脂、双酚E型氰酸酯树脂、四甲基双酚F型氰酸酯树脂等的双酚型氰酸酯树脂等。其中，优选为酚醛清漆型氰酸酯树脂。酚醛清漆型氰酸酯树脂可减小树脂层的热膨胀系数，并且可使树脂层的机械强度、电特性(低介电常数、低介电损耗因子)也优良。 
对于氰酸酯树脂的重均分子量并没有特别限定，但优选重均分子量为500～4500，特别优选为600～3000。若重均分子量低于前述下限值，则有时树脂层固化物的机械强度会降低，并且在制作成树脂层的情况下有时产生粘性或发生树脂转印。另外，若重均分子量超过前述上限值，则固化反应变快，在形成为基板(特别是电路基板)的情况下，有时发生成型不良或者降低层间剥离强度。另外，氰酸酯树脂等的重均分子量，例如，可以采用GPC(凝胶渗透色谱法；以聚苯乙烯作为标准物质换算)进行测定。 
作为双马来酰亚胺化合物，并没有特别限定，例如，可以举出：4，4′-二苯甲烷双马来酰亚胺、1，3-亚苯基双马来酰亚胺(m-phenylene dimaleimide)、1，4-亚苯基双马来酰亚胺(p-phenylenedimaleimide)、2，2′-双[4-(4-马来酰亚胺基苯氧基)苯基]丙烷、双-(3-乙基-5-甲基-4-马来酰亚胺基苯基)甲烷、(4-甲基-1，3-亚苯基)双马来酰亚胺、1，2-二马来酰亚胺基乙烷(N，N′-ethylenedimaleimide)、1，6-二马来酰亚胺基己烷(N，N′-hexamethylene dimaleimide)等；作为马来酰亚胺，可以举出聚苯基甲烷马来酰亚胺(polyphenylmethane maleimide)等。其中，从吸水率低等角度来考虑，优选为2，2′-双[4-(4-马来酰亚胺基苯氧基)苯基]丙烷、双-(3-乙基-5-甲基-4-马来酰亚胺基苯基)甲烷。 
对于热固性树脂的含量并没有特别限定，但优选为树脂组合物总量的5～50重量％，特别是优选为10～40重量％。若含量低于下限值，则有时难以形成树脂层；若超过上限值，则有时树脂层的强度降低。 
当作为热固性树脂采用氰酸酯树脂(特别是酚醛清漆型氰酸酯树脂)时，优选并用环氧树脂(实质上不含卤原子)。 
作为环氧树脂，例如，可以举出：双酚A环氧树脂、双酚F环氧树脂、双酚E型环氧树脂、双酚S型环氧树脂、双酚Z型环氧树脂、双酚P型环氧树脂、双酚M型环氧树脂等的双酚型环氧树脂；苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆环氧树脂等的酚醛清漆型环氧树脂；联苯型环氧树脂、亚二甲苯基型环氧树脂；联苯芳烷基型环氧树脂等的芳基亚烷基型环氧树脂；萘型环氧树脂；蒽型环氧树脂；苯氧基型环氧树脂、双环戊二烯型环氧树脂、降冰片烯型环氧树脂、金刚烷型环氧树脂、芴型环氧树脂等。 
作为环氧树脂，既可以单独使用其中的一种，也可以并用重均分子量不 同的两种以上，或者也可以将一种或两种以上与它们的预聚物并用。 
对于环氧树脂的含量，并没有特别限定，但优选为树脂组合物总量的1～55重量％，特别优选为5～40重量％。若含量低于前述下限值，则有时氰酸酯树脂的反应性降低或者所获得产品的耐湿性降低；若所述含量超过前述上限值，则有时低热膨胀性、耐热性降低。 
对于环氧树脂的重均分子量，并没有特别限定，但优选重均分子量为500～20000，特别优选为800～15000。若重均分子量低于前述下限值，则有时在树脂层表面上产生粘性；若超过前述上限值，则有时焊锡耐热性降低。通过使重均分子量处于上述范围内，可使它们在特性平衡优良。环氧树脂的重均分子量，例如，可采用GPC(凝胶渗透色谱法，以聚苯乙烯作为标准物质换算)测定。 
构成本发明的印刷布线板的树脂层的树脂组合物，可以为含有无机填充材料的树脂组合物。作为在构成树脂层的树脂组合物中可含有的无机填充材料的平均粒径，优选为0.05μm以上且0.5μm以下。由此，可形成绝缘可靠性高、信号响应性优良的微细布线。 
关于无机填充材料的平均粒径的测定，例如，可采用激光衍射散射法进行测定。可采用超声波使无机填充材料在水中分散，并采用激光衍射式粒度分布测定装置(LA-500，HORIBA制造)，以体积为基准制作无机填充材料的粒度分布，将其中位直径(D50)作为平均粒径。 
作为在构成树脂层的树脂组合物中可含有的无机填充材料的最大粒径，优选为2.0μm以下。由此，可形成绝缘可靠性高、信号响应性优良的微细布线。另外，虽然没有特别限定，但更优选无机填充材料的最大粒径是1.8μm以下，并且特别优选为1.5μm以下。由此，可有效地发挥提高绝缘可靠性、信号响应性的作用。 
若构成树脂层的树脂组合物中可含有的无机填充材料的平均粒径高于上述上限值或者无机填充材料的最大粒径高于上述上限值，则有时无机填充材料阻碍激光加工，并在树脂层上出现不能形成沟的部位。并且，采用激光形成沟的时间变长，因此有可能降低操作性。另外，因激光加工后在沟侧壁面上残留的无机填充材料，引起镀敷后的导体层的表面凹凸变大。由此，布线的精度变差，并且有时损害高密度印刷布线板中的绝缘可靠性。进而，在超 过1GHz的高频区域中，有时因集肤效应而损害信号响应性。 
若构成树脂层的树脂组合物中可含有的无机填充材料的平均粒径低于上述下限值，则降低树脂组合物的热膨胀系数、弹性模量等物理性质，损害搭载半导体元件时的安装可靠性。 
作为构成树脂层的树脂组合物中可含有的无机填充材料，并没有特别限定，例如可以举出：滑石、煅烧粘土、未煅烧粘土、云母、玻璃等的硅酸盐；氧化钛、氧化铝、二氧化硅、熔融二氧化硅等的氧化物；碳酸钙、碳酸镁、水滑石等的碳酸盐；氢氧化铝、氢氧化镁、氢氧化钙等的氢氧化物；硫酸钡、硫酸钙、亚硫酸钙等的硫酸盐或者亚硫酸盐；硼酸锌、甲基硼酸钡、硼酸铝、硼酸钙、硼酸钠等的硼酸盐；氮化铝、氮化硼、氮化硅、氮化碳等的氮化物；钛酸锶、钛酸钡等的钛酸盐等。作为无机填充材料，既可以单独使用其中的一种，也可以并用两种以上。其中，特别是从低热膨胀性、阻燃性和弹性模量优良的观点出发，优选为二氧化硅，更优选为熔融二氧化硅。其中，优选其形状为球状二氧化硅。 
树脂片的载体膜16，具有可将绝缘层4c″转印(転写)于导体电路层上的脱模性。对于载体膜并没有特别限定，可以使用高分子膜或金属箔。作为高分子膜，例如，可以使用聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯等聚酯树脂，氟类树脂、聚酰亚胺树脂等的具有耐热性的热塑性树脂膜。作为金属箔，例如，可以使用铜和/或铜系合金、铝和/或铝系合金、铁和/或铁系合金、银和/或银系合金、金和金系合金、锌和锌系合金、镍和镍系合金、锡和锡系合金等的金属箔等。 
对于载体膜的厚度并没有特别限定，但从制造树脂片时的操作性良好的观点出发，优选采用10～70μm厚度的载体膜。 
对于载体膜上的绝缘层厚度并没有特别限定，但优选为1～60μm，特别优选为5～40μm。对树脂层的厚度而言，从提高绝缘可靠性的角度出发优选为前述下限值以上，而从实现多层印刷布线板的薄膜化的角度出发，则优选为前述上限值以下。 
对于树脂片的制造方法并没有特别限定，例如可以举出：使树脂组合物溶解、分散于溶剂等中来制备树脂清漆，并且采用各种涂布装置在载体膜上涂布树脂清漆后，使其干燥的方法；或者，采用喷雾装置在载体膜上喷雾涂 布树脂清漆后，使其干燥的方法等。其中，优选采用逗点涂布机(comma coater)、压铸模涂布机(die coater)等各种涂布装置在载体膜上涂布树脂清漆后使其干燥的方法。由此，可以有效率地制造没有空隙且具有均匀树脂层厚度的树脂片。 
另外，树脂片的载体膜可以是表面粗糙化的载体膜，也可以是未粗糙化的载体膜。作为使树脂片的载体膜表面粗糙化的方法，例如，可以举出采用蚀刻药液进行化学粗糙化的方法、采用研磨机进行物理粗糙化的方法等。 
接着，在步骤(b)中，使树脂片的绝缘层侧与上述步骤(a)中准备的层叠体的上面侧面对面重叠，然后，在步骤(c)中剥离载体膜，形成层间绝缘层4c。 
对层间绝缘层4c中的剥离了载体膜的一侧表面4c′，可以进行粗糙化处理。作为前述粗糙化处理的方法，例如，可以举出：(一)采用与层间绝缘层4c相接触的面得到粗糙化的载体膜，并通过剥离该粗糙化载体膜，使剥离后的层间绝缘层4c表面4c′粗糙化的方法；(二)采用与层间绝缘层4c相接触的面得到粗糙化的载体膜，并对剥离该粗糙化载体膜后的层间绝缘层4c表面4c′，进行等离子体处理和/或去胶渣(desmear)处理而粗糙化的方法；(三)采用未粗糙化载体膜，并对剥离该未粗糙化载体膜后的层间绝缘层4c表面4c′，进行等离子体处理和/或去玷污处理而粗糙化的方法等。 
另外，载体膜可以不在步骤(c)中剥离，而在后述步骤(d)中的激光加工后剥离。 
接着，在步骤(d)中，照射激光17，在层间绝缘层4c表面形成沟9。在激光加工时，调节沟的尺寸、形状，以使在最终沿着沟形成的导体电路中计划进行镀镍—钯—金处理的区域中，电路从支承表面突出的高度X和电路图案间的最小距离Y的比值(X/Y)小于0.8，。 
另外，对于沟9并没有特别限定，但优选形成为前述沟9的深度是层间绝缘层4c厚度的50％以下。 
激光优选为准分子激光或YAG(钇铝石榴石)激光。通过采用这些激光，可以形成精度、形状良好的微细布线。对于准分子激光的激光波长并没有特别限定，但优选为193nm、308nm、248nm，特别优选为193nm、248nm。由此，有效地发挥能够以良好的精度和形状形成微细布线的作用。优选YAG 激光的波长为355nm。在其它波长的情况下，构成层间绝缘层的树脂组合物不吸收激光，有可能无法形成微细布线。 
接着，在步骤(e)中，在层间绝缘层4c上形成通孔18以确保层间连接的路经后，采用非电解镀敷在层间绝缘层4c的表面形成非电解镀层19。对于非电解镀层19的金属种类，并没有特别限定，但优选为铜、镍等。 
另外，在形成沟9和通孔18后，为了提高粘附性，可适当追加去胶渣工序。 
接着，根据需要实施步骤(f)，形成电解镀层20。在电解镀敷中可以使用硫酸铜电解镀敷。 
接着，在步骤(g)中，通过去除沟以外区域的非电解镀层19和电解镀层20，从而仅在沟9部分形成最外层电路3d。对去除非电解镀层19和电解镀层20的方法并没有特别限定，但优选为化学蚀刻处理、研磨处理、抛光处理等。由此，可有效地仅去除树脂表面上的非电解镀层19和电解镀层20，并只在沟9部分保留导体电路。 
然后，在步骤(h)中，在最外层电路3d上形成阻焊层6，此时，通过从阻焊层6仅露出端子区域7(未图示)的部分，由此获得处理用布线板。 
经过上述步骤(a)至(h)所获得的处理用布线板，在最外层电路中只有端子区域7从阻焊层露出，因此，可针对最外层电路的端子区域有选择性地进行非电解镀镍—钯—金。 
本发明中，希望仅对导体电路或金属微细图案的一部分区域进行非电解镀镍—钯—金时，除了使用诸如阻焊层之类的永久性保护层以外，还可以使用可溶性抗蚀剂、成型品掩模等其它镀敷处理用掩模。 
图8是表示非电解镀镍—钯—金步骤的框图。下面，详细说明前述非电解镀镍—钯—金的步骤。 
根据本发明对印刷布线板的最外层铜电路进行镀敷时，作为赋予钯催化剂的工序之前的预处理，可以根据需要采用一种或两种以上的方法对该端子部分进行表面处理。在图8中，作为预处理显示有清洁处理(S1a)、软蚀刻(S1b)、酸处理(S1c)、预浸处理(S1d)，但也可进行这些处理以外的处理。 
在前述预处理后，通过按顺序进行赋予钯催化剂、非电解镀镍、非电解 镀钯和非电解镀金，形成镍—钯—金(Ni-Pd-Au)覆膜。 
在本发明的非电解镀镍—钯—金方法中，预处理(S1)、赋予钯催化剂的工序(S2)、非电解镀镍处理(S3)、非电解镀钯处理(S4)、非电解镀金处理(S5)，可以与以往同样地进行。 
下面，按顺序说明S1～S5的各处理阶段。 
<预处理(S1)> 
(1)清洁处理(S1a) 
作为预处理之一的清洁处理(S1a)，其施行目的在于：通过使酸性类型或者碱性类型的清洁溶液与端子表面进行接触，从端子表面去除有机覆膜，使端子表面的金属活性化，提高端子表面的湿润性。 
酸性类型的清洁液，主要是对端子表面的极薄部分进行蚀刻而使表面活性化的清洁液。作为对铜端子有效的清洁液，可采用含有羟基羧酸、氨、氯化钠、表面活性剂的溶液(例如，ACL-007，上村工业株式会社制造)。作为对铜端子有效的其它酸性类型清洁液，也可采用含有硫酸、表面活性剂、氯化钠的溶液(例如，ACL-738，上村工业株式会社制造)，该溶液的润湿性高。 
碱性类型的清洁液，主要是去除有机覆膜的清洁液。作为对铜端子有效的清洁液，可采用含有非离子表面活性剂、2-乙醇胺、二乙烯三胺的溶液(例如，ACL-009，上村工业株式会社制造)。 
在进行清洁处理时，可采用浸渍、喷雾等方法使上述任意的清洁液与端子部分接触后，进行水洗即可。 
(2)软蚀刻处理(S1b) 
作为其它预处理的软蚀刻处理(S1b)，是为了对端子表面的极薄部分进行蚀刻以去除氧化膜而进行。作为对铜端子有效的软蚀刻液，可采用含有过硫酸钠和硫酸的酸性溶液。 
在进行软蚀刻处理时，采用浸渍、喷雾等方法使上述软蚀刻液与端子部分接触后，进行水洗即可。 
(3)酸洗处理(S1c) 
作为其它预处理的酸洗处理(S1c)，是为了从端子表面或其附近的树脂表面去除污物(铜微小粒子)而进行。 
作为对铜端子有效的酸洗液，可采用硫酸。 
在进行酸洗处理时，可采用浸渍、喷雾等方法使上述酸洗液与端子部分接触后，进行水洗。 
(4)预浸处理(S1d) 
作为其它预处理的预浸处理(S1d)，是指在赋予钯催化剂的工序之前，在浓度与催化剂赋予液基本相同的硫酸中进行浸渍的处理，其施行目的在于：提高端子表面的亲水性，从而提高对催化剂赋予液中含有的Pd离子的附着性，或是避免水洗用水流入到催化剂赋予液中从而能够反复再利用催化剂赋予液，或是去除氧化膜。作为预浸液，可采用硫酸。 
在进行预浸处理时，在上述预浸液中浸渍端子部分。此外，在预浸处理后不进行水洗。 
<赋予钯催化剂的工序(S2)> 
使含Pd2+离子的酸性液(催化剂赋予液)与端子表面接触，并通过离子化趋势(Cu+Pd2+→Cu2++Pd)，在端子表面上将Pd2+离子置换为金属Pd。附着于端子表面的Pd，作为非电解镀敷的催化剂发挥作用。作为Pd2+离子供给源的钯盐，可采用硫酸钯或氯化钯。 
硫酸钯的吸附力比氯化钯弱，容易去除Pd，因此适于形成细线。作为对铜端子有效的硫酸钯系催化剂赋予液，可采用含有硫酸、钯盐和铜盐的强酸液(例如，KAT-450，上村工业株式会社制造)，或者可使用含有羟基羧酸(oxycarboxylic acid)、硫酸和钯盐的强酸液(例如，MNK-4，上村工业株式会社制造)。 
另一方面，氯化钯的吸附力、置换性强，难于去除Pd，因此，在容易引起镀敷不附着的条件下进行非电解镀敷时，可获得防止镀敷不附着的效果。 
在进行赋予钯催化剂的工序时，可采用浸渍、喷雾等方法使上述催化剂赋予液与端子部分接触，然后进行水洗。 
<非电解镀镍处理(S3)> 
作为非电解镀镍浴，例如，可采用含有水溶性镍盐、还原剂和络合剂(复合剂)的镀浴。关于非电解镀镍浴的详细情况，例如，已记载于日本特开平8-269726号公报等中。 
作为水溶性镍盐，采用硫酸镍、氯化镍等，并且其浓度为0.01～1摩尔/ 升左右。 
作为还原剂，采用次磷酸、次磷酸钠等的次磷酸盐；二甲胺基硼烷、三甲胺基硼烷、联氨等，其浓度为0.01～1摩尔/升左右。 
作为络合剂，采用苹果酸、琥珀酸、乳酸、柠檬酸等或它们的钠盐等的羧酸类，甘氨酸、丙胺酸、亚氨基二乙酸、精氨酸、谷氨酸等的氨基酸类，并且其浓度为0.01～2摩尔/升左右。 
将该镀浴调节为pH4～7，并在浴温度40～90℃左右使用。当在该镀浴中作为还原剂使用次磷酸时，在铜端子表面通过Pd催化剂的作用进行下述主反应，并形成Ni镀敷膜。 
Ni2++H2PO2-+H2O+2e-→Ni+H2PO3-+H2
<非电解镀钯处理(S4)> 
作为非电解镀钯浴，例如，可采用含有钯化合物、络合剂、还原剂、不饱和羧酸化合物的镀浴。 
作为钯化合物，例如，采用氯化钯、硫酸钯、乙酸钯、硝酸钯、四氨基盐酸钯等，并且以钯为基准其浓度为0.001～0.5摩尔/升左右。 
作为络合剂，采用氨或甲胺、二甲胺、亚甲基二胺、EDTA等的胺化合物等，其浓度为0.001～10摩尔/升左右。 
作为还原剂，采用次磷酸或次磷酸钠、次亚磷酸铵等的次磷酸盐等，并且其浓度为0.001～5摩尔/升左右。 
作为不饱和羧酸化合物，采用丙烯酸、甲基丙烯酸、马来酸等不饱和羧酸，它们的酸酐，它们的钠盐或铵盐等盐，以及它们的乙基酯、苯基酯等的衍生物等，并且其浓度为0.001～10摩尔/升左右。 
将该镀浴调节为pH4～10，并在浴温度40～90℃左右使用。当在该镀浴中作为还原剂使用次磷酸时，在铜端子表面(实际上在镍表面)进行下述主反应，并形成Pd镀敷膜。 
Pd2++H2PO2-+H2O→Pd+H2PO3-+2H+
<非电解镀金处理(S5)> 
作为非电解镀金浴，例如，可采用含有水溶性金化合物、络合剂和醛类化合物的镀浴。对于非电解镀金浴的详细内容，例如，已记载于日本特开2008-144188号公报等中。 
作为水溶性金化合物，例如，采用氰化金、氰化金钾、氰化金钠、氰化金铵等氰化金盐，以金为基准时其浓度为0.0001～1摩尔/升左右。 
作为络合剂，例如，采用磷酸、硼酸、柠檬酸、葡糖酸、酒石酸、乳酸、苹果酸、乙二胺、三乙醇胺、乙二胺四乙酸等，并且其浓度为0.001～1摩尔/升左右。 
作为醛类化合物(还原剂)，例如，采用甲醛、乙醛等的脂肪族饱和醛；乙二醛、丁二醛类等脂肪族二醛；丁烯醛等脂肪族不饱和醛；苯甲醛、邻硝基苯甲醛、间硝基苯甲醛或对硝基苯甲醛等的芳香族醛；葡萄糖、半乳糖等的含醛基(-CHO)的糖类等，并且其浓度为0.0001～0.5摩尔/升左右。 
将该镀浴调节为pH5～10，并在浴温度40～90℃左右使用。当采用该镀浴时，在铜端子表面(实际上是在钯表面)进行下述两个置换反应，并形成Au镀敷膜。 
Pd+Au+→Pd2++Au+e-
e-+Au+→Au(其中，e-是在Au自动催化剂的作用下对镀浴中的成分进行氧化来获得) 
另外，上述非电解镀镍—钯—金中，可在赋予钯催化剂的工序(S2)后、进行非电解镀钯处理(S4)前的任意阶段，进行去除附着在树脂表面的Pd催化剂的工序(后浸渍(post dip)工序)。作为后浸渍工序，例如，有下述方法：采用KCN使Pd2+离子与KCN反应，形成络离子并且使催化剂非活性化的方法，或者采用酸性液来冲洗Pd2+离子的方法等。 
经过上述步骤，在印刷布线板的电路上形成品质优良的Ni-Pd-Au镀敷膜，并且在端子周围的树脂表面确保无异常析出的、品质优良的镀敷处理面。 
可在以上述方法制造的本发明的印刷布线板上安装半导体元件，制造出连接可靠性高的半导体装置。 
实施例
下面，通过表明实施例来进一步详细说明本发明，但本发明并不限定于这些。 
<实施例1> 
(试验片的制作) 
将下列物质溶解、分散于甲乙酮中：20重量份酚醛清漆型氰酸酯树脂(Primaset PT-30，重均分子量约700，龙沙日本株式会社(Lonza Japan Ltd.)制造)；35重量份甲氧基萘乙烯型环氧树脂(EXA-7320，大日本油墨化学工业株式会社(Dainippon Ink and Chemicals，Inc.)制造)；5重量份苯氧基树脂(jER4275，日本环氧树脂株式会社(Japan Epoxy Resins Co.Ltd.)制造)；0.2重量份咪唑化合物(Curezol(商标)1B2PZ(1-苄基-2-苯基咪唑)，四国化成工业株式社制造)。并且，将熔融球状二氧化硅(SFP-20M，电气化学工业株式会社制造)采用层叠型筒式过滤器(住友3M株式会社制造)过滤分离超过最大粒径2.0μm的粒子，使平均粒径达到0.4μm，然后添加40重量份。并且，添加0.2重量份环氧硅烷偶联剂(A-187，通用电气东芝有机硅株式会社(GE Toshiba Silicones Co.，Ltd.)制造)，然后采用高速搅拌装置搅拌10分钟，制备出固体成分为50重量％的树脂清漆。 
采用逗点涂布机(comma coater)装置，在25μm厚度的PET(聚对苯二甲酸乙二醇酯)载体膜的单面上，以使干燥后的树脂膜厚度成为40μm的方式，涂布上述所获得的树脂清漆，并使其在160℃的干燥装置中干燥10分钟来制作出树脂片。 
将该树脂片与内层电路基板的表里相叠合，并采用真空加压式层压装置在100℃温度、1MPa压力下对其进行真空加热加压成型，然后，采用热风干燥装置在180℃下加热固化45分钟，获得带树脂层的基板。 
此外，作为内层电路基板，采用了下述基板。 
●绝缘层：无卤FR-5材料，厚度为0.4mm 
●导体层：铜箔厚度为18μm，L/S＝120/180μm，隔离孔(clearance hole)为1mmΦ、3mmΦ，缝隙为2mmΦ 
剥离载体膜(PET)后，采用具有193nm波长的准分子激光，在带树脂层的基板的树脂层上，形成线宽/间隙(L/S)＝40μm/40μm、目标深度为15μm的沟。 
将所获得的层叠体在60℃的膨润液(Swelling Dip Securiganth P、安美特日本株式会社(Atotech Japan K.K.)制造)中浸渍10分钟，并且在80℃的高锰酸钾水溶液(コンセントレ一トコンパクトCP(商品名)，安美特日本株式会社制造)中浸渍20分钟后，进行中和而实施去胶渣处理。 
对此进行脱脂、赋予催化剂、活性化的工序后，形成约0.2μm的非电解镀铜层。 
接着，将非电解镀铜层作为电极，以3A/dm2进行60分钟的电解镀铜(TopLucinaα，奥野制药工业株式会社(Okuno Chemical Industries Co.，Ltd.)制造)，从而形成从树脂表层的厚度为约20μm的导体层。 
在导体层表面，辊压层叠干膜抗蚀剂(AR320，东京应化工业社制造)，并采用规定的负片(negative film)进行曝光、显影，形成了导体电路所需的电镀抗蚀剂。采用闪蚀(flash etching)处理(荏原电产株式会社的SAC工艺)去除图案形状的露出部后，将干膜剥离(剥离液：三菱瓦斯化学株式会社(Mitsubishi Gas Chemical Company Inc.)制造的R-100；剥离时间：240秒)。 
接着，使绝缘树脂层在温度200℃下，经过60分钟完全固化之后，实施电路粗糙化处理(粗糙化处理液：CZ8101，美格株式会社(MEC Co.，Ltd.)制造；1μm粗糙化条件)，制作出具有线宽/间隙(L/S)＝40μm/40μm、突出高度(X)＝20μm、X/Y＝0.50的铜电路的试验片。 
(非电解镀镍—钯—金工序(ENEPIG工序)) 
以下述步骤，对上述试验片进行ENEPIG工序，获得实施例1的四层印刷布线板。 
(1)清洁处理 
作为清洁液，采用上村工业株式会社制造的ACL-007，将上述试验片在50℃液温的清洁液中浸渍5分钟，然后进行水洗3次。 
(2)软蚀刻处理 
清洁处理后，采用过硫酸钠和硫酸的混合液作为软蚀刻液，将上述试验片在25℃液温的软蚀刻液中浸渍1分钟，然后进行水洗3次。 
(3)酸洗处理 
软蚀刻处理后，将上述试验片在25℃液温的硫酸中浸渍1分钟，然后进行水洗3次。 
(4)预浸处理 
酸洗处理后，将上述试验片在25℃液温的硫酸中浸渍1分钟。 
(5)赋予钯催化剂的工序 
预浸处理后，为了对布线部分赋予钯催化剂，采用上村工业株式会社制 造的KAT-450作为赋予钯催化剂溶液。将上述试验片在25℃液温的该赋予钯催化剂溶液中浸渍2分钟，然后进行水洗3次。 
(6)非电解镀Ni处理 
在赋予钯催化剂的工序后，将上述试验片在80℃液温的非电解镀Ni浴(NPR-4，上村工业株式会社制造)中浸渍35分钟，然后进行水洗3次。 
(7)非电解镀Pd处理 
在非电解镀Ni处理后，将上述试验片在50℃液温的非电解镀Pd浴(TPD-30，上村工业株式会社制造)中浸渍15分钟，然后进行水洗3次。 
(8)非电解镀Au处理 
在电解镀Pd处理后，将上述试验片在80℃液温的非电解镀Au浴(TWX-40，上村工业株式会社制造)中浸渍18分钟，然后进行水洗3次。 
<实施例2> 
除了设定线宽/间隙(L/S)＝20μm/20μm、突出高度(X)＝15μm、X/Y＝0.75以外，与实施例1同样地进行操作，制作出四层印刷布线板。 
<实施例3> 
除了设定线宽/间隙(L/S)＝25μm/25μm、在电解镀铜后蚀刻去除(etch down)电解铜20μm以使突出高度(X)＝0μm、X/Y＝0以外，与实施例1同样地进行操作，制作出四层印刷布线板。 
<实施例4> 
除了设定线宽/间隙(L/S)＝25μm/25μm、在电解镀铜后蚀刻去除电解铜25μm以使突出高度(X)＜0μm(实际上X＝-5μm)、使X/Y＝0以外，与实施例1同样地进行操作，制作出四层印刷布线板。 
<比较例1> 
除了设定线宽/间隙(L/S)＝25μm/25μm、突出高度(X)＝20μm、X/Y＝0.80以外，与实施例1同样地进行操作，制作出四层印刷布线板。 
<比较例2> 
除了设定线宽/间隙(L/S)＝25μm/25μm、突出高度(X)＝25μm、并且X/Y＝1.00以外，与实施例1同样地进行操作，制作出四层印刷布线板。 
关于各实施例和比较例中所获得的印刷布线板，进行了如下评价。将评价项目与内容一起示出，并将所获得的结果示于表1中。 
<异常析出的有无> 
采用电子显微镜(反射电子图像)，对印刷布线板的端子部分进行观察，评价异常析出的有无。 
○：无异常析出 
△：在电路的边际有若干异常析出 
×：在整个间隔中有异常析出 
<绝缘试验> 
采用导通试验机(X＝YC Hightester1116，日置电机株式会社(HIOKI)制造)检证了实施例和比较例中所获得的印刷布线板的布线间有无短路。 
○：无导通 
×：有导通 
表1 
Figure BSA00000530220400271
*实际突出高度(X)是-5μm。 
实施例1～4所获得的印刷布线板中，布线间没有异常析出或异常析出少，并且在ENEPIG工序后也能够保持布线间的绝缘。另一方面，可确认比较例1、2中所获得的印刷布线板有异常析出并确认存在布线间的短路。由此 可知，在树脂表面中嵌入导体电路并且该导体电路从支承表面的突出高度X与电路图案间的最小距离Y的比值(X/Y)小于0.8为特征的本发明的印刷布线板，可防止电路周围金属的异常析出并且对布线间的绝缘有效。 
<比较例3> 
将导体电路的计划要进行非电解镀镍—钯—金的区域的线宽/间隙(L/S)设定为与实施例1同样的40μm/40μm，并采用没有将导体电路嵌入树脂表面且仅存在于树脂表面的导电电路的厚度为20μm的以往的方法来制作的导电电路，与实施例1的导电电路相比，其横截面积只有约60％，电阻增加至大约2倍。 
基于本发明，不仅可以防止金属的异常析出，而且可以避免信号传递速度变慢的问题。 

Claims (15)

1.一种带金属微细图案的基材，其特征在于，
金属微细图案的至少下部嵌入到由树脂构成的支承表面上所设置的沟中，
由镍—钯—金镀层覆盖前述金属微细图案的至少一部分区域中的与前述沟的表面不接触的部分，
当将具有前述镍—钯—金镀层的区域中的金属微细图案从支承表面的突出高度设为X、将图案间的最小距离设为Y时，比值X/Y小于0.8，其中，X≤0时视为X＝0。
2.如权利要求1所述的带金属微细图案的基材，其中，前述金属微细图案在具有镍—钯—金镀层的区域中的线宽/间隙即L/S是5～100μm/5～100μm。
3.一种印刷布线板，其特征在于，
导体电路的至少下部嵌入到芯基板或由绝缘层构成的支承表面上所设置的沟中，
由镍—钯—金镀层覆盖前述导体电路的至少一部分区域中的与前述沟的表面不接触的部分，
当将具有前述镍—钯—金镀层的区域中的导体电路从支承表面的突出高度设为X、将图案间的最小距离设为Y时，比值X/Y小于0.8，其中，X≤0时视为X＝0。
4.如权利要求3所述的印刷布线板，其中，前述导体电路在具有镍—钯—金镀层的区域中的线宽/间隙即L/S是5～100μm/5～100μm。
5.如权利要求3或4所述的印刷布线板，其中，前述导体电路的具有镍—钯—金镀层的区域，是形成端子的区域。
6.一种半导体装置，其特征在于，在权利要求5所述的印刷布线板上搭载半导体元件，并将该印刷布线板的端子与半导体元件的输出输入部相连接。
7.一种带金属微细图案的基材的制造方法，其特征在于，包括：
准备金属微细图案的至少下部嵌入到由树脂构成的支承表面上所设置的沟中而成的处理用基材的工序，以及
对前述处理用基材的金属微细图案的至少一部分区域中与前述沟的表面不接触的部分进行非电解镀镍—钯—金的工序；
当将前述金属微细图案在进行非电解镀镍—钯—金的区域中从支承表面的突出高度设为X、将图案间的最小距离设为Y时，比值X/Y小于0.8，其中，X≤0时视为X＝0。
8.如权利要求7所述的带金属微细图案的基材的制造方法，其中，前述金属微细图案在进行非电解镀镍—钯—金的区域中的线宽/间隙即L/S为5～100μm/5～100μm。
9.如权利要求7或8所述的带金属微细图案的基材的制造方法，其中，在前述准备处理用基材的工序中，采用激光在处理用基材的支承表面形成沟，并在该沟中堆积金属，由此形成金属微细图案。
10.如权利要求7或8所述的带金属微细图案的基材的制造方法，其中，在前述准备处理用基材的工序中，将金属微细图案转印片的金属微细图案，转印在处理用基材的加热软化后的支承表面。
11.一种印刷布线板的制造方法，其特征在于，包括：
准备导体电路的至少下部嵌入到芯基板或由绝缘层构成的支承表面上所设置的沟中而成的处理用布线板的工序，以及
对前述处理用布线板的导体电路的至少一部分区域中的与前述沟的表面不接触的部分进行非电解镀镍—钯—金的工序；
当将前述导体电路在进行非电解镀镍—钯—金的区域中从支承表面的突出高度设为X、将电路图案间的最小距离设为Y时，比值X/Y小于0.8，其中，X≤0时视为X＝0。
12.如权利要求11所述的印刷布线板的制造方法，其中，前述导体电路在进行非电解镀镍—钯—金的区域中的线宽/间隙即L/S为5～100μm/5～100μm。
13.如权利要求11所述的印刷布线板的制造方法，其中，前述导体电路的进行镍—钯—金镀层的区域，是形成端子的区域。
14.如权利要求11至13中任一项所述的印刷布线板的制造方法，其中，在前述准备处理用布线板的工序中，采用激光在处理用布线板的支承表面形成沟，并在该沟中堆积金属，由此形成导体电路。
15.如权利要求11至13中任一项所述的印刷布线板的制造方法，其中，在前述准备处理用布线板的工序中，将导体电路转印片的导体电路，转印在处理用布线板的加热软化后的支承表面。
CN2011101839778A 2010-06-22 2011-06-21 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置 Pending CN102316668A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010141916A JP2012009510A (ja) 2010-06-22 2010-06-22 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法
JP2010-141916 2010-06-22

Publications (1)

Publication Number Publication Date
CN102316668A true CN102316668A (zh) 2012-01-11

Family

ID=45429366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101839778A Pending CN102316668A (zh) 2010-06-22 2011-06-21 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置

Country Status (4)

Country Link
JP (1) JP2012009510A (zh)
KR (1) KR20110139105A (zh)
CN (1) CN102316668A (zh)
TW (1) TW201230902A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111972052A (zh) * 2018-04-12 2020-11-20 株式会社富士 印刷基板形成方法及印刷基板形成装置
CN112385022A (zh) * 2018-07-06 2021-02-19 高通股份有限公司 包括芯层的嵌入式迹线基板(ets)中的高密度互连

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6013750B2 (ja) * 2011-08-17 2016-10-25 株式会社 大昌電子 プリント配線板およびその製造方法
KR101410395B1 (ko) * 2013-01-17 2014-06-20 한진화학(주) 이중사출식 안테나 도금방법
KR101484938B1 (ko) * 2014-11-05 2015-01-21 (주)오알켐 이온 팔라듐 촉매를 사용한 이물질 발생이 없는 다층 인쇄 회로 기판의 동도금 방법
US9881884B2 (en) 2015-08-14 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US11955409B2 (en) 2021-01-13 2024-04-09 Qualcomm Incorporated Substrate comprising interconnects in a core layer configured for skew matching

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058986A (ja) * 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
CN1674763A (zh) * 2004-03-25 2005-09-28 Tdk株式会社 电路组件及其制造方法
JP2006339609A (ja) * 2005-06-06 2006-12-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2007103648A (ja) * 2005-10-04 2007-04-19 Hitachi Chem Co Ltd プリント配線板、半導体チップ搭載基板、半導体パッケージ、プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
CN101469420A (zh) * 2007-04-16 2009-07-01 上村工业株式会社 化学镀金方法及电子部件
JP2010021302A (ja) * 2008-07-10 2010-01-28 Kaneka Corp プリント配線板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058986A (ja) * 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
CN1674763A (zh) * 2004-03-25 2005-09-28 Tdk株式会社 电路组件及其制造方法
JP2006339609A (ja) * 2005-06-06 2006-12-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2007103648A (ja) * 2005-10-04 2007-04-19 Hitachi Chem Co Ltd プリント配線板、半導体チップ搭載基板、半導体パッケージ、プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
CN101469420A (zh) * 2007-04-16 2009-07-01 上村工业株式会社 化学镀金方法及电子部件
JP2010021302A (ja) * 2008-07-10 2010-01-28 Kaneka Corp プリント配線板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111972052A (zh) * 2018-04-12 2020-11-20 株式会社富士 印刷基板形成方法及印刷基板形成装置
CN111972052B (zh) * 2018-04-12 2024-02-06 株式会社富士 印刷基板形成方法及印刷基板形成装置
CN112385022A (zh) * 2018-07-06 2021-02-19 高通股份有限公司 包括芯层的嵌入式迹线基板(ets)中的高密度互连
CN112385022B (zh) * 2018-07-06 2021-11-30 高通股份有限公司 包括芯层的嵌入式迹线基板(ets)中的高密度互连

Also Published As

Publication number Publication date
JP2012009510A (ja) 2012-01-12
KR20110139105A (ko) 2011-12-28
TW201230902A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
KR100328807B1 (ko) 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법
CN102316668A (zh) 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
TWI452641B (zh) Semiconductor wafer packaging method, semiconductor wafer connection method and three-dimensional structure of the system method
US6630743B2 (en) Copper plated PTH barrels and methods for fabricating
CN102893709A (zh) 附有镀金金属微细图案的基材的制造方法、附有镀金金属微细图案的基材、印刷配线板、内插板及半导体装置
KR102105988B1 (ko) 감광성 수지 표면에 금속층을 형성하는 방법
WO2018088345A1 (ja) 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
KR101590435B1 (ko) 프린트 배선 기판의 제조 방법, 프린트 배선 기판
WO2012060091A1 (ja) 立体構造物の表面への配線方法、表面に配線が設けられた立体構造物を得るための中間構造物、及び、表面に配線が設けられた立体構造物
JP2011258597A (ja) 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP2004146763A (ja) 回路基板およびその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
KR20110060369A (ko) 인쇄회로기판 제조방법
TWI489920B (zh) 多層印刷電路板之製造
JPH11243159A (ja) 半導体搭載用基板とその製造法
JP3865088B2 (ja) ワイヤボンディング用多層プリント配線板の製造方法
KR101045561B1 (ko) 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법
KR101045565B1 (ko) 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법
JP2020100144A (ja) 積層体
KR20110081628A (ko) 기판의 제조 방법 및 이를 이용한 기판 및 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120111